微機原理與接口技術(shù)課件：10-存儲器與存儲擴展

10存儲器與存儲擴展1.存儲系統(tǒng)與半導(dǎo)體存儲器分類2.存儲器層次結(jié)構(gòu)與譯碼電路3.隨機存儲器（RAM）4.只讀存儲器（ROM）5.CPU與存儲器的連接10存儲器與存儲擴展1.存儲系統(tǒng)與半導(dǎo)體存儲器分類1存儲系統(tǒng)與半導(dǎo)體存儲器的分類1.1存儲系統(tǒng)計算機的存儲器外存儲器

作用：用于存放當前運行的程序和數(shù)據(jù)，是主機一部分。特點：通常用半導(dǎo)體存儲器作為內(nèi)存儲器。內(nèi)存速度較高，CPU可直接讀寫。

作用：用于存放暫時不用的程序和數(shù)據(jù)。特點：容量大、速度較低、CPU不能直接讀寫。內(nèi)存儲器存儲系統(tǒng)通過軟、硬件結(jié)合，形成了內(nèi)存-外存的存儲層次，即存儲系統(tǒng)。1存儲系統(tǒng)與半導(dǎo)體存儲器的分類1.1存儲系統(tǒng)計算機的高速度、大容量和低成本的矛盾---存儲器層次結(jié)構(gòu)1.1存儲系統(tǒng)高速度、大容量和低成本的矛盾---存儲器層次結(jié)構(gòu)1.1存儲1.2半導(dǎo)體存儲器的分類及特點按制造工藝分：有雙極型、MOS型存儲器；1.分類閃速存儲器（Flash），既具有RAM易讀、寫、體積小、集成度高、速度快等優(yōu)點，又有ROM斷電后信息不丟失等優(yōu)點。按存取方式分：有隨機存?。≧AM）和只讀存儲器（ROM）；按存儲原理分：有靜態(tài)（SRAM）和動態(tài)（DRAM）1.2半導(dǎo)體存儲器的分類及特點按制造工藝分：有雙極型、M2.半導(dǎo)體存儲器的性能指標性能指標:容量、存取時間、價格、集成度、功耗、可靠性、從功能和接口電路角度，最重要是芯片的容量和存取時間。（1）存儲容量存儲容量是指存儲器存放二進制信息的總位數(shù)即：存儲容量=存儲單元數(shù)×單元的位數(shù)芯片的容量通常采用比特（Bit）作為單位。如N×8、N×4、N×1這樣的形式來表示芯片的容量(集成方式)。計算機中一般以字節(jié)B（Byte）為單位，如256KB、512KB等。大容量的存儲器用MB、GB、TB為單位。

2.半導(dǎo)體存儲器的性能指標性能指標:容量、存取時間、價格、（2）存取時間

是反映存儲器工作速度的一個重要指標，是指從CPU給出有效的存儲器地址啟動一次存儲器讀/寫操作，到該操作完成所經(jīng)歷的時間。讀操作：存取時間就是讀出時間，即從地址有效到數(shù)據(jù)輸出有效之間的時間，通常在10～100ns之間。寫操作：而對一次寫操作，存取時間就是寫入時間。（一般大于讀）（3）可靠性（4）集成度（5）位價2.半導(dǎo)體存儲器的性能指標（2）存取時間2.半導(dǎo)體存儲器的性能指標3

隨機存儲器（RAM）3.1靜態(tài)存儲器（SRAM）存儲單元由兩個增強型的NMOS反相器交叉耦合而成靜態(tài)存儲電路內(nèi)部結(jié)構(gòu)圖1100101.存儲過程：正反饋2.譯碼：行列均有效3.讀取：經(jīng)控制管輸出到I/O線特點:集成度低，功耗較大。速度快，穩(wěn)定；無刷新電路。3隨機存儲器（RAM）3.1靜態(tài)存儲器（SRAM）存3.1靜態(tài)存儲器1.型號介紹

SRAM的不同規(guī)格，如2101（256×4位）、2102（1K×1位）、

2114（1K×4位）、4118（1K×8位）、6116（2K×8位）。

現(xiàn)在常用型號：6264（8K×8位）和62256（32K×8位）等。2.6116

6116是2KB靜態(tài)存儲器芯片。3.1靜態(tài)存儲器1.型號介紹現(xiàn)在常用型號：62643.1靜態(tài)存儲器6116真值表工作方式I/O線狀態(tài)功率狀態(tài)H××沒選中高阻備用狀態(tài)LL×寫入DIN運行狀態(tài)LHL讀出DOUT運行狀態(tài)LHH－高阻運行狀態(tài)3.1靜態(tài)存儲器6116真值表工作方式I/O線狀態(tài)功率3.2動態(tài)讀寫存儲器（DRAM）1.動態(tài)讀寫原理DRAM是利用電容存儲電荷的原理來保存信息的，它將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為1和0。特點：集成度高，功耗低。速度慢于SRAM，需要不斷刷新。寫入時：寫選線為1，T1導(dǎo)通；寫入的數(shù)據(jù)通過T1管存儲到T2管的Cg電容中。3.2動態(tài)讀寫存儲器（DRAM）1.動態(tài)讀寫原理3.2動態(tài)讀寫存儲器（DRAM）1.動態(tài)讀寫原理DRAM是利用電容存儲電荷的原理來保存信息的，它將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為1和0。特點：集成度高，功耗低。速度慢于SRAM，需要不斷刷新。讀出時：先給預(yù)充脈沖，T1導(dǎo)通，使讀數(shù)據(jù)線寄生電容Cg充電到VDD，然后啟動讀選線為1，進行讀出操作。3.2動態(tài)讀寫存儲器（DRAM）1.動態(tài)讀寫原理3.2動態(tài)讀寫存儲器（DRAM）2.DRAM的刷新

刷新即對基本存儲電路進行補充電荷就是每隔一定時間（一般2ms）對DRAM的所有單元進行讀出，經(jīng)讀出放大器放大后再重新寫入原電路中，以維持電容上的電荷，進而使所存信息保持不變。（1）正常讀/寫存儲器也是一次刷新（2）每隔2ms單獨周期性刷新一次●結(jié)構(gòu)上是采用按行刷新-----其時間稱為刷新周期。●內(nèi)部劃分成小矩陣，這樣所有的矩陣同時進行刷新。3.2動態(tài)讀寫存儲器（DRAM）2.DRAM的刷新3.2動態(tài)讀寫存儲器（DRAM）

●三種刷新方式（1）集中刷新方式

在最大刷新時間間隔中，集中在一個時間段對芯片的每一行都進行刷新。優(yōu)點是存儲器的利用率高，控制比較簡單。但不適合實時性較強的系統(tǒng)使用。

將各刷新周期安排在每個正常讀寫周期之后。刷新方式的時序控制比較簡單，對存儲器的讀寫沒有長時間的“死區(qū)”。但刷新過于頻繁，存儲器的效率過低。

根據(jù)存儲器需要同時刷新的最大行數(shù)，計算出每一行的間隔時間，通過定時電路提出刷新請求進行一次刷新操作?，F(xiàn)大多數(shù)計算機都采用的是異步刷新方式。（2）分散刷新方式（3）異步刷新方式3.2動態(tài)讀寫存儲器（DRAM）●三3.2動態(tài)讀寫存儲器（DRAM）3.DRAM芯片舉例

目前常用的有4164（64K×1Bit）、41256（256K×1Bit）、41464（64K×4Bit）和414256（256K×4Bit）等類型。（1）DRAM4164的存儲芯片結(jié)構(gòu)3.2動態(tài)讀寫存儲器（DRAM）3.DRAM芯片舉4只讀存儲器(ROM)掩膜ROM存儲結(jié)構(gòu)圖1掩膜ROM

單元D3D2D1D0單元01010單元11101單元20101單元30110位4只讀存儲器(ROM)掩膜ROM存儲結(jié)構(gòu)圖1掩膜RO2可擦編程只讀存儲器(EPROM)浮柵MOSEPROM存儲電路反向電壓1.EPROM的存儲單元電路PN結(jié)勢壘D、S之間導(dǎo)通2可擦編程只讀存儲器(EPROM)浮柵MOSEPROM3電可擦只讀存儲器(EEPROM)

擦除：若VG的極性相反也可以使電荷從浮空柵流向漏極；還可按字節(jié)擦除。

編程：隧道二極管，它在第二柵與漏極之間電壓VG的作用下，使電荷通過它流向浮空柵。3電可擦只讀存儲器(EEPROM)

擦除：若4Flash（閃速）存儲器

閃速存儲器是以單晶體管EPROM單元為基礎(chǔ)?！窬哂锌煽康姆且资?、電擦除性；●經(jīng)濟的高密度，低成本；固體性；●可直接執(zhí)行。能夠用于程序代碼和數(shù)據(jù)存儲的理想媒體；●迅速清除整個器件所有內(nèi)容，可字節(jié)操作；擦除和重新編程幾十萬次。●擦寫速度快，接近于RAM。4Flash（閃速）存儲器

閃速存儲器是以單晶體管EP5CPU與存儲器的連接5.1連接存儲器的基本問題

1.把握要領(lǐng)---緊扣三總線CPU與存儲器連接示意AB地址總線與容量對應(yīng)；均經(jīng)鎖存器與主存全部對應(yīng)相連接。DB數(shù)據(jù)總線根據(jù)8、16位不同，分別與高8位或低8位對應(yīng)連接。CB控制總線一般考慮CS、WE、RD、M/IO及相應(yīng)的控制邏輯。5CPU與存儲器的連接5.1連接存儲器的基本問題C5.1連接存儲器的基本問題1）CPU總線的帶負載能力

可加驅(qū)動器或緩沖器2）速度匹配與時序控制

盡量選快速芯片3）數(shù)據(jù)通路匹配4）合理的內(nèi)存分配分為ROM區(qū)和RAM區(qū)存儲器以字節(jié)為單位，16位或32位數(shù)據(jù)，放連續(xù)的幾個內(nèi)存單元中，稱為“字節(jié)編址結(jié)構(gòu)”。2.綜合考慮的因素5.1連接存儲器的基本問題1）CPU總線的帶負載能力2）速存儲器的位數(shù)與其數(shù)據(jù)線數(shù)相對應(yīng)：

3.存儲器的片選與地址分配

10位地址，1024單元

8位地址，256單元

1)正確連接存儲器的關(guān)鍵點

合理分配存儲空間，并正確譯碼；芯片的片選信號和字選控制

當CS（或CE）=0時，芯片被選中當CS（或CE）=1時，芯片被封鎖

芯片單元與地址線數(shù)相對應(yīng)存儲容量＝1024×8=8K位＝1K字節(jié)8根數(shù)據(jù)線存儲器的位數(shù)與其數(shù)據(jù)線數(shù)相對應(yīng)：3.存儲器的片選與地址分配

芯片選擇：在芯片地址線位數(shù)的基礎(chǔ)上擴展地址線，3.存儲器的片選與地址分配

每只芯片均有一條片選線CS(CE)，選通芯片。片內(nèi)地址：由存儲器芯片上地址線編碼決定。擴展多芯片時解決2個問題：2)地址線位數(shù)擴展及地址分配并由擴展線控制芯片的片選CS。芯片選擇：在芯片地址線位數(shù)的基礎(chǔ)上擴展地址線，3.存儲3.存儲器的片選與地址分配例如擴展4片4KB字節(jié)的存儲器，則第3只芯片的地址：A11A00000

0000

0000→B000H1111

1111

1111→BFFFH12位芯片內(nèi)地址存儲芯片的地址線擴展

擴展的地址編碼放在高位，芯片地址編碼放在低位。最低最高

A15A14A13A12

1011

1011

3位擴展地址

3.存儲器的片選與地址分配例如擴展4片4KB字節(jié)的存儲器，則5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴展位直接作為片選信號。▲優(yōu)點：無譯碼電路，線路簡單，成本低。▲缺點：有地址重疊現(xiàn)象,浪費大量的存儲空間。存儲器線選譯碼電路圖5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴展5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴展位直接作為片選信號?！鴥?yōu)點：無譯碼電路，線路簡單，成本低?！秉c：有地址重疊現(xiàn)象,浪費大量的存儲空間。存儲器線選譯碼電路圖A14A13A12在同一時刻只能有一位為0

其中：A12=0選中片1，地址空間為6000H～6FFFH；

（A15無關(guān)）重疊區(qū)域之一為E000H～EFFFH;

A13=0選中片2，地址空間為5000H～5FFFH；

A14=0選中片3，地址空間為3000H～3FFFH。5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴展A2A1A0Yi000001010

0111001011101115.2存儲器的譯碼方法74LS-138是常用的3-8譯碼器片選控制譯碼邏輯011011011102.全譯碼法常用譯碼器有雙2-4譯碼器、3-8譯碼和4-16譯碼器等。低位作為片內(nèi)地址；高位擴展線全部參加譯碼。A2A1A0Yi5.2存儲器的5.3存儲器與CPU的連接1.存儲器的分體結(jié)構(gòu)BHE有效選中高8位（奇數(shù)體）A0=0選中低8位（偶數(shù)體）二者均有效=00時，選中16位字

高位512k×8

低位512k×8

為何要分體：存儲芯片數(shù)據(jù)線8位，CPU數(shù)據(jù)線16位5.3存儲器與CPU的連接1.存儲器的分體結(jié)構(gòu)BHE有5.3存儲器與CPU的連接

●N×1位芯片，擴展N個字節(jié)，用8片并列成一組；

●1K×4位芯片，擴展1KB，要用2片并列成一組。2.位擴展

★用多塊存儲器芯片重疊使用，并成一個字節(jié)或字長的存儲體。

★主要是數(shù)據(jù)線按位排列，存放數(shù)據(jù)的某個對應(yīng)位，并行連接到CPU的數(shù)據(jù)線上。

★組內(nèi)每片的地址線、控制線并在一起；再與CPU的相應(yīng)信號線連接。5.3存儲器與CPU的連接●N×1位芯片，擴展N個字5.3存儲器與CPU的連接2.位擴展讀寫片選控制線組內(nèi)并聯(lián)組內(nèi)各芯片地址線并聯(lián)數(shù)據(jù)線按位組分別連接DB

★多塊存儲器芯片重疊使用。并成一個字節(jié)或字長的存儲體。

★數(shù)據(jù)線按位排列，存放數(shù)據(jù)的某個對應(yīng)位，并行連接到CPU的數(shù)據(jù)線。

★組內(nèi)每片的地址線、控制線并在一起；再與CPU的相應(yīng)信號線連接。5.3存儲器與CPU的連接2.位擴展讀寫片選控制線組內(nèi)5.3存儲器與CPU的連接3.字擴展要領(lǐng)：各位組地址線、數(shù)據(jù)線、讀寫控制線橫向延伸串聯(lián)。片選線經(jīng)譯碼器分別連接。組2組1組4組3擴展容量256B×4組=1KB（組內(nèi)256×4位×2片）5.3存儲器與CPU的連接3.字擴展要領(lǐng)：各位組地址線5.4

CPU與存儲器典型連接1.設(shè)計地址譯碼電路步驟：（1）確定(擴展)地址線數(shù)（2）確定地址分配（3）畫地址分配圖和位圖（4）畫出地址譯碼電路圖并連接

實用中，應(yīng)盡可能選擇大容量芯片，以簡化電路和減少板卡面積。5.4CPU與存儲器典型連接1.設(shè)計地址譯碼電路步驟：5.4CPU與存儲器典型連接

例如27C64(8K*8EPROM)和62C64(8K*8SRAM)構(gòu)成32KB的EPROM和32KB的SRAM(0000H～0FFFH）。（1）確定地址線數(shù)27C6462C64芯片上13根A12～A032KBROM需4片32KBRAM需4片8片；擴展A15～A13作片選64KB連續(xù)地址空間需要16根5.4CPU與存儲器典型連接例如27C645.4CPU與存儲器典型連接芯片編號類型與容量地址范圍0ROM8KB0000H～1FFFH1ROM8KB2000H～3FFFH2ROM8KB4000H～5FFFH3ROM8KB6000H～7FFFH4RAM8KB8000H～9FFFH5RAM8KBA000H～BFFFH6RAM8KBC000H～DFFFH7RAM8KBE000H～FFFFH(3)

畫出地址分配表和地址位圖(2)

確定地址分配

考慮地址連續(xù)，設(shè)計ROM占用前32KB,地址范圍0～7FFFH；RAM占用后32KB,地址范圍8000～0FFFFH。片間地址線片內(nèi)地址線A15A14A13A12～A00000號ROM芯片0011號0102號0113號1004號RAM芯片1015號1106號1117號5.4CPU與存儲器典型連接芯片編號類型與容量地址范圍0R5.4CPU與存儲器典型連接考慮M/IO=1才選中存儲器，與G相連；A15~A13與譯碼輸入端ABC連接。（4）畫出地址譯碼電路問題！芯片內(nèi)地址連續(xù)，但不適應(yīng)分體結(jié)構(gòu)5.4CPU與存儲器典型連接考慮M/IO=1才選中存儲器，5.4CPU與存儲器典型連接芯片號類型與容量地址范圍0ROM8KB0000H～3FFFH的偶數(shù)體18KB0000H～3FFFH的奇數(shù)體28KB4000H～7FFFH的偶數(shù)體38KB4000H～7FFFH的奇數(shù)體4RAM8KB8000H～BFFFH的偶數(shù)體58KB8000H～BFFFH的奇數(shù)體68KBC000H～FFFFH的偶數(shù)體78KBC000H～FFFFH的奇數(shù)體(3)’畫出分體結(jié)構(gòu)地址分配表和地址位圖(2)’確定地址分配片間地址線片內(nèi)地址線體選A15A14A13～A1A0000號ROMBHE#011號A0102號BHE#113號A0004號RAMBHE#015號A0106號BHE#117號5.4CPU與存儲器典型連接芯片號類型與容量地址范圍0RO5.4CPU與存儲器典型連接

用BHE和A0作奇偶存儲體控制信號；A15~A14與譯碼輸入端B、C連接。注意A端接地，M/IO接G端！可用2—四譯碼器(4)’畫出地址譯碼電路5.4CPU與存儲器典型連接用BHE和A0作奇偶存儲例1：利用SRAM6116(2K*8)設(shè)計一個容量為4KBRAM存儲器，地址為7C000H~7CFFFH。（1）原理圖5.4CPU與存儲器典型連接例1：利用SRAM6116(2K*8)設(shè)計一個容量為4KB（2）項目設(shè)計說明

1）7C000H~7CFFFH需要系統(tǒng)地址總線20位（A0～A19，A19=0）,數(shù)據(jù)總線8位（D0～D7），控制信號為RD、WR、M/IO。

2）需要2片6116（2KB×8位）

3）分配地址信號線5.4CPU與存儲器典型連接例1：設(shè)計一個容量為4KBRAM存儲器（2）項目設(shè)計說明5.4CPU與存儲器典型連接例1：設(shè)計一例1：設(shè)計一個容量為4KBRAM存儲器（3）項目設(shè)計說明

4）確定地址范圍：由于用74LS138作片選譯碼器，所以A13～A11應(yīng)該接CBA,最多可選擇8片，本項目用2片。A18～A14高有效，A19經(jīng)過反相器接G1。

5.4CPU與存儲器典型連接例1：設(shè)計一個容量為4KBRAM存儲器5.4CPU與存儲例2：設(shè)計一個容量為8KBROM存儲器（1）項目要求利用EPROM2732（4KB×8位)及譯碼器74LS138，設(shè)計一個存儲容量為8KBROM存儲器。要求ROM的地址范圍為FC000H～FDFFFH。5.4CPU與存儲器典型連接例2：設(shè)計一個容量為8KBROM存儲器5.4CPU與存例2：設(shè)計一個容量為8KBROM存儲器

（2）項目電路原理圖5.4CPU與存儲器典型連接例2：設(shè)計一個容量為8KBROM存儲器5.4CPU與存例2：設(shè)計一個容量為8KBROM存儲器（3）項目設(shè)計說明

1）需要系統(tǒng)地址總線20位（A0～A19）,數(shù)據(jù)總線8位（D0～D7），控制信號為RD、WR、M/IO。

2）需要2片2732（4KB×8位）

3）分配地址信號線5.4CPU與存儲器典型連接例2：設(shè)計一個容量為8KBROM存儲器5.4CPU與存儲例2：設(shè)計一個容量為8KBROM存儲器（3）項目設(shè)計說明

4）確定地址范圍：由于用74LS138作片選譯碼器，所以A14～A12應(yīng)該接CBA,最多可選擇8片，本項目用2片。A19～A15高有效。

5.4CPU與存儲器典型連接例2：設(shè)計一個容量為8KBROM存儲器5.4CPU與存儲10存儲器與存儲擴展1.存儲系統(tǒng)與半導(dǎo)體存儲器分類2.存儲器層次結(jié)構(gòu)與譯碼電路3.隨機存儲器（RAM）4.只讀存儲器（ROM）5.CPU與存儲器的連接10存儲器與存儲擴展1.存儲系統(tǒng)與半導(dǎo)體存儲器分類1存儲系統(tǒng)與半導(dǎo)體存儲器的分類1.1存儲系統(tǒng)計算機的存儲器外存儲器

作用：用于存放當前運行的程序和數(shù)據(jù)，是主機一部分。特點：通常用半導(dǎo)體存儲器作為內(nèi)存儲器。內(nèi)存速度較高，CPU可直接讀寫。

作用：用于存放暫時不用的程序和數(shù)據(jù)。特點：容量大、速度較低、CPU不能直接讀寫。內(nèi)存儲器存儲系統(tǒng)通過軟、硬件結(jié)合，形成了內(nèi)存-外存的存儲層次，即存儲系統(tǒng)。1存儲系統(tǒng)與半導(dǎo)體存儲器的分類1.1存儲系統(tǒng)計算機的高速度、大容量和低成本的矛盾---存儲器層次結(jié)構(gòu)1.1存儲系統(tǒng)高速度、大容量和低成本的矛盾---存儲器層次結(jié)構(gòu)1.1存儲1.2半導(dǎo)體存儲器的分類及特點按制造工藝分：有雙極型、MOS型存儲器；1.分類閃速存儲器（Flash），既具有RAM易讀、寫、體積小、集成度高、速度快等優(yōu)點，又有ROM斷電后信息不丟失等優(yōu)點。按存取方式分：有隨機存?。≧AM）和只讀存儲器（ROM）；按存儲原理分：有靜態(tài)（SRAM）和動態(tài)（DRAM）1.2半導(dǎo)體存儲器的分類及特點按制造工藝分：有雙極型、M2.半導(dǎo)體存儲器的性能指標性能指標:容量、存取時間、價格、集成度、功耗、可靠性、從功能和接口電路角度，最重要是芯片的容量和存取時間。（1）存儲容量存儲容量是指存儲器存放二進制信息的總位數(shù)即：存儲容量=存儲單元數(shù)×單元的位數(shù)芯片的容量通常采用比特（Bit）作為單位。如N×8、N×4、N×1這樣的形式來表示芯片的容量(集成方式)。計算機中一般以字節(jié)B（Byte）為單位，如256KB、512KB等。大容量的存儲器用MB、GB、TB為單位。

2.半導(dǎo)體存儲器的性能指標性能指標:容量、存取時間、價格、（2）存取時間

是反映存儲器工作速度的一個重要指標，是指從CPU給出有效的存儲器地址啟動一次存儲器讀/寫操作，到該操作完成所經(jīng)歷的時間。讀操作：存取時間就是讀出時間，即從地址有效到數(shù)據(jù)輸出有效之間的時間，通常在10～100ns之間。寫操作：而對一次寫操作，存取時間就是寫入時間。（一般大于讀）（3）可靠性（4）集成度（5）位價2.半導(dǎo)體存儲器的性能指標（2）存取時間2.半導(dǎo)體存儲器的性能指標3

隨機存儲器（RAM）3.1靜態(tài)存儲器（SRAM）存儲單元由兩個增強型的NMOS反相器交叉耦合而成靜態(tài)存儲電路內(nèi)部結(jié)構(gòu)圖1100101.存儲過程：正反饋2.譯碼：行列均有效3.讀取：經(jīng)控制管輸出到I/O線特點:集成度低，功耗較大。速度快，穩(wěn)定；無刷新電路。3隨機存儲器（RAM）3.1靜態(tài)存儲器（SRAM）存3.1靜態(tài)存儲器1.型號介紹

SRAM的不同規(guī)格，如2101（256×4位）、2102（1K×1位）、

2114（1K×4位）、4118（1K×8位）、6116（2K×8位）。

現(xiàn)在常用型號：6264（8K×8位）和62256（32K×8位）等。2.6116

6116是2KB靜態(tài)存儲器芯片。3.1靜態(tài)存儲器1.型號介紹現(xiàn)在常用型號：62643.1靜態(tài)存儲器6116真值表工作方式I/O線狀態(tài)功率狀態(tài)H××沒選中高阻備用狀態(tài)LL×寫入DIN運行狀態(tài)LHL讀出DOUT運行狀態(tài)LHH－高阻運行狀態(tài)3.1靜態(tài)存儲器6116真值表工作方式I/O線狀態(tài)功率3.2動態(tài)讀寫存儲器（DRAM）1.動態(tài)讀寫原理DRAM是利用電容存儲電荷的原理來保存信息的，它將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為1和0。特點：集成度高，功耗低。速度慢于SRAM，需要不斷刷新。寫入時：寫選線為1，T1導(dǎo)通；寫入的數(shù)據(jù)通過T1管存儲到T2管的Cg電容中。3.2動態(tài)讀寫存儲器（DRAM）1.動態(tài)讀寫原理3.2動態(tài)讀寫存儲器（DRAM）1.動態(tài)讀寫原理DRAM是利用電容存儲電荷的原理來保存信息的，它將晶體管電容的充電狀態(tài)和放電狀態(tài)分別作為1和0。特點：集成度高，功耗低。速度慢于SRAM，需要不斷刷新。讀出時：先給預(yù)充脈沖，T1導(dǎo)通，使讀數(shù)據(jù)線寄生電容Cg充電到VDD，然后啟動讀選線為1，進行讀出操作。3.2動態(tài)讀寫存儲器（DRAM）1.動態(tài)讀寫原理3.2動態(tài)讀寫存儲器（DRAM）2.DRAM的刷新

刷新即對基本存儲電路進行補充電荷就是每隔一定時間（一般2ms）對DRAM的所有單元進行讀出，經(jīng)讀出放大器放大后再重新寫入原電路中，以維持電容上的電荷，進而使所存信息保持不變。（1）正常讀/寫存儲器也是一次刷新（2）每隔2ms單獨周期性刷新一次●結(jié)構(gòu)上是采用按行刷新-----其時間稱為刷新周期。●內(nèi)部劃分成小矩陣，這樣所有的矩陣同時進行刷新。3.2動態(tài)讀寫存儲器（DRAM）2.DRAM的刷新3.2動態(tài)讀寫存儲器（DRAM）

●三種刷新方式（1）集中刷新方式

在最大刷新時間間隔中，集中在一個時間段對芯片的每一行都進行刷新。優(yōu)點是存儲器的利用率高，控制比較簡單。但不適合實時性較強的系統(tǒng)使用。

將各刷新周期安排在每個正常讀寫周期之后。刷新方式的時序控制比較簡單，對存儲器的讀寫沒有長時間的“死區(qū)”。但刷新過于頻繁，存儲器的效率過低。

根據(jù)存儲器需要同時刷新的最大行數(shù)，計算出每一行的間隔時間，通過定時電路提出刷新請求進行一次刷新操作?，F(xiàn)大多數(shù)計算機都采用的是異步刷新方式。（2）分散刷新方式（3）異步刷新方式3.2動態(tài)讀寫存儲器（DRAM）●三3.2動態(tài)讀寫存儲器（DRAM）3.DRAM芯片舉例

目前常用的有4164（64K×1Bit）、41256（256K×1Bit）、41464（64K×4Bit）和414256（256K×4Bit）等類型。（1）DRAM4164的存儲芯片結(jié)構(gòu)3.2動態(tài)讀寫存儲器（DRAM）3.DRAM芯片舉4只讀存儲器(ROM)掩膜ROM存儲結(jié)構(gòu)圖1掩膜ROM

單元D3D2D1D0單元01010單元11101單元20101單元30110位4只讀存儲器(ROM)掩膜ROM存儲結(jié)構(gòu)圖1掩膜RO2可擦編程只讀存儲器(EPROM)浮柵MOSEPROM存儲電路反向電壓1.EPROM的存儲單元電路PN結(jié)勢壘D、S之間導(dǎo)通2可擦編程只讀存儲器(EPROM)浮柵MOSEPROM3電可擦只讀存儲器(EEPROM)

擦除：若VG的極性相反也可以使電荷從浮空柵流向漏極；還可按字節(jié)擦除。

編程：隧道二極管，它在第二柵與漏極之間電壓VG的作用下，使電荷通過它流向浮空柵。3電可擦只讀存儲器(EEPROM)

擦除：若4Flash（閃速）存儲器

閃速存儲器是以單晶體管EPROM單元為基礎(chǔ)。●具有可靠的非易失性、電擦除性；●經(jīng)濟的高密度，低成本；固體性；●可直接執(zhí)行。能夠用于程序代碼和數(shù)據(jù)存儲的理想媒體；●迅速清除整個器件所有內(nèi)容，可字節(jié)操作；擦除和重新編程幾十萬次?！癫翆懰俣瓤?，接近于RAM。4Flash（閃速）存儲器

閃速存儲器是以單晶體管EP5CPU與存儲器的連接5.1連接存儲器的基本問題

1.把握要領(lǐng)---緊扣三總線CPU與存儲器連接示意AB地址總線與容量對應(yīng)；均經(jīng)鎖存器與主存全部對應(yīng)相連接。DB數(shù)據(jù)總線根據(jù)8、16位不同，分別與高8位或低8位對應(yīng)連接。CB控制總線一般考慮CS、WE、RD、M/IO及相應(yīng)的控制邏輯。5CPU與存儲器的連接5.1連接存儲器的基本問題C5.1連接存儲器的基本問題1）CPU總線的帶負載能力

可加驅(qū)動器或緩沖器2）速度匹配與時序控制

盡量選快速芯片3）數(shù)據(jù)通路匹配4）合理的內(nèi)存分配分為ROM區(qū)和RAM區(qū)存儲器以字節(jié)為單位，16位或32位數(shù)據(jù)，放連續(xù)的幾個內(nèi)存單元中，稱為“字節(jié)編址結(jié)構(gòu)”。2.綜合考慮的因素5.1連接存儲器的基本問題1）CPU總線的帶負載能力2）速存儲器的位數(shù)與其數(shù)據(jù)線數(shù)相對應(yīng)：

3.存儲器的片選與地址分配

10位地址，1024單元

8位地址，256單元

1)正確連接存儲器的關(guān)鍵點

合理分配存儲空間，并正確譯碼；芯片的片選信號和字選控制

當CS（或CE）=0時，芯片被選中當CS（或CE）=1時，芯片被封鎖

芯片單元與地址線數(shù)相對應(yīng)存儲容量＝1024×8=8K位＝1K字節(jié)8根數(shù)據(jù)線存儲器的位數(shù)與其數(shù)據(jù)線數(shù)相對應(yīng)：3.存儲器的片選與地址分配

芯片選擇：在芯片地址線位數(shù)的基礎(chǔ)上擴展地址線，3.存儲器的片選與地址分配

每只芯片均有一條片選線CS(CE)，選通芯片。片內(nèi)地址：由存儲器芯片上地址線編碼決定。擴展多芯片時解決2個問題：2)地址線位數(shù)擴展及地址分配并由擴展線控制芯片的片選CS。芯片選擇：在芯片地址線位數(shù)的基礎(chǔ)上擴展地址線，3.存儲3.存儲器的片選與地址分配例如擴展4片4KB字節(jié)的存儲器，則第3只芯片的地址：A11A00000

0000

0000→B000H1111

1111

1111→BFFFH12位芯片內(nèi)地址存儲芯片的地址線擴展

擴展的地址編碼放在高位，芯片地址編碼放在低位。最低最高

A15A14A13A12

1011

1011

3位擴展地址

3.存儲器的片選與地址分配例如擴展4片4KB字節(jié)的存儲器，則5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴展位直接作為片選信號?！鴥?yōu)點：無譯碼電路，線路簡單，成本低。▲缺點：有地址重疊現(xiàn)象,浪費大量的存儲空間。存儲器線選譯碼電路圖5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴展5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴展位直接作為片選信號?！鴥?yōu)點：無譯碼電路，線路簡單，成本低?！秉c：有地址重疊現(xiàn)象,浪費大量的存儲空間。存儲器線選譯碼電路圖A14A13A12在同一時刻只能有一位為0

其中：A12=0選中片1，地址空間為6000H～6FFFH；

（A15無關(guān)）重疊區(qū)域之一為E000H～EFFFH;

A13=0選中片2，地址空間為5000H～5FFFH；

A14=0選中片3，地址空間為3000H～3FFFH。5.2存儲器的譯碼方法1.線選譯碼法▲方法：用某一擴展A2A1A0Yi000001010

0111001011101115.2存儲器的譯碼方法74LS-138是常用的3-8譯碼器片選控制譯碼邏輯011011011102.全譯碼法常用譯碼器有雙2-4譯碼器、3-8譯碼和4-16譯碼器等。低位作為片內(nèi)地址；高位擴展線全部參加譯碼。A2A1A0Yi5.2存儲器的5.3存儲器與CPU的連接1.存儲器的分體結(jié)構(gòu)BHE有效選中高8位（奇數(shù)體）A0=0選中低8位（偶數(shù)體）二者均有效=00時，選中16位字

高位512k×8

低位512k×8

為何要分體：存儲芯片數(shù)據(jù)線8位，CPU數(shù)據(jù)線16位5.3存儲器與CPU的連接1.存儲器的分體結(jié)構(gòu)BHE有5.3存儲器與CPU的連接

●N×1位芯片，擴展N個字節(jié)，用8片并列成一組；

●1K×4位芯片，擴展1KB，要用2片并列成一組。2.位擴展

★用多塊存儲器芯片重疊使用，并成一個字節(jié)或字長的存儲體。

★主要是數(shù)據(jù)線按位排列，存放數(shù)據(jù)的某個對應(yīng)位，并行連接到CPU的數(shù)據(jù)線上。

★組內(nèi)每片的地址線、控制線并在一起；再與CPU的相應(yīng)信號線連接。5.3存儲器與CPU的連接●N×1位芯片，擴展N個字5.3存儲器與CPU的連接2.位擴展讀寫片選控制線組內(nèi)并聯(lián)組內(nèi)各芯片地址線并聯(lián)數(shù)據(jù)線按位組分別連接DB

★多塊存儲器芯片重疊使用。并成一個字節(jié)或字長的存儲體。

★數(shù)據(jù)線按位排列，存放數(shù)據(jù)的某個對應(yīng)位，并行連接到CPU的數(shù)據(jù)線。

★組內(nèi)每片的地址線、控制線并在一起；再與CPU的相應(yīng)信號線連接。5.3存儲器與CPU的連接2.位擴展讀寫片選控制線組內(nèi)5.3存儲器與CPU的連接3.字擴展要領(lǐng)：各位組地址線、數(shù)據(jù)線、讀寫控制線橫向延伸串聯(lián)。片選線經(jīng)譯碼器分別連接。組2組1組4組3擴展容量256B×4組=1KB（組內(nèi)256×4位×2片）5.3存儲器與CPU的連接3.字擴展要領(lǐng)：各位組地址線5.4

CPU與存儲器典型連接1.設(shè)計地址譯碼電路步驟：（1）確定(擴展)地址線數(shù)（2）確定地址分配（3）畫地址分配圖和位圖（4）畫出地址譯碼電路圖并連接

實用中，應(yīng)盡可能選擇大容量芯片，以簡化電路和減少板卡面積。5.4CPU與存儲器典型連接1.設(shè)計地址譯碼電路步驟：5.4CPU與存儲器典型連接

例如27C64(8K*8EPROM)和62C64(8K*8SRAM)構(gòu)成32KB的EPROM和32KB的SRAM(0000H～0FFFH）。（1）確定地址線數(shù)27C6462C64芯片上13根A12～A032KBROM需4片32KBRAM需4片8片；擴展A15～A13作片選64KB連續(xù)地址空間需要16根5.4CPU與存儲器典型連接例如27C645.4CPU與存儲器典型連接芯片編號類型與容量地址范圍0ROM8KB0000H～1FFFH1ROM8KB2000H～3FFFH2ROM8KB4000H～5FFFH3ROM8KB6000H～7FFFH4RAM8KB8000H～9FFFH5RAM8KBA000H～BFFFH6RAM8KBC000H～DFFFH7RAM8KBE000H～FFFFH(3)

畫出地址分配表和地址位圖(2)

確定地址分配

考慮地址連續(xù)，設(shè)計ROM占用前32KB,地址范圍0～7FFFH；RAM占用后32KB,地址范圍8000～0FFFFH。片間地址線片內(nèi)地址線A15A14A13A12～A00000號ROM芯片0011號0102號0113號1004號RAM芯片1015號1106號1117號5.4CPU與存儲器典型連接芯片編號類型與容量地址范圍0R5.4CPU與存儲器典型連接考慮M/IO=1才選中存儲器，與G相連；A15~A13與譯碼輸入端ABC連接。（4）畫出地址譯碼電路問題！芯片內(nèi)地址連續(xù)，但不適應(yīng)分體結(jié)構(gòu)5.4CPU與存儲器典型連接考慮M/IO=1才選中存儲器，5.4CPU與存儲器典型連接