淺析protel dp設(shè)計(jì)PCB時(shí)的小技巧

45/45HYPERLINK"/"proteldxp設(shè)計(jì)PCB時(shí)的小技巧ctrl+m測(cè)量距離1、開始畫導(dǎo)線線pt；取消畫導(dǎo)線，鼠標(biāo)右鍵；2、backspace取消放置前一段導(dǎo)線段；3、空格鍵spacebar改變導(dǎo)線角度（垂直、平行或者45°起始角度）；4、fs保存電路板5、層和顏色設(shè)置L6、TD查看設(shè)計(jì)規(guī)則；7、r—p選擇焊盤，再次rp選擇另一焊盤，可測(cè)二者距離；8、d—r電氣規(guī)則設(shè)置；9、按vu單位公制和英制之間轉(zhuǎn)換（milmm）；10、按shift或者ctrl同時(shí)鼠標(biāo)能夠選擇多個(gè)元件；11、查看整個(gè)pcb的大小快捷鍵：v--forv—b或za12、快速切換各個(gè)層快捷鍵：小鍵盤的“*”或者“+”或者“-”13、迅速改變畫面大小按住ctrl，然后滾動(dòng)中鍵14、移動(dòng)畫面鼠標(biāo)中鍵滾動(dòng)能夠上下移動(dòng)畫面，然而按住shitf的時(shí)候，在滾動(dòng)中鍵，就能夠看到會(huì)面左右移動(dòng)了15、打過孔迅速打過孔，只需要按一下小鍵盤的*號(hào)鍵就能夠做一個(gè)過孔同時(shí)還切換到另一層（小鍵盤的*號(hào)鍵只能切換bottom和top兩層，選擇其它層，則按Tab鍵）16、選定所有快捷鍵：s--sa17、取消選定所有快捷鍵：esa18、取消布的一個(gè)網(wǎng)絡(luò)線快捷鍵：u--n，然后鼠標(biāo)點(diǎn)擊一下取消的網(wǎng)絡(luò)以上是最近一次畫圖工作中總結(jié)的部分，往常PROTEL99SE的快捷鍵也能用Protel快捷鍵大全enter——選取或啟動(dòng)esc——放棄或取消f1——啟動(dòng)在線關(guān)心窗口tab——啟動(dòng)浮動(dòng)圖件的屬性窗口pgup——放大窗口顯示比例pgdn——縮小窗口顯示比例end——刷新屏幕del——?jiǎng)h除點(diǎn)取的元件（1個(gè)）ctrl+del——?jiǎng)h除選取的元件（2個(gè)或2個(gè)以上）x+a——取消所有被選取圖件的選取狀態(tài)x——將浮動(dòng)圖件左右翻轉(zhuǎn)y——將浮動(dòng)圖件上下翻轉(zhuǎn)space——將浮動(dòng)圖件旋轉(zhuǎn)90度crtl+ins——將選取圖件復(fù)制到編輯區(qū)里shift+ins——將剪貼板里的圖件貼到編輯區(qū)里shift+del——將選取圖件剪切放入剪貼板里alt+backspace——恢復(fù)前一次的操作ctrl+backspace——取消前一次的恢復(fù)crtl+g——跳轉(zhuǎn)到指定的位置crtl+f——查找指定的文字alt+f4——關(guān)閉protelspacebar——繪制導(dǎo)線，直線或總線時(shí)，改變走線模式v+d——縮放視圖，以顯示整張電路圖v+f——縮放視圖，以顯示所有電路部件home——以光標(biāo)位置為中心，刷新屏幕esc——終止當(dāng)前正在進(jìn)行的操作，返回待命狀態(tài)backspace——放置導(dǎo)線或多邊形時(shí)，刪除最末一個(gè)頂點(diǎn)delete——放置導(dǎo)線或多邊形時(shí)，刪除最末一個(gè)頂點(diǎn)ctrl+tab——在打開的各個(gè)設(shè)計(jì)文件文檔之間切換alt+tab——在打開的各個(gè)應(yīng)用程序之間切換a——彈出editalign子菜單b——彈出viewoolbars子菜單e——彈出edit菜單f——彈出file菜單h——彈出help菜單j——彈出editjump菜單l——彈出editsetlocationmakers子菜單m——彈出editmove子菜單o——彈出options菜單p——彈出place菜單r——彈出reports菜單s——彈出editselect子菜單t——彈出tools菜單v——彈出view菜單w——彈出window菜單x——彈出editdeselect菜單z——彈出zoom菜單左箭頭——光標(biāo)左移1個(gè)電氣柵格shift+左箭頭——光標(biāo)左移10個(gè)電氣柵格右箭頭——光標(biāo)右移1個(gè)電氣柵格shift+右箭頭——光標(biāo)右移10個(gè)電氣柵格上箭頭——光標(biāo)上移1個(gè)電氣柵格shift+上箭頭——光標(biāo)上移10個(gè)電氣柵格下箭頭——光標(biāo)下移1個(gè)電氣柵格shift+下箭頭——光標(biāo)下移10個(gè)電氣柵格ctrl+1——以零件原來(lái)的尺寸的大小顯示圖紙ctrl+2——以零件原來(lái)的尺寸的200%顯示圖紙ctrl+4——以零件原來(lái)的尺寸的400%顯示圖紙ctrl+5——以零件原來(lái)的尺寸的50%顯示圖紙ctrl+f——查找指定字符ctrl+g——查找替換字符ctrl+b——將選定對(duì)象以下邊緣為基準(zhǔn)，底部對(duì)齊ctrl+t——將選定對(duì)象以上邊緣為基準(zhǔn)，頂部對(duì)齊ctrl+l——將選定對(duì)象以左邊緣為基準(zhǔn)，靠左對(duì)齊ctrl+r——將選定對(duì)象以右邊緣為基準(zhǔn)，靠右對(duì)齊ctrl+h——將選定對(duì)象以左右邊緣的中心線為基準(zhǔn)，水平居中排列ctrl+v——將選定對(duì)象以上下邊緣的中心線為基準(zhǔn)，垂直居中排列ctrl+shift+h——將選定對(duì)象在左右邊緣之間，水平均布ctrl+shift+v——將選定對(duì)象在上下邊緣之間，垂直均布f3——查找下一個(gè)匹配字符shift+f4——將打開的所有文檔窗口平鋪顯示shift+f5——將打開的所有文檔窗口層疊顯示shift+單左鼠——選定單個(gè)對(duì)象crtl+單左鼠，再釋放crtl——拖動(dòng)單個(gè)對(duì)象shift+ctrl+左鼠——移動(dòng)單個(gè)對(duì)象按ctrl后移動(dòng)或拖動(dòng)——移動(dòng)對(duì)象時(shí)，不受電器格點(diǎn)限制按alt后移動(dòng)或拖動(dòng)——移動(dòng)對(duì)象時(shí)，保持垂直方向按shift+alt后移動(dòng)或拖動(dòng)——移動(dòng)對(duì)象時(shí)，保持水平方向RFpcbdesign差不多規(guī)則（sirfreference）1.sirfreference典型的四，六層板，標(biāo)準(zhǔn)FR4材質(zhì)2.所有的元件盡可能的表貼3.連接器的放置時(shí)，應(yīng)盡量幸免將噪音引入RF電路，盡量使用小的連接器，適當(dāng)?shù)慕拥?.所有的RF器件應(yīng)放置緊密，使連線最短和交叉最?。P(guān)鍵）5.所有的pin有應(yīng)嚴(yán)格按照referenceschematic.所有IC電源腳應(yīng)當(dāng)有0.01uf的退藕電容，盡可能的離管腳近，而且必須要通過孔到地和電源層6.預(yù)留屏蔽罩空間給RF電路和基帶部分，屏蔽罩應(yīng)當(dāng)連續(xù)的在板子上連接，而且應(yīng)每隔100mil（最?。┻^孔到地層7.RF部分電路與數(shù)字部分應(yīng)在板子上分開8.RF的地應(yīng)直接的接到地層，用專門的過孔和和最短的線9.TCXO晶振和晶振相關(guān)電路應(yīng)與高slew-rate數(shù)字信號(hào)嚴(yán)格的隔離10.開發(fā)板要加適當(dāng)?shù)臏y(cè)試點(diǎn)11.使用相同的器件，針對(duì)開發(fā)過程中的版本12.使RTC部分同數(shù)字，RF電路部分隔離，RTC電路要盡可能放在地層之上走線

PCB設(shè)計(jì)方法和技巧(1)1、如何選擇PCB板材？選擇PCB板材必須在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)特不高速的PCB板子(大于GHz的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如，現(xiàn)在常用的FR-4材質(zhì)，在幾個(gè)GHz的頻率時(shí)的介質(zhì)損(dielectricloss)會(huì)對(duì)信號(hào)衰減有專門大的阻礙，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectricconstant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。2、如何幸免高頻干擾？幸免高頻干擾的差不多思路是盡量降低高頻信號(hào)電磁場(chǎng)的干擾，也確實(shí)是所謂的串?dāng)_(Crosstalk)?？捎美蟾咚傩盘?hào)和模擬信號(hào)之間的距離，或加groundguard/shunttraces在模擬信號(hào)旁邊。還要注意數(shù)字地對(duì)模擬地的噪聲干擾。3、在高速設(shè)計(jì)中，如何解決信號(hào)的完整性問題？信號(hào)完整性差不多上是阻抗匹配的問題。而阻礙阻抗匹配的因素有信號(hào)源的架構(gòu)和輸出阻抗(outputimpedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是*端接(termination)與調(diào)整走線的拓樸。4、差分布線方式是如何實(shí)現(xiàn)的？差分對(duì)的布線有兩點(diǎn)要注意，一是兩條線的長(zhǎng)度要盡量一樣長(zhǎng)，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也確實(shí)是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般往常者side-by-side實(shí)現(xiàn)的方式較多。5、關(guān)于只有一個(gè)輸出端的時(shí)鐘信號(hào)線，如何實(shí)現(xiàn)差分布線？要用差分布線一定是信號(hào)源和接收端也差不多上差分信號(hào)才有意義。因此對(duì)只有一個(gè)輸出端的時(shí)鐘信號(hào)是無(wú)法使用差分布線的。6、接收端差分線對(duì)之間可否加一匹配電阻？接收端差分線對(duì)間的匹配電阻通常會(huì)加,其值應(yīng)等于差分阻抗的值。如此信號(hào)品質(zhì)會(huì)好些。7、為何差分對(duì)的布線要*近且平行？對(duì)差分對(duì)的布線方式應(yīng)該要適當(dāng)?shù)?近且平行。所謂適當(dāng)?shù)?近是因?yàn)檫@間距會(huì)阻礙到差分阻抗(differentialimpedance)的值,此值是設(shè)計(jì)差分對(duì)的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近,差分阻抗就會(huì)不一致,就會(huì)阻礙信號(hào)完整性(signalintegrity)及時(shí)刻延遲(timingdelay)。8、如何處理實(shí)際布線中的一些理論沖突的問題1.差不多上,將模/數(shù)地分割隔離是對(duì)的。要注意的是信號(hào)走線盡量不要跨過有分割的地點(diǎn)(moat),還有不要讓電源和信號(hào)的回流電流路徑(returningcurrentpath)變太大。2.晶振是模擬的正反饋振蕩電路,要有穩(wěn)定的振蕩信號(hào),必須滿足loopgain與phase的規(guī)范,而這模擬信號(hào)的振蕩規(guī)范專門容易受到干擾,即使加groundguardtraces可能也無(wú)法完全隔離干擾。而且離的太遠(yuǎn),地平面上的噪聲也會(huì)阻礙正反饋振蕩電路。因此,一定要將晶振和芯片的距離進(jìn)可能*近。3.確實(shí)高速布線與EMI的要求有專門多沖突。但差不多原則是因EMI所加的電阻電容或ferritebead,不能造成信號(hào)的一些電氣特性不符合規(guī)范。因此,最好先用安排走線和PCB疊層的技巧來(lái)解決或減少EMI的問題,如高速信號(hào)走內(nèi)層。最后才用電阻電容或ferritebead的方式,以降低對(duì)信號(hào)的損害。9、如何解決高速信號(hào)的手工布線和自動(dòng)布線之間的矛盾？現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來(lái)操縱繞線方式及過孔數(shù)目。各家EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。例如,是否有足夠的約束條件操縱蛇行線(serpentine)曲折的方式,能否操縱差分對(duì)的走線間距等。這會(huì)阻礙到自動(dòng)布線出來(lái)的走線方式是否能符合設(shè)計(jì)者的方法。另外,手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有絕對(duì)的關(guān)系。例如,走線的推擠能力,過孔的推擠能力,甚至走線對(duì)敷銅的推擠能力等等。因此,選擇一個(gè)繞線引擎能力強(qiáng)的布線器,才是解決之道。10、關(guān)于testcoupon。testcoupon是用來(lái)以TDR(TimeDomainReflectometer)測(cè)量所生產(chǎn)的PCB板的特性阻抗是否滿足設(shè)計(jì)需求。一般要操縱的阻抗有單根線和差分對(duì)兩種情況。因此，testcoupon上的走線線寬和線距(有差分對(duì)時(shí))要與所要操縱的線一樣。最重要的是測(cè)量時(shí)接地點(diǎn)的位置。為了減少接地引線(groundlead)的電感值，TDR探棒(probe)接地的地點(diǎn)通常特不接近量信號(hào)的地點(diǎn)(probetip)，因此，testcoupon上量測(cè)信號(hào)的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。詳情參考如下鏈接1./design/chipsets/applnots/pcd_pres399.pdf2.http://www.P/index.html(點(diǎn)選Applicationnotes)11、在高速PCB設(shè)計(jì)中，信號(hào)層的空白區(qū)域能夠敷銅，而多個(gè)信號(hào)層的敷銅在接地和接電源上應(yīng)如何分配？一般在空白區(qū)域的敷銅絕大部分情況是接地。只是在高速信號(hào)線旁敷銅時(shí)要注意敷銅與信號(hào)線的距離，因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。也要注意不要阻礙到它層的特性阻抗，例如在dualstripline的結(jié)構(gòu)時(shí)。12、是否能夠把電源平面上面的信號(hào)線使用微帶線模型計(jì)算特性阻抗？電源和地平面之間的信號(hào)是否能夠使用帶狀線模型計(jì)算？是的，在計(jì)算特性阻抗時(shí)電源平面跟地平面都必須視為參考平面。例如四層板:頂層-電源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。13、在高密度印制板上通過軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測(cè)試要求嗎？一般軟件自動(dòng)產(chǎn)生測(cè)試點(diǎn)是否滿足測(cè)試需求必須看對(duì)加測(cè)試點(diǎn)的規(guī)范是否符合測(cè)試機(jī)具的要求。另外，假如走線太密且加測(cè)試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒方法自動(dòng)對(duì)每段線都加上測(cè)試點(diǎn)，因此，需要手動(dòng)補(bǔ)齊所要測(cè)試的地點(diǎn)。14、添加測(cè)試點(diǎn)會(huì)可不能阻礙高速信號(hào)的質(zhì)量？至于會(huì)可不能阻礙信號(hào)質(zhì)量就要看加測(cè)試點(diǎn)的方式和信號(hào)到底多快而定。差不多上外加的測(cè)試點(diǎn)(不用線上既有的穿孔(viaorDIPpin)當(dāng)測(cè)試點(diǎn))可能加在線上或是從線上拉一小段線出來(lái)。前者相當(dāng)因此加上一個(gè)專門小的電容在線上，后者則是多了一段分支。這兩個(gè)情況都會(huì)對(duì)高速信號(hào)多多少少會(huì)有點(diǎn)阻礙，阻礙的程度就跟信號(hào)的頻率速度和信號(hào)緣變化率(edgerate)有關(guān)。阻礙大小可透過仿真得知。原則上測(cè)試點(diǎn)越小越好(因此還要滿足測(cè)試機(jī)具的要求)分支越短越好。15、若干PCB組成系統(tǒng)，各板之間的地線應(yīng)如何連接？各個(gè)PCB板子相互連接之間的信號(hào)或電源在動(dòng)作時(shí)，例如A板子有電源或信號(hào)送到B板子，一定會(huì)有等量的電流從地層流回到A板子(此為Kirchoffcurrentlaw)。這地層上的電流會(huì)找阻抗最小的地點(diǎn)流回去。因此，在各個(gè)不管是電源或信號(hào)相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，如此能夠降低地層上的噪聲。另外，也能夠分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來(lái)操縱電流的走法(例如，在某處制造低阻抗，讓大部分的電流從那個(gè)地點(diǎn)走)，降低對(duì)其它較敏感信號(hào)的阻礙。16、能介紹一些國(guó)外關(guān)于高速PCB設(shè)計(jì)的技術(shù)書籍和資料嗎？現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算機(jī)等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB板的工作頻率已達(dá)GHz上下，迭層數(shù)就我所知有到40層之多。計(jì)算機(jī)相關(guān)應(yīng)用也因?yàn)樾酒倪M(jìn)步，不管是一般的PC或服務(wù)器(Server)，板子上的最高工作頻率也差不多達(dá)到400MHz(如Rambus)以上。因應(yīng)這高速高密度走線需求，盲埋孔(blind/buriedvias)、mircrovias及build-up制程工藝的需求也慢慢越來(lái)越多。這些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。以下提供幾本不錯(cuò)的技術(shù)書籍：1.HowardW.Johnson，“High-SpeedDigitalDesign–AHandbookofBlackMagic”；2.StephenH.Hall，“High-SpeedDigitalSystemDesign”；3.BrianYang，“DigitalSignalIntegrity”；4.DooglasBrook，“IntegrityIssuesandprintedCircuitBoardDesign”。17、兩個(gè)常被參考的特性阻抗公式：a.微帶線(microstrip)Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)]其中，W為線寬，T為走線的銅皮厚度，H為走線到參考平面的距離，Er是PCB板材質(zhì)的介電常數(shù)(dielectricconstant)。此公式必須在0.1<(W/H)<2.0及1<(Er)<15的情況才能應(yīng)用。b.帶狀線(stripline)Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]}其中，H為兩參考平面的距離，同時(shí)走線位于兩參考平面的中間。此公式必須在W/H<0.35及T/H<0.25的情況才能應(yīng)用。18、差分信號(hào)線中間可否加地線？差分信號(hào)中間一般是不能加地線。因?yàn)椴罘中盘?hào)的應(yīng)用原理最重要的一點(diǎn)便是利用差分信號(hào)間相互耦合(coupling)所帶來(lái)的好處，如fluxcancellation，抗噪聲(noiseimmunity)能力等。若在中間加地線，便會(huì)破壞耦合效應(yīng)。19、剛?cè)岚逶O(shè)計(jì)是否需要專用設(shè)計(jì)軟件與規(guī)范？國(guó)內(nèi)何處能夠承接該類電路板加工？能夠用一般設(shè)計(jì)PCB的軟件來(lái)設(shè)計(jì)柔性電路板(FlexiblePrintedCircuit)。一樣用Gerber格式給FPC廠商生產(chǎn)。由于制造的工藝和一般PCB不同，各個(gè)廠商會(huì)依據(jù)他們的制造能力會(huì)對(duì)最小線寬、最小線距、最小孔徑(via)有其限制。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當(dāng)關(guān)鍵詞查詢應(yīng)該能夠找到。20、適當(dāng)選擇PCB與外殼接地的點(diǎn)的原則是什么？選擇PCB與外殼接地點(diǎn)選擇的原則是利用chassisground提供低阻抗的路徑給回流電流(returningcurrent)及操縱此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近能夠借固定用的螺絲將PCB的地層與chassisground做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。PCB設(shè)計(jì)方法和技巧(2)21、電路板DEBUG應(yīng)從那幾個(gè)方面著手？就數(shù)字電路而言，首先先依序確定三件情況：1.確認(rèn)所有電源值的大小均達(dá)到設(shè)計(jì)所需。有些多重電源的系統(tǒng)可能會(huì)要求某些電源之間起來(lái)的順序與快慢有某種規(guī)范。2.確認(rèn)所有時(shí)鐘信號(hào)頻率都工作正常且信號(hào)邊緣上沒有非單調(diào)(non-monotonic)的問題。3.確認(rèn)reset信號(hào)是否達(dá)到規(guī)范要求。這些都正常的話，芯片應(yīng)該要發(fā)出第一個(gè)周期(cycle)的信號(hào)。接下來(lái)依照系統(tǒng)運(yùn)作原理與busprotocol來(lái)debug。22、在電路板尺寸固定的情況下，假如設(shè)計(jì)中需要容納更多的功能，就往往需要提高PCB的走線密度，然而如此有可能導(dǎo)致走線的相互干擾增強(qiáng)，同時(shí)走線過細(xì)也使阻抗無(wú)法降低，請(qǐng)專家介紹在高速（>100MHz）高密度PCB設(shè)計(jì)中的技巧?在設(shè)計(jì)高速高密度PCB時(shí)，串?dāng)_(crosstalkinterference)確實(shí)是要特不注意的，因?yàn)樗鼘?duì)時(shí)序(timing)與信號(hào)完整性(signalintegrity)有專門大的阻礙。以下提供幾個(gè)注意的地點(diǎn)：1.操縱走線特性阻抗的連續(xù)與匹配。2.走線間距的大小。一般常看到的間距為兩倍線寬。能夠透過仿真來(lái)明白走線間距對(duì)時(shí)序及信號(hào)完整性的阻礙，找出可容忍的最小間距。不同芯片信號(hào)的結(jié)果可能不同。3.選擇適當(dāng)?shù)亩私臃绞健?.幸免上下相鄰兩層的走線方向相同，甚至有走線正好上下重迭在一起，因?yàn)檫@種串?dāng)_比同層相鄰走線的情形還大。5.利用盲埋孔(blind/buriedvia)來(lái)增加走線面積。然而PCB板的制作成本會(huì)增加。在實(shí)際執(zhí)行時(shí)確實(shí)專門難達(dá)到完全平行與等長(zhǎng)，只是依舊要盡量做到。除此以外，能夠預(yù)留差分端接和共模端接，以緩和對(duì)時(shí)序與信號(hào)完整性的阻礙。23、模擬電源處的濾波經(jīng)常是用LC電路。然而什么緣故有時(shí)LC比RC濾波效果差？LC與RC濾波效果的比較必須考慮所要濾掉的頻帶與電感值的選擇是否恰當(dāng)。因?yàn)殡姼械母锌?reactance)大小與電感值和頻率有關(guān)。假如電源的噪聲頻率較低，而電感值又不夠大，這時(shí)濾波效果可能不如RC。然而，使用RC濾波要付出的代價(jià)是電阻本身會(huì)耗能，效率較差，且要注意所選電阻能承受的功率。24、濾波時(shí)選用電感，電容值的方法是什么？電感值的選用除了考慮所想濾掉的噪聲頻率外，還要考慮瞬時(shí)電流的反應(yīng)能力。假如LC的輸出端會(huì)有機(jī)會(huì)需要瞬間輸出大電流，則電感值太大會(huì)阻礙此大電流流經(jīng)此電感的速度，增加紋波噪聲(ripplenoise)。電容值則和所能容忍的紋波噪聲規(guī)范值的大小有關(guān)。紋波噪聲值要求越小，電容值會(huì)較大。而電容的ESR/ESL也會(huì)有阻礙。另外，假如這LC是放在開關(guān)式電源(switchingregulationpower)的輸出端時(shí)，還要注意此LC所產(chǎn)生的極點(diǎn)零點(diǎn)(pole/zero)對(duì)負(fù)反饋操縱(negativefeedbackcontrol)回路穩(wěn)定度的阻礙。25、如何盡可能的達(dá)到EMC要求，又不致造成太大的成本壓力？PCB板上會(huì)因EMC而增加的成本通常是因增加地層數(shù)目以增強(qiáng)屏蔽效應(yīng)及增加了ferritebead、choke等抑制高頻諧波器件的緣故。除此之外，通常依舊需搭配其它機(jī)構(gòu)上的屏蔽結(jié)構(gòu)才能使整個(gè)系統(tǒng)通過EMC的要求。以下僅就PCB板的設(shè)計(jì)技巧提供幾個(gè)降低電路產(chǎn)生的電磁輻射效應(yīng)。1、盡可能選用信號(hào)斜率(slewrate)較慢的器件，以降低信號(hào)所產(chǎn)生的高頻成分。2、注意高頻器件擺放的位置，不要太*近對(duì)外的連接器。3、注意高速信號(hào)的阻抗匹配，走線層及其回流電流路徑(returncurrentpath)，以減少高頻的反射與輻射。4、在各器件的電源管腳放置足夠與適當(dāng)?shù)娜ヱ詈想娙菀跃徍碗娫磳雍偷貙由系脑肼?。特不注意電容的頻率響應(yīng)與溫度的特性是否符合設(shè)計(jì)所需。5、對(duì)外的連接器附近的地可與地層做適當(dāng)分割，并將連接器的地就近接到chassisground。6、可適當(dāng)運(yùn)用groundguard/shunttraces在一些特不高速的信號(hào)旁。但要注意guard/shunttraces對(duì)走線特性阻抗的阻礙。7、電源層比地層內(nèi)縮20H，H為電源層與地層之間的距離。26、當(dāng)一塊PCB板中有多個(gè)數(shù)/模功能塊時(shí)，常規(guī)做法是要將數(shù)/模地分開，緣故何在？將數(shù)/模地分開的緣故是因?yàn)閿?shù)字電路在高低電位切換時(shí)會(huì)在電源和地產(chǎn)生噪聲，噪聲的大小跟信號(hào)的速度及電流大小有關(guān)。假如地平面上不分割且由數(shù)字區(qū)域電路所產(chǎn)生的噪聲較大而模擬區(qū)域的電路又特不接近，則即使數(shù)模信號(hào)不交*，模擬的信號(hào)依舊會(huì)被地噪聲干擾。也確實(shí)是講數(shù)模地不分割的方式只能在模擬電路區(qū)域距產(chǎn)生大噪聲的數(shù)字電路區(qū)域較遠(yuǎn)時(shí)使用。27、另一種作法是在確保數(shù)/模分開布局，且數(shù)/模信號(hào)走線相互不交*的情況下，整個(gè)PCB板地不做分割，數(shù)/模地都連到那個(gè)地平面上。道理何在？數(shù)模信號(hào)走線不能交*的要求是因?yàn)樗俣壬钥斓臄?shù)字信號(hào)其返回電流路徑(returncurrentpath)會(huì)盡量沿著走線的下方附近的地流回?cái)?shù)字信號(hào)的源頭，若數(shù)模信號(hào)走線交*，則返回電流所產(chǎn)生的噪聲便會(huì)出現(xiàn)在模擬電路區(qū)域內(nèi)。28、在高速PCB設(shè)計(jì)原理圖設(shè)計(jì)時(shí)，如何考慮阻抗匹配問題？在設(shè)計(jì)高速PCB電路時(shí)，阻抗匹配是設(shè)計(jì)的要素之一。而阻抗值跟走線方式有絕對(duì)的關(guān)系，例如是走在表面層(microstrip)或內(nèi)層(stripline/doublestripline)，與參考層(電源層或地層)的距離，走線寬度，PCB材質(zhì)等均會(huì)阻礙走線的特性阻抗值。也確實(shí)是講要在布線后才能確定阻抗值。一般仿真軟件會(huì)因線路模型或所使用的數(shù)學(xué)算法的限制而無(wú)法考慮到一些阻抗不連續(xù)的布線情況，這時(shí)候在原理圖上只能預(yù)留一些terminators(端接)，如串聯(lián)電阻等，來(lái)緩和走線阻抗不連續(xù)的效應(yīng)。真正全然解決問題的方法依舊布線時(shí)盡量注意幸免阻抗不連續(xù)的發(fā)生。29、哪里能提供比較準(zhǔn)確的IBIS模型庫(kù)？IBIS模型的準(zhǔn)確性直接阻礙到仿確實(shí)結(jié)果。差不多上IBIS可看成是實(shí)際芯片I/Obuffer等效電路的電氣特性資料，一般可由SPICE模型轉(zhuǎn)換而得(亦可采納測(cè)量，但限制較多)，而SPICE的資料與芯片制造有絕對(duì)的關(guān)系，因此同樣一個(gè)器件不同芯片廠商提供，其SPICE的資料是不同的，進(jìn)而轉(zhuǎn)換后的IBIS模型內(nèi)之資料也會(huì)隨之而異。也確實(shí)是講，假如用了A廠商的器件，只有他們有能力提供他們器件準(zhǔn)確模型資料，因?yàn)闆]有其它人會(huì)比他們更清晰他們的器件是由何種工藝做出來(lái)的。假如廠商所提供的IBIS不準(zhǔn)確，只能不斷要求該廠商改進(jìn)才是全然解決之道。30、在高速PCB設(shè)計(jì)時(shí)，設(shè)計(jì)者應(yīng)該從那些方面去考慮EMC、EMI的規(guī)則呢？一般EMI/EMC設(shè)計(jì)時(shí)需要同時(shí)考慮輻射(radiated)與傳導(dǎo)(conducted)兩個(gè)方面.前者歸屬于頻率較高的部分(>30MHz)后者則是較低頻的部分(<30MHz).因此不能只注意高頻而忽略低頻的部分.一個(gè)好的EMI/EMC設(shè)計(jì)必須一開始布局時(shí)就要考慮到器件的位置,PCB迭層的安排,重要聯(lián)機(jī)的走法,器件的選擇等,假如這些沒有事前有較佳的安排,事后解決則會(huì)事倍功半,增加成本.例如時(shí)鐘產(chǎn)生器的位置盡量不要*近對(duì)外的連接器,高速信號(hào)盡量走內(nèi)層并注意特性阻抗匹配與參考層的連續(xù)以減少反射,器件所推的信號(hào)之斜率(slewrate)盡量小以減低高頻成分,選擇去耦合(decoupling/bypass)電容時(shí)注意其頻率響應(yīng)是否符合需求以降低電源層噪聲.另外,注意高頻信號(hào)電流之回流路徑使其回路面積盡量小(也確實(shí)是回路阻抗loopimpedance盡量小)以減少輻射.還能夠用分割地層的方式以操縱高頻噪聲的范圍.最后,適當(dāng)?shù)倪x擇PCB與外殼的接地點(diǎn)(chassisground)。31、如何選擇EDA工具？目前的pcb設(shè)計(jì)軟件中，熱分析都不是強(qiáng)項(xiàng)，因此并不建議選用，其它的功能1.3.4能夠選擇PADS或Cadence性能價(jià)格比都不錯(cuò)。PLD的設(shè)計(jì)的初學(xué)者能夠采納PLD芯片廠家提供的集成環(huán)境，在做到百萬(wàn)門以上的設(shè)計(jì)時(shí)能夠選用單點(diǎn)工具。32、請(qǐng)推舉一種適合于高速信號(hào)處理和傳輸?shù)腅DA軟件。常規(guī)的電路設(shè)計(jì)，INNOVEDA的PADS就特不不錯(cuò)，且有配合用的仿真軟件，而這類設(shè)計(jì)往往占據(jù)了70%的應(yīng)用場(chǎng)合。在做高速電路設(shè)計(jì)，模擬和數(shù)字混合電路，采納Cadence的解決方案應(yīng)該屬于性能價(jià)格比較好的軟件，因此Mentor的性能依舊特不不錯(cuò)的，特不是它的設(shè)計(jì)流程治理方面應(yīng)該是最為優(yōu)秀的。（大唐電信技術(shù)專家王升）33、對(duì)PCB板各層含義的解釋Topoverlay頂層器件名稱，也叫topsilkscreen或者topcomponentlegend,比如R1C5,IC10.bottomoverlay同理multilayer假如你設(shè)計(jì)一個(gè)4層板，你放置一個(gè)freepadorvia,定義它作為multilay那么它的pad就會(huì)自動(dòng)出現(xiàn)在4個(gè)層上，假如你只定義它是toplayer,那么它的pad就會(huì)只出現(xiàn)在頂層上。34、2G以上高頻PCB設(shè)計(jì)，走線,排版,應(yīng)重點(diǎn)注意哪些方面？2G以上高頻PCB屬于射頻電路設(shè)計(jì)，不在高速數(shù)字電路設(shè)計(jì)討論范圍內(nèi)。而射頻電路的布局（layout)和布線（routing)應(yīng)該和原理圖一起考慮的，因?yàn)椴季植季€都會(huì)造成分布效應(yīng)。而且，射頻電路設(shè)計(jì)一些無(wú)源器件是通過參數(shù)化定義，專門形狀銅箔實(shí)現(xiàn)，因此要求EDA工具能夠提供參數(shù)化器件，能夠編輯專門形狀銅箔。Mentor公司的boardstation中有專門的RF設(shè)計(jì)模塊，能夠滿足這些要求。而且，一般射頻設(shè)計(jì)要求有專門射頻電路分析工具，業(yè)界最聞名的是agilent的eesoft，和Mentor的工具有專門好的接口。35、2G以上高頻PCB設(shè)計(jì)，微帶的設(shè)計(jì)應(yīng)遵循哪些規(guī)則?射頻微帶線設(shè)計(jì)，需要用三維場(chǎng)分析工具提取傳輸線參數(shù)。所有的規(guī)則應(yīng)該在那個(gè)場(chǎng)提取工具中規(guī)定。36、關(guān)于全數(shù)字信號(hào)的PCB，板上有一個(gè)80MHz的鐘源。除了采納絲網(wǎng)（接地）外，為了保證有足夠的驅(qū)動(dòng)能力，還應(yīng)該采納什么樣的電路進(jìn)行愛護(hù)？確保時(shí)鐘的驅(qū)動(dòng)能力，不應(yīng)該通過愛護(hù)實(shí)現(xiàn)，一般采納時(shí)鐘驅(qū)動(dòng)芯片。一般擔(dān)心時(shí)鐘驅(qū)動(dòng)能力，是因?yàn)槎鄠€(gè)時(shí)鐘負(fù)載造成。采納時(shí)鐘驅(qū)動(dòng)芯片，將一個(gè)時(shí)鐘信號(hào)變成幾個(gè)，采納點(diǎn)到點(diǎn)的連接。選擇驅(qū)動(dòng)芯片，除了保證與負(fù)載差不多匹配，信號(hào)沿滿足要求（一般時(shí)鐘為沿有效信號(hào)），在計(jì)算系統(tǒng)時(shí)序時(shí)，要算上時(shí)鐘在驅(qū)動(dòng)芯片內(nèi)時(shí)延。37、假如用單獨(dú)的時(shí)鐘信號(hào)板，一般采納什么樣的接口，來(lái)保證時(shí)鐘信號(hào)的傳輸受到的阻礙??？時(shí)鐘信號(hào)越短，傳輸線效應(yīng)越小。采納單獨(dú)的時(shí)鐘信號(hào)板，會(huì)增加信號(hào)布線長(zhǎng)度。而且單板的接地供電也是問題。假如要長(zhǎng)距離傳輸，建議采納差分信號(hào)。LVDS信號(hào)能夠滿足驅(qū)動(dòng)能力要求，只是您的時(shí)鐘不是太快，沒有必要。38、27M,SDRAM時(shí)鐘線（80M-90M），這些時(shí)鐘線二三次諧波剛好在VHF波段，從接收端高頻竄入后干擾專門大。除了縮短線長(zhǎng)以外，還有那些好方法？假如是三次諧波大，二次諧波小，可能因?yàn)樾盘?hào)占空比為50%，因?yàn)檫@種情況下，信號(hào)沒有偶次諧波。這時(shí)需要修改一下信號(hào)占空比。此外，關(guān)于假如是單向的時(shí)鐘信號(hào)，一般采納源端串聯(lián)匹配。如此能夠抑制二次反射，但可不能阻礙時(shí)鐘沿速率。源端匹配值，能夠采納下圖公式得到。此主題相關(guān)圖片如下：39、什么是走線的拓?fù)浼軜?gòu)？Topology,有的也叫routingorder.關(guān)于多端口連接的網(wǎng)絡(luò)的布線次序。40、如何樣調(diào)整走線的拓?fù)浼軜?gòu)來(lái)提高信號(hào)的完整性？這種網(wǎng)絡(luò)信號(hào)方向比較復(fù)雜，因?yàn)閷?duì)單向，雙向信號(hào)，不同電平種類信號(hào)，拓樸阻礙都不一樣，專門難講哪種拓樸對(duì)信號(hào)質(zhì)量有利。而且作前仿真時(shí)，采納何種拓樸對(duì)工程師要求專門高，要求對(duì)電路原理，信號(hào)類型，甚至布線難度等都要了解。41、如何樣通過安排迭層來(lái)減少EMI問題？首先，EMI要從系統(tǒng)考慮，單憑PCB無(wú)法解決問題。層疊對(duì)EMI來(lái)講，我認(rèn)為要緊是提供信號(hào)最短回流路徑，減小耦合面積，抑制差模干擾。另外地層與電源層緊耦合，適當(dāng)比電源層外延，對(duì)抑制共模干擾有好處。42、為何要鋪銅？一般鋪銅有幾個(gè)方面緣故。１，EMC.關(guān)于大面積的地或電源鋪銅，會(huì)起到屏蔽作用，有些專門地，如PGND起到防護(hù)作用。２，PCB工藝要求。一般為了保證電鍍效果，或者層壓不變形，關(guān)于布線較少的PCB板層鋪銅。３，信號(hào)完整性要求，給高頻數(shù)字信號(hào)一個(gè)完整的回流路徑，并減少直流網(wǎng)絡(luò)的布線。因此還有散熱，專門器件安裝要求鋪銅等等緣故。43、在一個(gè)系統(tǒng)中，包含了dsp和pld，請(qǐng)問布線時(shí)要注意哪些問題呢？看你的信號(hào)速率和布線長(zhǎng)度的比值。假如信號(hào)在傳輸線上的時(shí)延和信號(hào)變化沿時(shí)刻可比的話，就要考慮信號(hào)完整性問題。另外關(guān)于多個(gè)DSP，時(shí)鐘，數(shù)據(jù)信號(hào)走線拓普也會(huì)阻礙信號(hào)質(zhì)量和時(shí)序，需要關(guān)注。44、除protel工具布線外，還有其他好的工具嗎？至于工具，除了PROTEL，還有專門多布線工具，如MENTOR的WG2000,EN2000系列和powerpcb，Cadence的allegro，zuken的cadstar,cr5000等，各有所長(zhǎng)。45、什么是“信號(hào)回流路徑”？信號(hào)回流路徑,即returncurrent。高速數(shù)字信號(hào)在傳輸時(shí)，信號(hào)的流向是從驅(qū)動(dòng)器沿PCB傳輸線到負(fù)載，再由負(fù)載沿著地或電源通過最短路徑返回驅(qū)動(dòng)器端。那個(gè)在地或電源上的返回信號(hào)就稱信號(hào)回流路徑。Dr.Johson在他的書中解釋，高頻信號(hào)傳輸，實(shí)際上是對(duì)傳輸線與直流層之間包夾的介質(zhì)電容充電的過程。SI分析的確實(shí)是那個(gè)圍場(chǎng)的電磁特性，以及他們之間的耦合。46、如何對(duì)接插件進(jìn)行SI分析？在IBIS3.2規(guī)范中，有關(guān)于接插件模型的描述。一般使用EBD模型。假如是專門板，如背板，需要SPICE模型。也能夠使用多板仿真軟件（HYPERLYNX或IS_multiboard），建立多板系統(tǒng)時(shí)，輸入接插件的分布參數(shù)，一般從接插件手冊(cè)中得到。因此這種方式會(huì)不夠精確，但只要在可同意范圍內(nèi)即可。47、請(qǐng)問端接的方式有哪些？端接（terminal）,也稱匹配。一般按照匹配位置分有源端匹配和終端匹配。其中源端匹配一般為電阻串聯(lián)匹配，終端匹配一般為并聯(lián)匹配，方式比較多，有電阻上拉，電阻下拉，戴維南匹配，AC匹配，肖特基二極管匹配。48、采納端接（匹配）的方式是由什么因素決定的？匹配采納方式一般由BUFFER特性，拓普情況，電平種類和判決方式來(lái)決定，也要考慮信號(hào)占空比，系統(tǒng)功耗等。49、采納端接（匹配）的方式有什么規(guī)則？數(shù)字電路最關(guān)鍵的是時(shí)序問題，加匹配的目的是改善信號(hào)質(zhì)量，在判決時(shí)刻得到能夠確定的信號(hào)。關(guān)于電平有效信號(hào)，在保證建立、保持時(shí)刻的前提下，信號(hào)質(zhì)量穩(wěn)定；對(duì)延有效信號(hào)，在保證信號(hào)延單調(diào)性前提下，信號(hào)變化延速度滿足要求。MentorICX產(chǎn)品教材中有關(guān)于匹配的一些資料。另外《HighSpeedDigitaldesignahandbookofblackmagic》有一章專門對(duì)terminal的講述，從電磁波原理上講述匹配對(duì)信號(hào)完整性的作用，可供參考。50、能否利用器件的IBIS模型對(duì)器件的邏輯功能進(jìn)行仿真？假如不能，那么如何進(jìn)行電路的板級(jí)和系統(tǒng)級(jí)仿真？IBIS模型是行為級(jí)模型，不能用于功能仿真。功能仿真，需要用SPICE模型，或者其他結(jié)構(gòu)級(jí)模型。51、在數(shù)字和模擬并存的系統(tǒng)中，有2種處理方法，一個(gè)是數(shù)字地和模擬地分開，比如在地層，數(shù)字地是獨(dú)立地一塊，模擬地獨(dú)立一塊，單點(diǎn)用銅皮或FB磁珠連接，而電源不分開；另一種是模擬電源和數(shù)字電源分開用FB連接，而地是統(tǒng)一地地。請(qǐng)問李先生，這兩種方法效果是否一樣？應(yīng)該講從原理上講是一樣的。因?yàn)殡娫春偷貙?duì)高頻信號(hào)是等效的。區(qū)分模擬和數(shù)字部分的目的是為了抗干擾，要緊是數(shù)字電路對(duì)模擬電路的干擾。然而，分割可能造成信號(hào)回流路徑不完整，阻礙數(shù)字信號(hào)的信號(hào)質(zhì)量，阻礙系統(tǒng)EMC質(zhì)量。因此，不管分割哪個(gè)平面，要看如此作，信號(hào)回流路徑是否被增大，回流信號(hào)對(duì)正常工作信號(hào)干擾有多大。現(xiàn)在也有一些混合設(shè)計(jì)，不分電源和地，在布局時(shí)，按照數(shù)字部分、模擬部分分開布局布線，幸免出現(xiàn)跨區(qū)信號(hào)。52、安規(guī)問題：FCC、EMC的具體含義是什么？FCC:federalcommunicationcommission美國(guó)通信委員會(huì)EMC:electromegneticcompatibility電磁兼容FCC是個(gè)標(biāo)準(zhǔn)組織，EMC是一個(gè)標(biāo)準(zhǔn)。標(biāo)準(zhǔn)頒布都有相應(yīng)的緣故，標(biāo)準(zhǔn)和測(cè)試方法。53、何謂差分布線？差分信號(hào)，有些也稱差動(dòng)信號(hào)，用兩根完全一樣，極性相反的信號(hào)傳輸一路數(shù)據(jù)，依*兩根信號(hào)電平差進(jìn)行判決。為了保證兩根信號(hào)完全一致，在布線時(shí)要保持并行，線寬、線間距保持不變。54、PCB仿真軟件有哪些？仿確實(shí)種類專門多，高速數(shù)字電路信號(hào)完整性分析仿真分析(SI)常用軟件有icx,signalvision,hyperlynx,XTK,speectraquest等。有些也用Hspice。55、PCB仿真軟件是如何進(jìn)行LAYOUT仿確實(shí)？高速數(shù)字電路中，為了提高信號(hào)質(zhì)量，降低布線難度，一般采納多層板，分配專門的電源層，地層。56、在布局、布線中如何處理才能保證50M以上信號(hào)的穩(wěn)定性高速數(shù)字信號(hào)布線，關(guān)鍵是減小傳輸線對(duì)信號(hào)質(zhì)量的阻礙。因此，100M以上的高速信號(hào)布局時(shí)要求信號(hào)走線盡量短。數(shù)字電路中，高速信號(hào)是用信號(hào)上升延時(shí)刻來(lái)界定的。而且，不同種類的信號(hào)（如TTL,GTL,LVTTL），確保信號(hào)質(zhì)量的方法不一樣。57、室外單元的射頻部分，中頻部分，乃至對(duì)室外單元進(jìn)行監(jiān)控的低頻電路部分往往采納部署在同一PCB上，請(qǐng)問對(duì)如此的PCB在材質(zhì)上有何要求？如何防止射頻，中頻乃至低頻電路互相之間的干擾？混合電路設(shè)計(jì)是一個(gè)專門大的問題。專門難有一個(gè)完美的解決方案。一般射頻電路在系統(tǒng)中都作為一個(gè)獨(dú)立的單板進(jìn)行布局布線，甚至?xí)袑ｉT的屏蔽腔體。而且射頻電路一般為單面或雙面板，電路較為簡(jiǎn)單，所有這些差不多上為了減少對(duì)射頻電路分布參數(shù)的阻礙，提高射頻系統(tǒng)的一致性。相關(guān)于一般的FR4材質(zhì)，射頻電路板傾向與采納高Q值的基材，這種材料的介電常數(shù)比較小，傳輸線分布電容較小，阻抗高，信號(hào)傳輸時(shí)延小。在混合電路設(shè)計(jì)中，盡管射頻，數(shù)字電路做在同一塊PCB上，但一般都分成射頻電路區(qū)和數(shù)字電路區(qū)，分不布局布線。之間用接地過孔帶和屏蔽盒屏蔽。58、關(guān)于射頻部分，中頻部分和低頻電路部分部署在同一PCB上，mentor有什么解決方案？Mentor的板級(jí)系統(tǒng)設(shè)計(jì)軟件，除了差不多的電路設(shè)計(jì)功能外，還有專門的RF設(shè)計(jì)模塊。在RF原理圖設(shè)計(jì)模塊中，提供參數(shù)化的器件模型，同時(shí)提供和EESOFT等射頻電路分析仿真工具的雙向接口；在RFLAYOUT模塊中，提供專門用于射頻電路布局布線的圖案編輯功能，也有和EESOFT等射頻電路分析仿真工具的雙向接口，關(guān)于分析仿真后的結(jié)果能夠反標(biāo)回原理圖和PCB。同時(shí)，利用Mentor軟件的設(shè)計(jì)治理功能，能夠方便的實(shí)現(xiàn)設(shè)計(jì)復(fù)用，設(shè)計(jì)派生，和協(xié)同設(shè)計(jì)。大大加速混合電路設(shè)計(jì)進(jìn)程。手機(jī)板是典型的混合電路設(shè)計(jì)，專門多大型手機(jī)設(shè)計(jì)制造商都利用Mentor加安杰倫的eesoft作為設(shè)計(jì)平臺(tái)。59、mentor的產(chǎn)品結(jié)構(gòu)如何？MentorGraphics的PCB工具有WG(原veribest)系列和Enterprise(boardstation)系列。詳細(xì)信息，請(qǐng)登錄/。60、Mentor的PCB設(shè)計(jì)軟件對(duì)BGA、PGA、COB等封裝是如何支持的？Mentor的autoactiveRE由收購(gòu)得來(lái)的veribest進(jìn)展而來(lái)，是業(yè)界第一個(gè)無(wú)網(wǎng)格，任意角度布線器。眾所周知，關(guān)于球柵陣列，COB器件，無(wú)網(wǎng)格，任意角度布線器是解決布通率的關(guān)鍵。在最新的autoactiveRE中，新增添了推擠過孔，銅箔，REROUTE等功能，使它應(yīng)用更方便。另外，他支持高速布線，包括有時(shí)延要求信號(hào)布線和差分對(duì)布線。61、Mentor的PCB設(shè)計(jì)軟件對(duì)差分線隊(duì)的處理又如何？Mentor軟件在定義好差分對(duì)屬性后，兩根差分對(duì)能夠一起走線，嚴(yán)格保證差分對(duì)線寬，間距和長(zhǎng)度差，遇到障礙能夠自動(dòng)分開，在換層時(shí)能夠選擇過孔方式。62、在一塊12層PCb板上，有三個(gè)電源層2.2v，3.3v,5v，將三個(gè)電源各作在一層，地線該如何處理？一般講來(lái)，三個(gè)電源分不做在三層，對(duì)信號(hào)質(zhì)量比較好。因?yàn)椴淮罂赡艹霈F(xiàn)信號(hào)跨平面層分割現(xiàn)象?？绶指钍亲璧K信號(hào)質(zhì)量專門關(guān)鍵的一個(gè)因素，而仿真軟件一般都忽略了它。關(guān)于電源層和地層，對(duì)高頻信號(hào)來(lái)講差不多上等效的。在實(shí)際中，除了考慮信號(hào)質(zhì)量外，電源平面耦合(利用相鄰地平面降低電源平面交流阻抗)，層疊對(duì)稱，差不多上需要考慮的因素。63、PCB在出廠時(shí)如何檢查是否達(dá)到了設(shè)計(jì)工藝要求？專門多PCB廠家在PCB加工完成出廠前，都要通過加電的網(wǎng)絡(luò)通斷測(cè)試，以確保所有聯(lián)線正確。同時(shí)，越來(lái)越多的廠家也采納x光測(cè)試，檢查蝕刻或?qū)訅簳r(shí)的一些故障。關(guān)于貼片加工后的成品板，一般采納ICT測(cè)試檢查，這需要在PCB設(shè)計(jì)時(shí)添加ICT測(cè)試點(diǎn)。假如出現(xiàn)問題，也能夠通過一種專門的X光檢查設(shè)備排除是否加工緣故造成故障。64、“機(jī)構(gòu)的防護(hù)”是不是機(jī)殼的防護(hù)？是的。機(jī)殼要盡量嚴(yán)密，少用或不用導(dǎo)電材料，盡可能接地。65、在芯片選擇的時(shí)候是否也需要考慮芯片本身的esd問題？不論是雙層板依舊多層板，都應(yīng)盡量增大地的面積。在選擇芯片時(shí)要考慮芯片本身的ESD特性，這些在芯片講明中一般都有提到，而且即使不同廠家的同一種芯片性能也會(huì)有所不同。設(shè)計(jì)時(shí)多加注意，考慮的全面一點(diǎn)，做出電路板的性能也會(huì)得到一定的保證。但ESD的問題仍然可能出現(xiàn)，因此機(jī)構(gòu)的防護(hù)對(duì)ESD的防護(hù)也是相當(dāng)重要的。66、在做pcb板的時(shí)候，為了減小干擾，地線是否應(yīng)該構(gòu)成閉和形式？在做PCB板的時(shí)候，一般來(lái)講都要減小回路面積，以便減少干擾，布地線的時(shí)候，也不應(yīng)布成閉合形式，而是布成樹枝狀較好，還有確實(shí)是要盡可能增大地的面積。67、假如仿真器用一個(gè)電源，pcb板用一個(gè)電源，這兩個(gè)電源的地是否應(yīng)該連在一起？假如能夠采納分離電源因此較好，因?yàn)槿绱穗娫撮g不易產(chǎn)生干擾，但大部分設(shè)備是有具體要求的。既然仿真器和PCB板用的是兩個(gè)電源，按我的方法是不該將其共地的。68、一個(gè)電路由幾塊pcb板構(gòu)成，他們是否應(yīng)該共地？一個(gè)電路由幾塊PCB構(gòu)成，多半是要求共地的，因?yàn)樵谝粋€(gè)電路中用幾個(gè)電源怎么講是不太實(shí)際的。但假如你有具體的條件，能夠用不同電源因此干擾會(huì)小些。69、設(shè)計(jì)一個(gè)手持產(chǎn)品，帶LCD，外殼為金屬。測(cè)試ESD時(shí)，無(wú)法通過ICE-1000-4-2的測(cè)試，CONTACT只能通過1100V，AIR能夠通過6000V。ESD耦合測(cè)試時(shí)，水平只能能夠通過3000V，垂直能夠通過4000V測(cè)試。CPU主頻為33MHZ。有什么方法能夠通過ESD測(cè)試？手持產(chǎn)品又是金屬外殼，ESD的問題一定比較明顯，LCD也可能會(huì)出現(xiàn)較多的不良現(xiàn)象。假如沒方法改變現(xiàn)有的金屬材質(zhì)，則建議在機(jī)構(gòu)內(nèi)部加上防電材料，加強(qiáng)PCB的地，同時(shí)想方法讓LCD接地。因此，如何操作要看具體