《數(shù)字電子技術(shù)》經(jīng)典復(fù)習(xí)資

《數(shù)字電子技術(shù)》復(fù)習(xí)ー、主要知識點總結(jié)和要求.數(shù)制、編碼其及轉(zhuǎn)換:要求:能熟練在10進(jìn)制、2進(jìn)制、8進(jìn)制、16進(jìn)制、8421BCD,格宙碼之間進(jìn)行相互轉(zhuǎn)換。舉例1：(37.25)>0=( )2=( )l6=( )812HCT解(37.25)io=(100101.01)2=(25.4)|6=(00110111.00100101Jmiibcd.邏輯門電路:(1)基本概念1)數(shù)字電路中晶體管作為開關(guān)使用時,是指它的工作狀態(tài)處于飽和狀態(tài)和截止?fàn)顟B(tài)。TTL門電路典型高電平為3.6V,典型低電平為0.3V,OC門和OD門具有線與功能。4)三態(tài)門電路的特點、邏輯功能和應(yīng)用。高阻態(tài)、高電平、低電平。5)門電路參數(shù):噪聲容限Vnh或Vnl、扇出系數(shù)N。、平均傳輸時間ネ。要求:掌握八種邏輯門電路的邏輯功能:掌握OC門和OD門,三態(tài)門電路的邏輯功能:能根據(jù)輸入信號畫出各種邏輯門電路的輸出波形。舉例2:畫出下列電路的輸出波形。CBb_uI門jCBc-n__r-Ly-LTLTLTLr解：由邏輯圖寫出表達(dá)式為：Y=A+BC=A+B+C,則輸出Y見上。.基本邏輯運算的特點:與運算:見零為零,全I(xiàn)為1;或運算：見1為1,全零為零;與非運算：見零為1,全1為零;或非運算：見1為零，全零為I;異或運算：相異為1,相同為零;同或運算:相同為1,相異為零;非運算：零變1,1變零;要求:熟練應(yīng)用上述邏輯運算。.數(shù)字電路邏輯功能的幾種表示方法及相互轉(zhuǎn)換。①真值表(組合邏輯電路)或狀態(tài)轉(zhuǎn)換真值表(時序邏輯電路)：是由變量的所有可能取值組合及其對應(yīng)的函數(shù)值所構(gòu)成的表格。②邏輯表達(dá)式:是由邏輯變量和與、或、非3種運算符連接起來所構(gòu)成的式子。③卡諾圖:是由表示變量的所有可能取值組合的小方格所構(gòu)成的圖形。0001111000000111100011X10100X01100XX1011XXBAB④邏輯圖:是由表示邏輯運算的邏輯符號所構(gòu)成的圖形。⑤波形圖或時序圖:是由輸入變量的所有可能取值組合的高、低電平及其對應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。⑥狀態(tài)圖（只有時序電路才有）:描述時序邏輯電路的狀態(tài)轉(zhuǎn)換關(guān)系及轉(zhuǎn)換條件的圖形稱為狀態(tài)圖。要求:掌握這五種（對組合邏輯電路）或六種（對時序邏輯電路）方法之間的相互轉(zhuǎn)換。.邏輯代數(shù)運算的基本規(guī)則①反演規(guī)則:對于任何ー個邏輯表達(dá)式Y(jié),如果將表達(dá)式中的所有“?”換成“+ ”換成"?二“0”換成“1”，“1"換成“0”,原變量換成反變量,反變量換成原變量,那么所得到的表達(dá)式就是函數(shù)Y的反函數(shù)、’（或稱補(bǔ)函數(shù)）。這個規(guī)則稱為反演規(guī)則。②對偶規(guī)則:對于任何ー個邏輯表達(dá)式Y(jié),如果將表達(dá)式中的所有‘'?"換成“+”，“+”換成“，'，“〇”換成"1","1"換成“0”,而變量保持不變，則可得到的一個新的函數(shù)表達(dá)式Y(jié)',Y'稱為函丫的對偶函數(shù)。這個規(guī)則稱為對偶規(guī)則。要求:熟練應(yīng)用反演規(guī)則和對偶規(guī)則求邏輯函數(shù)的反函數(shù)和對偶函數(shù)。舉例3：求下列邏輯函數(shù)的反函數(shù)和對偶函數(shù)Y=AA+CDE解：反函數(shù)：（A+B）（C+D+E）對偶函數(shù)：Y'=（A+B）（C+D+E）.邏輯函數(shù)化簡要求:熟練掌握邏輯函數(shù)的兩種化簡方法。①公式法化簡：邏輯函數(shù)的公式化筒法就是運用邏輯代數(shù)的基本公式、定理和規(guī)則來化簡邏輯函數(shù)。舉例4：用公式化簡邏輯函數(shù):=ABC+ABC+BC解:r,=ABC+ABC+BC={A+A）BC+BC=BC+BC=B（C+で）=B②圖形化簡:邏輯函數(shù)的圖形化簡法是將邏輯函數(shù)用卡諾圖來表示,利用卡諾圖來化簡邏輯函數(shù)。（主要適合于3個或4個變量的化簡）舉例5:用卡諾圖化簡邏輯函數(shù)：r（AB,C）=Zw（0,2,3,7）+Xt/（4,6）解:畫出卡諾圖為 ペ〇〇u,〇〇M1Z〇.觸發(fā)器及其特性方程 —— 一1）觸發(fā)器的的概念和特點：觸發(fā)器是構(gòu)成時序邏輯電路的基本邏輯單元。其具有如下特點：①它有兩個穩(wěn)定的狀態(tài)：0狀態(tài)和1狀態(tài);②在不同的輸入情況下，它可以被置成〇狀態(tài)或1狀態(tài),即兩個穩(wěn)態(tài)可以相互轉(zhuǎn)換:③當(dāng)輸入信號消失后，所置成的狀態(tài)能夠保持不變。具有記憶功能2）不同邏輯功能的觸發(fā)器的特性方程為:RS觸發(fā)器：=S+RQn,約朿條件為:RS=O,具有置〇、置1、保持功能。JK觸發(fā)器:。向=ノ。"+施"，具有置0、置1、保持、翻轉(zhuǎn)功能。D觸發(fā)器:。向:。,具有置。、置1功能。T觸發(fā)器:=ア。"+ア。",具有保持、翻轉(zhuǎn)功能。

T'觸發(fā)器:。e=g"（計數(shù)工作狀態(tài)）,具有翻轉(zhuǎn)功能。要求:能根據(jù)觸發(fā)器（重點是JK-FF和D-FF）的特性方程熟練地畫出輸出波形。舉例6:已知J,K-FF電路和其輸入波形,試畫出cp_n_n_n_n_n_cp_n_n_n_n_n_q_n__n.脈沖產(chǎn)生和整形電路1）施密特觸發(fā)器是?種能夠把輸入波形整形成為適合于數(shù)字電路需要的矩形脈沖的電路。要求:會根據(jù)輸入波形畫輸出波形。特點:具有滯回特性,有.兩個穩(wěn)態(tài),輸出僅由輸入決定,即在輸入信號達(dá)到對應(yīng)門限電壓時觸發(fā)翻轉(zhuǎn),沒有記憶功能。2）多諧振蕩器是ー種不需要輸入信號控制,就能自動產(chǎn)生矩形脈沖的自激振蕩電路。特點：沒有穩(wěn)態(tài)，只有兩個暫穩(wěn)態(tài)，且兩個暫穩(wěn)態(tài)能自動轉(zhuǎn)換。3）單穩(wěn)態(tài)觸發(fā)器在輸入負(fù)脈沖作用下,產(chǎn)生定時、延時脈沖信號，或?qū)斎氩ㄐ握?。特點:①電路有一個穩(wěn)態(tài)和一個暫穩(wěn)態(tài)。②在外來觸發(fā)脈沖作用下,電路由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。③暫穩(wěn)態(tài)是ー個不能長久保持的狀態(tài)，經(jīng)過一段時間后，電路會自動返冋到穩(wěn)態(tài)。要求:熟練掌握555定時器構(gòu)成的上述電路,并會求有關(guān)參數(shù)（脈寬、周期、頻率）和畫輸出波形。舉例7:已知施密特電路具有逆時針的滯回特性,試畫出輸出波形。解:.A/D和D/A轉(zhuǎn)換器A/D和D/A轉(zhuǎn)換器概念:模數(shù)轉(zhuǎn)換器：能將模擬信號轉(zhuǎn)換為數(shù)字信號的電路稱為模數(shù)轉(zhuǎn)換器，簡稱A/D轉(zhuǎn)換器或ADC。由采樣、保持、量化、編碼四部分構(gòu)成。數(shù)模轉(zhuǎn)換器:能將數(shù)字信號轉(zhuǎn)換為模擬信號的電路稱為數(shù)模轉(zhuǎn)換器,潮（D/A轉(zhuǎn)換器或DAC。由基準(zhǔn)電壓、變換網(wǎng)絡(luò)、電子開關(guān)、反向求和構(gòu)成。ADC和DAC是溝通模擬電路和數(shù)字電路的橋梁,也可稱之為兩者之間的接口。D/A轉(zhuǎn)換器的分辨率分辨率用輸入二進(jìn)制數(shù)的有效位數(shù)表示。在分辨率為〃位的D/A轉(zhuǎn)換器中,輸出電壓能區(qū)分2"個不同的輸入二進(jìn)制代碼狀態(tài)，能給出2〃個不同等級的輸出模擬電壓。分辨率也可以用D/A轉(zhuǎn)換器的最小輸出電壓與最大輸出電壓的比值來表示。

舉例8：10位D/A轉(zhuǎn)換器的分辨率為:A/D轉(zhuǎn)換器的分辨率A/D轉(zhuǎn)換器的分辨率用輸出ニ進(jìn)制數(shù)的位數(shù)表示,位數(shù)越多,誤差越小,轉(zhuǎn)換精度越高。舉例9:輸入模擬電壓的變化范圍為〇?5V,輸I8位二進(jìn)制數(shù)可以分辨的最小模擬電壓為5VX2-8=20mV；而輸出12位二進(jìn)制數(shù)可以分辨的最小模擬電壓為5Vx2T2=1.22mV.10.常用組合和時序邏輯部件的作用和特點組合邏輯部件:編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、半加器、全加器。時序邏輯部件:計數(shù)器、寄存器。要求:掌握編碼器、譯碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器、半加器、全加器、計數(shù)器、寄存器的定義,功能和特點。舉例10:能對兩個1位二進(jìn)制數(shù)進(jìn)行相加而求得和及進(jìn)位的邏輯電路稱為半加器。二、典型題型總結(jié)及要求（一）分析題型.組合邏輯電路分析：分析思路:①由邏輯圖寫出輸出邏輯表達(dá)式;②將邏輯表達(dá)式化簡為最簡與或表達(dá)式:③由最簡與或表達(dá)式列出真值表;④分析真值表,說明電路邏輯功能。要求:熟練掌握由門電路和組合邏輯器件74LS138、74LS153,74LS151構(gòu)成的各種組合邏輯電路的分析。舉例11:分析如圖邏輯電路的邏輯功能。解;①由邏輯圖寫出輸出邏輯表達(dá)式解;①由邏輯圖寫出輸出邏輯表達(dá)式ABCY=YiY2Y3=ABBCAC②將邏輯表達(dá)式化簡為最簡與或表達(dá)式Y(jié)=AB+BC+CA③由最簡與或表達(dá)式列出真值表④分析真值表,說明電路邏輯功能當(dāng)輸入A、B、C中有2個或3個為1時，輸出丫為1,否則輸出丫為〇。所以這個電路實際上是ー種3人表決用的組合邏輯電路:只要有2票或3票同意,表決就通過。.時序邏輯電路分析:

分析思路:①由電路圖寫出時鐘方程、驅(qū)動方程和輸出方程;②將驅(qū)動方程代入觸發(fā)器的特征方程,確定電路狀態(tài)方程;③分析計算狀態(tài)方程,列出電路狀態(tài)表:④由電路狀態(tài)表畫出狀態(tài)圖或時序圖；⑤分析狀態(tài)圖或時序圖，說明電路邏輯功能。要求:熟練掌握同步時序電路,比如同步加法計數(shù)器、減法計數(shù)器、環(huán)形計數(shù)器、扭環(huán)形計數(shù)器的分析。舉例12:如圖所示時序邏輯電路，試分析它的邏輯功能,驗證是否能自啟動,并畫出狀態(tài)轉(zhuǎn)換圖和時序圖。解:時鐘方程為:激勵方程為:<Jo=Q"%=1將激勵方程代入J-K-FF的特性方程可得狀態(tài)方程為屹+、ノ。以"+血￡=以%"Qド=ノ0'+恚:=。;々由狀態(tài)方程做出狀態(tài)轉(zhuǎn)換表為:500。ドGo+，0001011010001100則狀態(tài)轉(zhuǎn)換圖和時序圖為:可見電路具有自啟動特性,這是ー個三進(jìn)制計數(shù)器。（二）設(shè)計題型.組合邏輯電路設(shè)計:設(shè)計思路:①由電路功能描述列出真值表；②由真值表寫出邏輯表達(dá)式或卡若圖；③將表達(dá)式化簡為最簡與或表達(dá)式；

④實現(xiàn)邏輯變換,畫出邏輯電路圖。要求:熟練掌握用常用門電路和組合邏輯器件74LS138.74LS153.74LS151設(shè)計實現(xiàn)各種組合邏輯電路。舉例13:某汽車駕駛員培訓(xùn)班進(jìn)行結(jié)業(yè)考試,有三名評判員,其中A為主評判員,B和C為副評判員,在評判時按照服從多數(shù)原則通過,但主評判員認(rèn)為合格也通過,試用與非門實現(xiàn)該邏輯電路。（或用74138、74151,74153實現(xiàn)）解:由題意可作出真值表為:用卡諾圖化簡為ABCYABCY00000010010001111001101111011111則輸出邏輯表達(dá)式為Y=A+BC=ABC用與非門實現(xiàn)邏輯電路圖為:.時序邏輯電路設(shè)計:設(shè)計思路:①由設(shè)計要求畫出原始狀態(tài)圖或時序圖;②簡化狀態(tài)圖，并分配狀態(tài):③選擇觸發(fā)器類型，求時鐘方程、輸出方程、驅(qū)動方程;④畫出邏輯電路圖:⑤檢査電路能否自啟動。要求:熟練掌握同步時序電路，比如同步加法計數(shù)器、減法計數(shù)器的設(shè)計實現(xiàn)。舉例14:設(shè)計ー個按自然態(tài)序變化的7進(jìn)制同步加法計數(shù)器，計數(shù)規(guī)則為逢七進(jìn)1,產(chǎn)生一個進(jìn)位輸出。解:①建立原始狀態(tài)圖:IY/0 /0 /0。冊:’。ズf000-001-010-011/\Ioヽ110—101—100/o/o②簡化狀態(tài)圖，并分配狀態(tài):已經(jīng)是最簡，已是二進(jìn)制狀態(tài);③選擇觸發(fā)器類型,求時鐘方程、輸出方程、驅(qū)動方程:因需用3位二進(jìn)制代碼,選用3個び下降沿觸發(fā)的メ觸發(fā)器,分別用FF。、FF'i、FF2表示。由于要求采用同步方案,故時鐘方程為:輸出方程:CPn=CP}=CP2=CPヽg"。;010ヽg"。;010010X1〇〇0111io(b)。ド的I、諾償I狀態(tài)方程：Q『=Q；Q@+：5ダ“二。窓:ユ?。:リ”=Q;礴+。tQ；0”+]=jQn+え0”比較,得衆(zhòng)動方程:ノ。=け2'、ム=1人=5、ム=爾/=。。、ム=夕④畫出電路圖④畫出電路圖⑤檢査電路能否自啟動:將無效狀態(tài)111代入狀態(tài)方程計算:可見111的次態(tài)為有效狀態(tài)〇〇〇,電路能夠自啟動。.集成計數(shù)器和寄を器的應(yīng)用:構(gòu)成N進(jìn)制計數(shù)器,構(gòu)成環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。。グ坦Z+i5=oるド=セ呑2角=0:。窓"+夕&=。要求：熟練掌握74LS160、74LS16K74LS162,74LS163四種集成計數(shù)器應(yīng)用,比如分析或設(shè)計N進(jìn)制計數(shù)器;熟練掌握74LS194應(yīng)用,比如分析或設(shè)計環(huán)形計數(shù)器和扭環(huán)形計數(shù)器。.用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計數(shù)器(1)寫出狀態(tài)S'T的二進(jìn)制代碼。(2)求歸零邏輯，即求同步清零端或置數(shù)控制端信號的邏輯表達(dá)式。(3)畫連線圖。.用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計數(shù)器(1)寫出狀態(tài)Sx的二進(jìn)制代碼。(2)求歸零邏輯,即求異步清零端或置數(shù)控制端信號的邏輯表達(dá)式。(3)畫連線圖。舉例15:用74LS16I來構(gòu)成一個十二進(jìn)制計數(shù)器。解：(1)用異步清零端CR歸零:Sn=S12=11。。則電路為:CR=。紜注:這里D〇?D3可隨意處理。。0010203DoDy。2。3(a)用異步清零端樂歸零(2)用同步置數(shù)端厶。歸零:Sn=S11=1011ld=q;q;q;則電路為:注:這里DO?D3必須都接〇。Eh"4LS161Eh"4LS161（b）用同步置數(shù)端歸零舉例16：用74LS160來構(gòu)成一個48進(jìn)制同步加法計數(shù)器。解：因74LS160為同步十進(jìn)制計數(shù)器，要構(gòu)成48進(jìn)制同步加法計數(shù)器須用二片74LS160來實現(xiàn)，現(xiàn)采用異步清零實現(xiàn)：S48=O1001000,取髙位片的Qc和低位片的Qd作歸零反饋信號。即清零端CR歸零信號為:C&=Qc高。ハ”,則電路連線圖為: 1-RKpDLLNNCCABCDEGCPHz/50%VCCRCOENTLOAD'74160JQ.為:C&=Qc高。ハ”,則電路連線圖為: 1-RKpDLLNNCCABCDEGCPHz/50%VCCRCOENTLOAD'74160JQ.288臨QCQDNT冊VRELORKpDLLNNccABCDEG （三）計算和畫圖題型:要求:會分析電路丄作原理,確畫出電路波形。（三）計算和畫圖題型:要求:會分析電路丄作原理,確畫出電路波形。舉例17：如圖電路,完成下列問題:1）說明這是什么電路?2）求電路的輸出信號頻率/3）畫出V<:及V。的波形。說明電路功能:會根據(jù)題意計算電路參數(shù),或正Vo4-VccRi20uF20kOhm20kOhm555GNDVCCTRIDISOUTTHRRESCONVo4-VccRi20uF20kOhm20kOhm555GNDVCCTRIDISOUTTHRRESCON解?/trr?1)這是ー個由555定時器構(gòu)成的多諧振蕩器。2)其振蕩周期為T=0.7(叫+2/？2)。=0.7(20+40)x103x20x10-6=0.84s則其頻率為y=)=スし。1.2HzVc及V。的波形的波形為:三、基本概念練習(xí)ー、判斷題.CMOS門電路為雙極型電路,而TTL門電路則為單極型電路。().能夠?qū)崿F(xiàn)“線與”功能的門電路是0C門或0D門。()3,施密特觸發(fā)器的特點是只有一個穩(wěn)態(tài),需在外加信號作用下才能由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。().在時鐘脈沖的控制下,根據(jù)輸入信號T不同情況,凡是具有保持和翻轉(zhuǎn)功能的電路,稱為T觸發(fā)器。().某電路任意時刻的輸出不僅取決于當(dāng)時的輸入信號,而且與電路的原狀態(tài)有關(guān),該電路為時序邏輯電路。()6,若集成555定時器的第4腳接低電平時,不管輸入信號為任意值,定時器始終輸出高電平。()二、填空題:.(44.375)10=2=8=16=8421I0。.Y=AB(C+D),它的反函數(shù)「=;對偶函數(shù)丫‘=。.或非邏輯運算特點是,異或邏輯運算特點為。.n-2"線譯碼器的輸入代碼為個,輸出代碼為個。.就單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器而言,若要實現(xiàn)延時、定時的功能,應(yīng)選用;若要實現(xiàn)波形變換、整形的功能,應(yīng)選用。.一位二進(jìn)制計數(shù)器可實現(xiàn)分頻;n位二進(jìn)制計數(shù)器,最后一個觸發(fā)器輸出的脈沖頻率是輸入頻率的倍。三、選擇題.ハ位二進(jìn)制數(shù)所能表示的最大十進(jìn)制數(shù)為( )?(a)255 (b)88(c)99(d)128.下圖中能實現(xiàn)Y=A十B邏輯運算的電路是()?+U(；c(a) (b) (c) (d)3.8421BCD十進(jìn)制譯碼器,數(shù)字輸入信號端和數(shù)字輸出信號端分別有()個。(a)4和16 (b)3和8(c)3和10 (d)4和10.四個觸發(fā)器構(gòu)成十進(jìn)制加法計數(shù)器,若觸發(fā)器輸出從低位至高位分別為Q。、Qi、Qユ、Q：；,則輸出進(jìn)位信號，為()(a)Q：)Qi(b)Q3Q2QQ,(c)Q2Q1Q0(d)Q,1Q0.能將輸入三角波信號轉(zhuǎn)換成矩形脈沖信號輸出的電路是()。(a)多諧振蕩器(b)A/D轉(zhuǎn)換器(c)單穩(wěn)態(tài)觸發(fā)器(d)施密特觸發(fā)器.若A/D轉(zhuǎn)換器輸入模擬電壓的變化范圍為〇?5V,則輸出10位二進(jìn)制數(shù)可以分辨的最小模擬電壓為()(a)1.5mV (b)2.4mV (c)4.9mV (d)6.5mV數(shù)電課程各章重點第一章邏輯代數(shù)基礎(chǔ)知識要點、二進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)之間的轉(zhuǎn)換;二進(jìn)制數(shù)的原碼、反碼和補(bǔ)碼二、邏輯代數(shù)的三種基本運算以及5種復(fù)合運算的圖形符號、表達(dá)式和真值表:與、或、非三、邏輯代數(shù)的基本公式和常用公式、基本規(guī)則邏輯代數(shù)的基本公式邏輯代數(shù)常用公式:吸收律:A+AB=A消去律：A+AB=A+BAB+AB=A多余項定律：AB+AC+BC=AB+AC反演定律:AB=A+BA+B=A?BAB+AB^AB+AB基本規(guī)則:反演規(guī)則和對偶規(guī)則,例1-5四、邏輯函數(shù)的三種表示方法及其互相轉(zhuǎn)換邏輯函數(shù)的三種表示方法為:真值表、函數(shù)式、邏輯圖會從這三種屮任一種推出其它二種,詳見例1-7五、邏輯函數(shù)的最小項表示法:最小項的性質(zhì);例1-8六、邏輯函數(shù)的化簡:要求按步驟解答1、利用公式法對邏輯函數(shù)進(jìn)行化簡2、利用卡諾圖對邏輯函數(shù)化簡3,具有約束條件的邏輯函數(shù)化簡例1」 利用公式法化簡F(ABCD)=ABC+1B+AD+C+BD解:F(ABCD)=ABC+A^+AD+C+BD=A萬+AB+スハ+C+BO(ABC+C=AB+C)=ゑ+ス。+C+8。(4后+AB=歷=B+D+AD+C(B+BD=B+D)=B+D+C(D+AD=D)例1.2利用卡諾圖化簡邏輯函數(shù)y(ABCO)=Z加(3、5、6、7、10)約束條件為三機(jī)(0、1、2、4、8)解：函數(shù)Y的卡諾圖如下：Y^A+BDー、三極管開、關(guān)狀態(tài)一和、截止條件:截止人“‘飽和―，ラ2、反相器飽和、截止判斷二、基本門電路及其邏輯符號與門、或非門、非門、與非門、0C門、三態(tài)門、異或;傳輸門、OC/OD門及三態(tài)門的應(yīng)用三、門電路的外特性I、輸入端電阻特性:對TTL門電路而言,輸入端通過電阻接地或低電平時,由于輸入電流流過該電阻,會在電阻上產(chǎn)生壓降，當(dāng)電阻大于開門電阻時,相當(dāng)于邏輯髙電平。習(xí)題2-7以下內(nèi)容了解2、輸入短路電流M輸入端接地時的輸入電流叫做輸入短路電流!ISo3、輸入髙電平漏電流Lh輸入端接高電平時輸入電流4、輸出高電平負(fù)載電流Ioh5、輸出低電平負(fù)載電流Iol6、扇出系數(shù)Noー個門電路驅(qū)動同類門的最大數(shù)目第三章組合邏輯電路知識要點一、組合邏輯電路:任意時刻的輸出僅僅取決于該時刻的輸入,與電路原來的狀態(tài)無關(guān)組合邏輯電路的分析方法（按步驟解題）邏輯圖ー寫出邏輯函數(shù)式デ化簡ネ真值表t邏輯功能三、若干常用組合邏輯電路譯碼器（74LS138）全加器（真值表分析）數(shù)選器（74151和74153）四、 組合邏輯電路設(shè)計方法（按步驟解題）1、用門電路設(shè)計2、用譯碼器、數(shù)據(jù)選擇器實現(xiàn)例3.1試設(shè)計ー個三位多數(shù)表決電路1、用與非門實現(xiàn)2、例3.1試設(shè)計ー個三位多數(shù)表決電路1、用與非門實現(xiàn)2、用譯碼器74LS138實現(xiàn)3、用雙4選1數(shù)據(jù)選擇器74LS153解:1.邏輯定義設(shè)A、B、C為三個輸入變量,Y為輸出變量。邏輯1表示同意,邏輯〇表示不同意,輸出變量Y=1表示事件成立，邏輯〇表示事件不成立。2.根據(jù)題意列出真值表如表3.12.根據(jù)題意列出真值表如表3.1所示表3.14.用門電路與非門實現(xiàn)4.用門電路與非門實現(xiàn)0〇00101〇01110〇00111O103.經(jīng)化簡函數(shù)Y的最簡與或式為:Y^AB+BC+AC3.函數(shù)Y的與非一與非表達(dá)式為:Y=ABBCAC邏輯圖如下:YY5.用3—8譯碼器74LS138實現(xiàn)由于74LS138為低電平譯碼，故有/=〃2,由真值表得出Y的最小項表示法為：Y-mi+m5+in6+/m7=m3-m57n6-=，石名區(qū)用74LS138實現(xiàn)的邏輯圖如下:ABCABC106.用雙4選1的數(shù)據(jù)選擇器74LS153實現(xiàn)74LS153內(nèi)含二片雙4選1數(shù)據(jù)選擇器,由于該函數(shù)丫是三變量函數(shù),故只需用一個4選1即可,如果是4變量函數(shù),則需將二個4選1級連后才能實現(xiàn)74LS153輸出Yi的邏輯函數(shù)表達(dá)式為:匕=A］ム010+んム0”+んム。"+んんユ3三變量多數(shù)表決電路丫輸出函數(shù)為:Y=ABC+ABC+ABC+ABC令A(yù)=A|,B=A（）,C用D[0?Dm表小,則Y=~ABO+AB-C+ABC+AB\Dk）=0,Dii=C,Di2=C,D|j=l邏輯圖如下:注:實驗中1位二進(jìn)制全加器設(shè)計:用138或153如何實現(xiàn)?1位二進(jìn)制全減器呢?ー、觸發(fā)器:能儲存一位二進(jìn)制信號的單元二、各類觸發(fā)器框圖、功能表和特性方程RS：Q"+l=S+RQnSR=OJK：Q"+l=JQ"+KQ"D:。e=DT：Q"+l=70^+TQnT,S0?。"各類觸發(fā)器動作特點及波形圖畫法基本RS觸發(fā)器:Sd、Rd每ー變化對輸出均產(chǎn)生影響時鐘控制RS觸發(fā)器:在CP高電平期間R、S變化對輸出有影響主從JK觸發(fā)器：在CP=1期間,主觸發(fā)器狀態(tài)隨R、S變化。CP下降沿,從觸發(fā)器按主觸發(fā)器狀態(tài)翻轉(zhuǎn)。在CP=1期間,JK狀態(tài)應(yīng)保持不變，否則會產(chǎn)生一次狀態(tài)變化。T,觸發(fā)器:Q是CP的二分頻邊沿觸發(fā)器：觸發(fā)器的次態(tài)僅取決于CP（上升沿/下降沿）到達(dá)時輸入信號狀態(tài)。四、觸發(fā)器轉(zhuǎn)換D觸發(fā)器和JK觸發(fā)器轉(zhuǎn)換成T和r觸發(fā)器第五章時序邏輯電路知識要點ー、時序邏輯電路的組成特點：任一時刻的輸出信號不僅取決于該時刻的輸入信號，還和電路原狀態(tài)有關(guān)。時序邏輯電路由組合邏輯電路和存儲電路組成。二、同步時序邏輯電路的分析方法（按步驟解題）邏輯圖ー寫出驅(qū)動方程一寫出狀態(tài)方程一寫出輸出方程-畫出狀態(tài)轉(zhuǎn)換圖 （詳見例5-1）三、典型時序邏輯電路.移位寄存器及移位寄存器型計數(shù)器。2,用T觸發(fā)器構(gòu)成二進(jìn)制加法計數(shù)器構(gòu)成方法。Ti=QoTi=Qi-iQi-2QiQo3.集成計數(shù)器框圖及功能表的理解4位同步二進(jìn)制計數(shù)器74LS161:異步清0（低電平）,同步置數(shù),CP上升沿計數(shù),功能表4位同步十進(jìn)制計數(shù)器74LS160:同74LS161同步十六進(jìn)制加/減計數(shù)器74LS191:無清〇端,只有異步預(yù)置端，功能表雙時鐘同步十六進(jìn)制加減計數(shù)器74L