DSP課件 第2章DSP實例解說

2022/11/171第2章DSP實例解說系統(tǒng)設計的一般方法需求分析系統(tǒng)結(jié)構(gòu)選擇系統(tǒng)總體構(gòu)成軟硬件設計系統(tǒng)調(diào)試試運行交付使用2022/11/17山東大學控制學院張東亮32022/11/1742022/11/1752022/11/1762022/11/1772022/11/1782022/11/1792022/11/17102022/11/17山東大學控制學院張東亮112022/11/17122022/11/17山東大學控制學院張東亮132022/11/17142022/11/17152812DSP系統(tǒng)硬件設計2812DSP系統(tǒng)

一個典型的2812DSP應用系統(tǒng)2022/11/1716電源電路復位電路時鐘電路JTAG電路存儲器擴展電平轉(zhuǎn)換CAN接口電路RS232/485接口電路指示燈電路，A/D,D/A電路運算放大器電路、功率驅(qū)動電路鍵盤與顯示電路DSP應用系統(tǒng)基本電路2022/11/17172022/11/17山東大學控制學院張東亮18單片系統(tǒng)SingleChipSolution

F2812/2810DSP最小系統(tǒng)2022/11/1719281xDSP最小系統(tǒng)的電源、時鐘、JTAG電路2022/11/17山東大學控制學院張東亮202022/11/17211.電源電路2812DSP系統(tǒng)至少需要兩組電源供電，內(nèi)核電源VDD為1.8V(或1.9V)，片內(nèi)外設電源VDDIO為3.3V。2812DSP的Flash編程電壓VDD3VFL、ADC模擬電路電源VDDA1、VDDA2也為3.3V，有時需要獨立的模擬電源。采用TPS767D318芯片的DSP電源電路

2022/11/17222.時鐘電路2812DSP的時鐘電路有內(nèi)部振蕩器方式和外部振蕩器方式，即無源晶振和有源晶振方式。有源晶振驅(qū)動能力較強，頻率范圍很寬，在1Hz~400MHz之間。無源晶體價格便宜，但是它的驅(qū)動能力較差，一般不能提供給多個器件共享，且頻率范圍較窄，一般在10kHz~60MHz之間。2812DSP時鐘電路

2022/11/17233.復位電路2812DSP為低電平復位。通常的復位電路設計有RC電路法和專用芯片法。

RC復位電路

2022/11/17242022/11/1725MAX811復位電路

2022/11/17264.JTAG接口

對DSP的仿真調(diào)試需要通過仿真器進行，仿真器通過DSP芯片提供的掃描仿真(JTAG)引腳實現(xiàn)仿真功能。DSP仿真頭采用14根信號線，符合JTAGIEEE1149.1標準。JTAG接口2022/11/17275.存儲器擴展2812DSP片內(nèi)有4M字(Word,W)存儲器地址空間，有128K字的Flash存儲器、1K字的OTP型ROM、18K字RAM、4K字的引導(Boot)ROM。用戶程序可以燒寫入128K字的Flash存儲器，但在開發(fā)調(diào)試過程中，程序需要不斷修改，反復寫入Flash存儲器顯得不方便?？梢詫⒈徽{(diào)試的程序放入片內(nèi)18K字RAM。18K字片內(nèi)RAM包括1KW的M0、1KW的M1、4KW的L0、4KW的L1和8KW的H0。由于DSP越來越多地采用C語言編程，程序占用存儲器較大，所以往往擴展片外RAM存儲器用于程序調(diào)試。在開發(fā)階段，將程序放入RAM存儲器（稱為仿真RAM），可以方便地進行單步執(zhí)行、設置斷點及連續(xù)執(zhí)行等調(diào)試操作。2022/11/1728

外部存儲器及I/O擴展XINTFZone0/1,Zone2,Zone6/7,1M+32K。

數(shù)據(jù)線

XD0-XD15。

地址線

XA0-XA18地址譯碼：138，PAL,GAL,CPLD。

控制信號線

XRS:復位引腳。

XMP/MC:微處理器/微計算機選擇信號。

XR/W:讀/寫選擇信號。

XRD:讀使能信號。

XWE:寫使能信號。

XREADY

:準備好信號。

X1/XCLKIN

:振蕩器輸入信號。

X2:振蕩器輸出信號。2022/11/1729DSP