投射式電容觸摸屏設(shè)計(jì)

【W(wǎng)ord版本下載可任意編輯】投射式電容觸摸屏設(shè)計(jì)1工作原理

投射式電容觸摸屏是在玻璃表面用一層或多層ITO（IndiumTinOxides，透明導(dǎo)電薄膜，納米銦錫金屬氧化物，具有良好的導(dǎo)電性和透明性）制作X軸和Y軸電極矩陣，當(dāng)手指觸摸時(shí)，手指和ITO表面形成一個(gè)耦合電容，引起電流的微弱變動(dòng)，通過掃描X軸和Y軸電極矩陣，檢測(cè)觸摸點(diǎn)電容量的變化，計(jì)算出手指所在位置。

投射式電容觸摸屏可分為自電容式觸摸屏和互電容式觸摸屏。

自電容式觸摸屏的X軸和Y軸電極矩陣分別與地形成電容，當(dāng)手指觸摸電容屏，手指電容與電極電容疊加，使電極電容量增加。

檢測(cè)時(shí)，自電容式觸摸屏依次分別檢測(cè)X軸和Y軸電極矩陣，根據(jù)觸摸前后電容量的變化，分別確定X軸坐標(biāo)和Y軸坐標(biāo)，得出電容屏的觸摸點(diǎn)坐標(biāo)。

單個(gè)觸摸點(diǎn)在X軸和Y軸方向的坐標(biāo)都是的。當(dāng)有兩個(gè)觸摸點(diǎn)且這兩個(gè)觸摸點(diǎn)不在同一X軸或同一Y軸時(shí)，在X軸和Y軸形成4個(gè)坐標(biāo)，但其中只有兩個(gè)坐標(biāo)是真實(shí)的，另外兩個(gè)就是俗稱的“鬼點(diǎn)”，因此自電容式觸摸屏無法實(shí)現(xiàn)真正的多點(diǎn)觸摸。

互電容式觸摸屏的X軸和Y軸電極矩陣交叉處形成電容，即X軸和Y軸電極分別構(gòu)成了電容的兩極，當(dāng)手指觸摸電容屏，與觸摸點(diǎn)附近的兩個(gè)電極產(chǎn)生耦合電容，造成這兩個(gè)電極之間電容量的變化。

檢測(cè)時(shí)，Y軸電極矩陣分時(shí)依序發(fā)出信號(hào)，X軸電極矩陣同時(shí)接收信號(hào)，從而得到所有X軸和Y軸電極矩陣交叉點(diǎn)的電容值，根據(jù)電容量的變化，可計(jì)算出每一個(gè)觸摸點(diǎn)坐標(biāo)，目前可以支持到10個(gè)手指的觸摸。

2構(gòu)造設(shè)計(jì)

常見的投射式電容觸摸屏構(gòu)造有三種。

Glass+Glass構(gòu)造（單面ITO），層Glass稱為Lens（蓋板），第二層Glass稱為Sensor，兩層玻璃通過OCA（OpticalClearAdhesive，光學(xué)透明膠，具有良好的粘合力和透過性）粘合在一起，ITO層鍍?cè)赟ensor上表面，其中Y-Sensor通過金屬橋連通。如圖2所示。

Glass+Glass構(gòu)造（雙面ITO），與單面ITO不同的地方是，ITO層分別鍍?cè)赟ensor上/下表面。如圖3所示。

Glass+Film構(gòu)造，與其它兩種構(gòu)造不同的是，第二層采用了Film（薄膜），ITO層鍍?cè)贔ilm上，根據(jù)IC的不同和電容屏廠制造工藝的不同，可采用一層膜或多層膜構(gòu)造。如圖4所示。

表1所示為三種構(gòu)造在制程方面的比照。

表1Glass+Glass構(gòu)造（單面ITO）、Glass+Glass構(gòu)造（雙面ITO）、Glass+Film構(gòu)造的制程比照

3感應(yīng)圖形及走線設(shè)計(jì)

感應(yīng)圖形即Sensor層的ITO圖形，通常采用菱形+菱形的設(shè)計(jì)，另外根據(jù)各家IC特性，還有六邊形+菱形、雪花形等設(shè)計(jì)。常見的玻璃構(gòu)造菱形+菱形設(shè)計(jì)如圖5所示。

Sensor層的ITO走線主要有分屏走線和交叉走線兩種（如圖6所示）。Y-Sensor和圖形之間需用地線隔開，X-Sensor線和Y-Sensor之間同樣需用地線隔開。

4驅(qū)動(dòng)電路設(shè)計(jì)

圖7所示為基本的投射式電容觸摸屏驅(qū)動(dòng)電路，采用IIC串行接口。

圖7基本的投射式電容觸摸屏驅(qū)動(dòng)電路

表2投射式電容觸摸屏啟動(dòng)電路解析

5FPC設(shè)計(jì)

5.1常規(guī)設(shè)計(jì)

（1）Sensor線線寬一般為0.075mm，Sensor線線隙一般為0.075mm，過孔外徑/內(nèi)徑一般為0.4mm/0.2mm。

（2）X-Sensor線和Y-Sensor線不可重疊；如果平行，中間用GND線隔離，GND線線寬為Sensor線線寬的2倍；如無法防止交叉走線，則盡量垂直，減小交叉面積，降低寄生電容。

（3）IC外圍的元器件盡量靠近IC放置。

（4）FPC正/反面鋪網(wǎng)格狀接地銅箔，減小GND線電阻，屏蔽外部干擾。

5.2抗ESD設(shè)計(jì)

（1）在VDD引腳處增加壓敏電阻，提高抗ESD電壓。

（2）連接IC和主機(jī)的數(shù)據(jù)線鋪網(wǎng)格狀接地銅箔，保護(hù)IIC信號(hào)，防止ESD干擾串入主板。

圖9FPC設(shè)計(jì)圖

5生產(chǎn)流程

生產(chǎn)流程