基于Cadence的電路版圖繪制及驗證課件

Exp#3基于Cadence的電路版圖繪制及驗證中國科學(xué)技術(shù)大學(xué)軟件學(xué)院Exp#3基于Cadence的電路版圖繪制及驗證Contents版圖設(shè)計流程與工藝1CMOS反相器版圖設(shè)計2CMOS反相器后端仿真驗證3中國科學(xué)技術(shù)大學(xué)軟件學(xué)院Contents版圖設(shè)計流程與工藝1CMOS反相器版圖設(shè)計22芯片設(shè)計流程電路設(shè)計前端仿真版圖設(shè)計后端仿真其它中國科學(xué)技術(shù)大學(xué)軟件學(xué)院芯片設(shè)計流程電路設(shè)計前端仿真版圖設(shè)計后端仿真其它中國3版圖設(shè)計完成集成電路加工所需的各個掩模版上的圖形

中國科學(xué)技術(shù)大學(xué)軟件學(xué)院版圖設(shè)計完成集成電路加工所需的各個掩模版上的圖形中國科學(xué)技術(shù)4設(shè)計規(guī)則：設(shè)計者和工藝工程師之間的接口中國科學(xué)技術(shù)大學(xué)軟件學(xué)院設(shè)計規(guī)則：設(shè)計者和工藝工程師之間的接口中國科學(xué)技術(shù)大學(xué)軟件學(xué)5基于Cadence的版圖設(shè)計工具：VirtuosoLayoutEditor設(shè)計規(guī)則檢查DRC版圖原理圖一致性檢查LVS從版圖中提取電路網(wǎng)表，然后將這個網(wǎng)表同電路原理圖進行比較版圖寄生參數(shù)提取LPE提取出包含寄生參數(shù)的spice網(wǎng)表，用于帶有寄生參數(shù)的后仿真中國科學(xué)技術(shù)大學(xué)軟件學(xué)院基于Cadence的版圖設(shè)計工具：VirtuosoLayo6CSMC雙硅三鋁混合信號工藝TB：tub，n阱，作為pmos器件襯底TO：ThinOxide，有源區(qū)，作為mos的源漏區(qū)GT：gate，多晶硅1，作為mos柵極SP：P＋注入?yún)^(qū)SN：N＋注入?yún)^(qū)W1：接觸孔，金屬1到多晶硅和有源區(qū)的接觸孔A1：鋁1，第一層金屬W2：通孔1，金屬1和金屬2的接觸孔A2：鋁2，第二層金屬W3：通孔2，金屬2和金屬3的接觸孔CP：bondpad，pad開孔IM：第二層多晶硅電阻阻擋層PC：polyCap，用作多晶硅電容上極板和多晶硅電阻的第二層多晶硅PT：ptub，p阱，作為nmos器件襯底中國科學(xué)技術(shù)大學(xué)軟件學(xué)院CSMC雙硅三鋁混合信號工藝TB：tub，n阱，作為pmos7CSMC05MS工藝庫文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院CSMC05MS工藝庫文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院8CMOS反相器版圖設(shè)計與驗證中國科學(xué)技術(shù)大學(xué)軟件學(xué)院CMOS反相器版圖設(shè)計與驗證中國科學(xué)技術(shù)大學(xué)軟件學(xué)院9中國科學(xué)技術(shù)大學(xué)軟件學(xué)院中國科學(xué)技術(shù)大學(xué)軟件學(xué)院10版圖繪制中國科學(xué)技術(shù)大學(xué)軟件學(xué)院版圖繪制中國科學(xué)技術(shù)大學(xué)軟件學(xué)院11設(shè)計規(guī)則驗證DRC中國科學(xué)技術(shù)大學(xué)軟件學(xué)院設(shè)計規(guī)則驗證DRC中國科學(xué)技術(shù)大學(xué)軟件學(xué)院12指定輸入輸出文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院指定輸入輸出文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院13查看DRC結(jié)果并調(diào)整Layout中國科學(xué)技術(shù)大學(xué)軟件學(xué)院查看DRC結(jié)果并調(diào)整Layout中國科學(xué)技術(shù)大學(xué)軟件學(xué)院14一致性驗證LVSDRCProject下創(chuàng)建DRC、LVS、PEX用于版圖設(shè)計不同環(huán)節(jié)，文件歸類存儲中國科學(xué)技術(shù)大學(xué)軟件學(xué)院一致性驗證LVSDRCProject下創(chuàng)建DRC、LVS、P15一致性比對文件指定中國科學(xué)技術(shù)大學(xué)軟件學(xué)院一致性比對文件指定中國科學(xué)技術(shù)大學(xué)軟件學(xué)院16等待并查看LVS驗證結(jié)果Net描述中國科學(xué)技術(shù)大學(xué)軟件學(xué)院等待并查看LVS驗證結(jié)果Net描述中國科學(xué)技術(shù)大學(xué)軟件學(xué)院17參數(shù)提取PEX中國科學(xué)技術(shù)大學(xué)軟件學(xué)院參數(shù)提取PEX中國科學(xué)技術(shù)大學(xué)軟件學(xué)院18指定輸出文件格式中國科學(xué)技術(shù)大學(xué)軟件學(xué)院指定輸出文件格式中國科學(xué)技術(shù)大學(xué)軟件學(xué)院19Map與輸出布局設(shè)定中國科學(xué)技術(shù)大學(xué)軟件學(xué)院Map與輸出布局設(shè)定中國科學(xué)技術(shù)大學(xué)軟件學(xué)院20指定提取參數(shù)與原理圖中模型映射關(guān)系中國科學(xué)技術(shù)大學(xué)軟件學(xué)院指定提取參數(shù)與原理圖中模型映射關(guān)系中國科學(xué)技術(shù)大學(xué)軟件學(xué)院21生成后仿電路config圖源文件目標(biāo)文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院生成后仿電路config圖源文件目標(biāo)文件中國科學(xué)技術(shù)大學(xué)軟件22(1)指定新文件類型中國科學(xué)技術(shù)大學(xué)軟件學(xué)院(1)指定新文件類型中國科學(xué)技術(shù)大學(xué)軟件學(xué)院23(2)獲取源文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院(2)獲取源文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院24(3)生成config圖中國科學(xué)技術(shù)大學(xué)軟件學(xué)院(3)生成config圖中國科學(xué)技術(shù)大學(xué)軟件學(xué)院25運行后端仿真中國科學(xué)技術(shù)大學(xué)軟件學(xué)院運行后端仿真中國科學(xué)技術(shù)大學(xué)軟件學(xué)院26實驗報告完成CMOS版圖設(shè)計，DRC檢查無誤完成LVS檢查，獲得正確結(jié)果完成PEX，生成寄生參數(shù)圖完成后仿電路中CMOS反相器的DC、Trans仿真，記錄結(jié)果，并與實驗一比對，提交至教輔系統(tǒng)，截止時間4月15日24:00中國科學(xué)技術(shù)大學(xué)軟件學(xué)院實驗報告完成CMOS版圖設(shè)計，DRC檢查無誤中國科學(xué)技術(shù)大學(xué)27ThankYou!ThankYou!Exp#3基于Cadence的電路版圖繪制及驗證中國科學(xué)技術(shù)大學(xué)軟件學(xué)院Exp#3基于Cadence的電路版圖繪制及驗證Contents版圖設(shè)計流程與工藝1CMOS反相器版圖設(shè)計2CMOS反相器后端仿真驗證3中國科學(xué)技術(shù)大學(xué)軟件學(xué)院Contents版圖設(shè)計流程與工藝1CMOS反相器版圖設(shè)計230芯片設(shè)計流程電路設(shè)計前端仿真版圖設(shè)計后端仿真其它中國科學(xué)技術(shù)大學(xué)軟件學(xué)院芯片設(shè)計流程電路設(shè)計前端仿真版圖設(shè)計后端仿真其它中國31版圖設(shè)計完成集成電路加工所需的各個掩模版上的圖形

中國科學(xué)技術(shù)大學(xué)軟件學(xué)院版圖設(shè)計完成集成電路加工所需的各個掩模版上的圖形中國科學(xué)技術(shù)32設(shè)計規(guī)則：設(shè)計者和工藝工程師之間的接口中國科學(xué)技術(shù)大學(xué)軟件學(xué)院設(shè)計規(guī)則：設(shè)計者和工藝工程師之間的接口中國科學(xué)技術(shù)大學(xué)軟件學(xué)33基于Cadence的版圖設(shè)計工具：VirtuosoLayoutEditor設(shè)計規(guī)則檢查DRC版圖原理圖一致性檢查LVS從版圖中提取電路網(wǎng)表，然后將這個網(wǎng)表同電路原理圖進行比較版圖寄生參數(shù)提取LPE提取出包含寄生參數(shù)的spice網(wǎng)表，用于帶有寄生參數(shù)的后仿真中國科學(xué)技術(shù)大學(xué)軟件學(xué)院基于Cadence的版圖設(shè)計工具：VirtuosoLayo34CSMC雙硅三鋁混合信號工藝TB：tub，n阱，作為pmos器件襯底TO：ThinOxide，有源區(qū)，作為mos的源漏區(qū)GT：gate，多晶硅1，作為mos柵極SP：P＋注入?yún)^(qū)SN：N＋注入?yún)^(qū)W1：接觸孔，金屬1到多晶硅和有源區(qū)的接觸孔A1：鋁1，第一層金屬W2：通孔1，金屬1和金屬2的接觸孔A2：鋁2，第二層金屬W3：通孔2，金屬2和金屬3的接觸孔CP：bondpad，pad開孔IM：第二層多晶硅電阻阻擋層PC：polyCap，用作多晶硅電容上極板和多晶硅電阻的第二層多晶硅PT：ptub，p阱，作為nmos器件襯底中國科學(xué)技術(shù)大學(xué)軟件學(xué)院CSMC雙硅三鋁混合信號工藝TB：tub，n阱，作為pmos35CSMC05MS工藝庫文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院CSMC05MS工藝庫文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院36CMOS反相器版圖設(shè)計與驗證中國科學(xué)技術(shù)大學(xué)軟件學(xué)院CMOS反相器版圖設(shè)計與驗證中國科學(xué)技術(shù)大學(xué)軟件學(xué)院37中國科學(xué)技術(shù)大學(xué)軟件學(xué)院中國科學(xué)技術(shù)大學(xué)軟件學(xué)院38版圖繪制中國科學(xué)技術(shù)大學(xué)軟件學(xué)院版圖繪制中國科學(xué)技術(shù)大學(xué)軟件學(xué)院39設(shè)計規(guī)則驗證DRC中國科學(xué)技術(shù)大學(xué)軟件學(xué)院設(shè)計規(guī)則驗證DRC中國科學(xué)技術(shù)大學(xué)軟件學(xué)院40指定輸入輸出文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院指定輸入輸出文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院41查看DRC結(jié)果并調(diào)整Layout中國科學(xué)技術(shù)大學(xué)軟件學(xué)院查看DRC結(jié)果并調(diào)整Layout中國科學(xué)技術(shù)大學(xué)軟件學(xué)院42一致性驗證LVSDRCProject下創(chuàng)建DRC、LVS、PEX用于版圖設(shè)計不同環(huán)節(jié)，文件歸類存儲中國科學(xué)技術(shù)大學(xué)軟件學(xué)院一致性驗證LVSDRCProject下創(chuàng)建DRC、LVS、P43一致性比對文件指定中國科學(xué)技術(shù)大學(xué)軟件學(xué)院一致性比對文件指定中國科學(xué)技術(shù)大學(xué)軟件學(xué)院44等待并查看LVS驗證結(jié)果Net描述中國科學(xué)技術(shù)大學(xué)軟件學(xué)院等待并查看LVS驗證結(jié)果Net描述中國科學(xué)技術(shù)大學(xué)軟件學(xué)院45參數(shù)提取PEX中國科學(xué)技術(shù)大學(xué)軟件學(xué)院參數(shù)提取PEX中國科學(xué)技術(shù)大學(xué)軟件學(xué)院46指定輸出文件格式中國科學(xué)技術(shù)大學(xué)軟件學(xué)院指定輸出文件格式中國科學(xué)技術(shù)大學(xué)軟件學(xué)院47Map與輸出布局設(shè)定中國科學(xué)技術(shù)大學(xué)軟件學(xué)院Map與輸出布局設(shè)定中國科學(xué)技術(shù)大學(xué)軟件學(xué)院48指定提取參數(shù)與原理圖中模型映射關(guān)系中國科學(xué)技術(shù)大學(xué)軟件學(xué)院指定提取參數(shù)與原理圖中模型映射關(guān)系中國科學(xué)技術(shù)大學(xué)軟件學(xué)院49生成后仿電路config圖源文件目標(biāo)文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院生成后仿電路config圖源文件目標(biāo)文件中國科學(xué)技術(shù)大學(xué)軟件50(1)指定新文件類型中國科學(xué)技術(shù)大學(xué)軟件學(xué)院(1)指定新文件類型中國科學(xué)技術(shù)大學(xué)軟件學(xué)院51(2)獲取源文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院(2)獲取源文件中國科學(xué)技術(shù)大學(xué)軟件學(xué)院52(3)生成config圖中國科學(xué)技術(shù)大學(xué)軟件學(xué)院(3)生成config圖中國科學(xué)技術(shù)大學(xué)軟件學(xué)院53運行后端仿真中國科學(xué)技術(shù)大學(xué)軟件學(xué)院運行后端仿真中國科學(xué)技術(shù)大學(xué)軟件學(xué)院54實驗報告完成CMOS版