VLSI系統(tǒng)導(dǎo)論:第十章 設(shè)計系統(tǒng)_第1頁
VLSI系統(tǒng)導(dǎo)論:第十章 設(shè)計系統(tǒng)_第2頁
VLSI系統(tǒng)導(dǎo)論:第十章 設(shè)計系統(tǒng)_第3頁
VLSI系統(tǒng)導(dǎo)論:第十章 設(shè)計系統(tǒng)_第4頁
VLSI系統(tǒng)導(dǎo)論:第十章 設(shè)計系統(tǒng)_第5頁
已閱讀5頁,還剩22頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

第十章設(shè)計系統(tǒng)設(shè)計系統(tǒng)的組織設(shè)計流程與軟件的應(yīng)用1VLSI系統(tǒng)設(shè)計VLSI系統(tǒng)設(shè)計通常包括了兩個主要的設(shè)計層次:系統(tǒng)的硬件結(jié)構(gòu)設(shè)計和系統(tǒng)的版圖設(shè)計。系統(tǒng)的硬件結(jié)構(gòu)設(shè)計的目標是邏輯和電路,設(shè)計的結(jié)果是硬件邏輯、電路結(jié)構(gòu)。系統(tǒng)設(shè)計通常從行為描述開始,到門級硬件結(jié)構(gòu)結(jié)束。這個過程又被稱為邏輯設(shè)計。系統(tǒng)的版圖設(shè)計是針對具體的硬件結(jié)構(gòu),將硬件結(jié)構(gòu)轉(zhuǎn)換為兩維平面上的幾何圖形的設(shè)計過程。這個過程又被稱為物理設(shè)計。2EDAdesignflow3VLSI設(shè)計系統(tǒng)設(shè)計系統(tǒng)是VLSI的設(shè)計工具,它為設(shè)計優(yōu)秀的VLSI系統(tǒng)提供了強有力的設(shè)計手段。離開了設(shè)計系統(tǒng),VLSI系統(tǒng)設(shè)計不可能實現(xiàn)。設(shè)計系統(tǒng)除了提供硬件結(jié)構(gòu)設(shè)計和版圖設(shè)計的工具外,還提供了仿真和檢查工具,以及其它輔助工具。4設(shè)計系統(tǒng)的組織

管理和支持軟件模塊數(shù)據(jù)庫應(yīng)用軟件5管理和支持軟件模塊管理和支持軟件模塊是一個“主程序”,它負責(zé)組織各軟件的運行,管理數(shù)據(jù)庫,協(xié)調(diào)軟件與軟件、軟件與數(shù)據(jù)庫的數(shù)據(jù)傳輸與交換,它甚至還要負責(zé)新軟件、新數(shù)據(jù)庫的添加、管理與協(xié)調(diào)??傊且粋€軟件與數(shù)據(jù)庫的組織者與管理者。6數(shù)據(jù)庫數(shù)據(jù)庫是一切設(shè)計的基礎(chǔ),沒有它,各軟件就失去了操作的對象,設(shè)計也就無從談起。數(shù)據(jù)庫包括兩個主要部分:基本數(shù)據(jù)庫和新建數(shù)據(jù)庫。基本數(shù)據(jù)庫通常是隨設(shè)計系統(tǒng)一起引入的,某些基本數(shù)據(jù)庫的內(nèi)容可以修改,例如描述工藝規(guī)則參數(shù)的數(shù)據(jù)庫。新建數(shù)據(jù)庫則是由使用者根據(jù)設(shè)計需要添加的數(shù)據(jù)庫,它不斷被積累擴充,它是基本數(shù)據(jù)庫的一種擴展。7數(shù)據(jù)庫邏輯單元庫邏輯單元庫的內(nèi)容是各種邏輯單元的行為、符號,內(nèi)部連接與外部端口的描述,是邏輯描述的基礎(chǔ)。當(dāng)我們設(shè)計了新的邏輯單元模塊,并將它作為進一步設(shè)計的基本模塊時,我們就對邏輯單元庫進行了擴展。8數(shù)據(jù)庫2.工藝文件庫工藝文件庫通常包括了兩方面的內(nèi)容:幾何設(shè)計規(guī)則和電學(xué)設(shè)計規(guī)則。任何VLSI系統(tǒng)的最終實現(xiàn)都必須經(jīng)過工藝過程。在設(shè)計中,幾何設(shè)計規(guī)則是版圖設(shè)計與檢查的依據(jù),電學(xué)規(guī)則則是仿真分析的依據(jù)。在設(shè)計中,人們往往忽視了工藝數(shù)據(jù)庫的作用,因為我們常?!翱床坏健惫に噷υO(shè)計的影響。實際上,工藝數(shù)據(jù)庫的內(nèi)容和加工工藝是否一致,將直接影響到我們的仿真結(jié)果的真實性,影響到設(shè)計是否能在工藝線上實現(xiàn)的問題。9數(shù)據(jù)庫3.標準單元庫和積木單元庫是可選庫,如果采用標準單元實現(xiàn)設(shè)計則必須具備標準單元庫。標準單元庫通常有兩種類型:框加庫和完備庫??蚣訋熘幻枋隽藰藴蕟卧耐負浣Y(jié)構(gòu),即外框描述,并不具備具體的標準單元版圖內(nèi)容。版圖設(shè)計進行到布局、布線結(jié)束,最后的版圖由提供標準單元的廠家生成。完備庫則包含了具體的標準單元版圖,這些版圖以CIF、GDSII等格式描述。標準單元庫的來源有二:自建和選購。所謂自建就是由設(shè)計者針對某條工藝線的具體設(shè)計規(guī)則設(shè)計單元庫的版圖并驗證,選購則是選定具體的廠家的具體工藝線,購買該工藝線對應(yīng)的標準單元庫。積木單元庫的情況與標準單元庫的情況相同。10StandardCell11數(shù)據(jù)庫4.輸入輸出(I/O)單元庫這是一個基本庫,它的庫單元通常是標準單元形式,但它是獨立于標準單元庫而存在的。這是因為即使沒有標準單元庫,輸入輸出單元庫也必須存在。同樣的,隨著設(shè)計系統(tǒng)的使用,輸入輸出單元庫也會不斷地得到擴充。12倒相輸出I/OPAD13應(yīng)用軟件

1.邏輯設(shè)計類軟件邏輯設(shè)計入口主要有兩種:從行為級或寄存器傳輸級進入設(shè)計;從原始邏輯進入設(shè)計。前者是從待設(shè)計系統(tǒng)的行為或信號的傳輸形式(數(shù)據(jù)流、控制流)開始設(shè)計,采用邏輯綜合軟件實現(xiàn)門級邏輯結(jié)構(gòu)。系統(tǒng)的行為和信號的傳輸形式的描述采用HDL,根據(jù)設(shè)計要求或已有的設(shè)計基礎(chǔ),系統(tǒng)中的一部分描述也可以采用結(jié)構(gòu)描述。即HDL的三種描述形式(行為、信號傳輸和結(jié)構(gòu)描述)都可以作為邏輯綜合的輸入信息描述。從原始邏輯進入設(shè)計也是一種最常見的設(shè)計入口形式。所謂原始邏輯是指已有的邏輯結(jié)構(gòu),它通常是由中小規(guī)模集成電路“搭制”的分立系統(tǒng),或以往綜合(或設(shè)計)得到的一些有用的模塊,用它作為系統(tǒng)設(shè)計的藍本,根據(jù)集成系統(tǒng)的特點進行邏輯再設(shè)計。邏輯輸入接口軟件采用人機交互圖形方式將邏輯輸入系統(tǒng)。實際上,以上兩種設(shè)計入口并不是絕對分離的,經(jīng)常是結(jié)合了兩種方法實現(xiàn)設(shè)計。因為有時我們已具有了一些性能優(yōu)越的功能模塊,將這些模塊和其它的邏輯綜合的結(jié)果一起再進行綜合,得到系統(tǒng)的邏輯結(jié)構(gòu)。14應(yīng)用軟件2.仿真工具類軟件仿真工具類軟件主要有三類:邏輯模擬器,電路模擬器和時域分析器。邏輯模擬器對所設(shè)計的邏輯進行分析,模擬其在實際工作時的行為和狀態(tài),用以驗證設(shè)計的正確性和檢查系統(tǒng)性能的優(yōu)劣。邏輯模擬通常分為前模擬和后模擬,所謂前模擬是對初步完成的設(shè)計進行分析,后模擬則是對已完成了版圖設(shè)計的系統(tǒng)進行再模擬的過程,通過對加入了版圖分布參數(shù)的系統(tǒng)的再模擬,分析實際的集成系統(tǒng)的功能和性能。電路模擬軟件則是對電路細節(jié)進行分析的一個有用的工具。借助電路模擬軟件我們可以掌握電路對信號響應(yīng)的詳細過程。對于含有模擬單元的VLSI系統(tǒng),模擬單元的特性分析必須應(yīng)用電路模擬軟件。對于數(shù)字系統(tǒng),電路模擬軟件將幫助我們分析關(guān)鍵電路單元,優(yōu)化系統(tǒng)的性能。當(dāng)我們需要了解信號在系統(tǒng)中傳輸中各節(jié)點的時間關(guān)系時,可以采用時域分析軟件。時域分析軟件檢查設(shè)計的延遲特性,可以用于定位具有延遲問題的信號通道。15應(yīng)用軟件3.版圖設(shè)計類軟件在設(shè)計系統(tǒng)中的版圖設(shè)計有三種主要的方法:采用全自動的版圖生成方法,采用計算機輔助版圖設(shè)計方法,采用人工版圖設(shè)計方法。對應(yīng)了三個主要的版圖設(shè)計軟件:版圖自動生成軟件,輔助版圖設(shè)計軟件和版圖編輯軟件。任何版圖的設(shè)計都必須遵循設(shè)計規(guī)則的規(guī)定。16應(yīng)用軟件版圖設(shè)計類軟件--版圖自動生成技術(shù)根據(jù)系統(tǒng)邏輯直接由自動設(shè)計軟件產(chǎn)生與系統(tǒng)和工藝對應(yīng)的版圖,幾乎不需要設(shè)計者介入,整個的版圖設(shè)計過程是全自動的。版圖自動生成軟件一旦被啟動,它就會根據(jù)原始輸入(如邏輯、格式要求等)自動地完成相關(guān)版圖的生成。每一個版圖自動生成軟件都將對應(yīng)一種格式的版圖,如門陣列格式、標準單元格式等。版圖的布局布線完全自動進行,同時,也允許用戶進行控制以設(shè)計復(fù)雜的電路。有的軟件能夠自動地插入時鐘緩沖器,解決在芯片上時鐘的不對稱性?;蛘咴试S用戶對系統(tǒng)提出節(jié)點要求以滿足性能要求。版圖自動生成軟件的設(shè)計依據(jù)除了軟件自身算法外,外部所提供的設(shè)計依據(jù)是用戶要求信息、幾何設(shè)計規(guī)則和電學(xué)設(shè)計規(guī)則,這里電學(xué)設(shè)計規(guī)則提供了器件的驅(qū)動能力參數(shù),以便于軟件分析是否需要插入驅(qū)動單元。17應(yīng)用軟件版圖設(shè)計類軟件--計算機輔助版圖設(shè)計技術(shù)較高的自動化程度,主要設(shè)計過程由軟件完成,但使設(shè)計者具有更多的干預(yù)入口。整個版圖設(shè)計過程大致分為四個主要的步驟:全局布局,全局布線,詳細布局和最終布線。對于每一步,設(shè)計者都可以提出具體的要求或?qū)υO(shè)計提出修改。全局布局采用先進的布局算法對單元進行自動布局。全局布局的目標是在滿足時延要求的情況下,使布線密度和芯片面積最小。全局布線器分析設(shè)計的連接度和布線資源,對每個線網(wǎng)建立布線拓撲。全局布線器可以自動運行而不需要人工介入,但同時用戶也可以通過附加的設(shè)計要求控制布線。交互式預(yù)全局布線軟件允許用戶指定總線、電源、時鐘和其他關(guān)鍵信號。詳細布局是對原布局進行優(yōu)化,這個過程通常是通過大量的迭代計算完成。最終布線由通道布線器完成,先進的布線算法使得布線可以繞過積木塊和可變高度標準單元進行。18應(yīng)用軟件版圖設(shè)計類軟件--版圖編輯技術(shù)版圖編輯軟件不是簡單的畫圖工具,它支持多種操作,如建立單元、調(diào)用單元、單元操作等。版圖編輯軟件通常都支持層次化的設(shè)計。有的版圖編輯軟件除了支持幾何版圖編輯,還支持參數(shù)化的單元?;镜膸缀伟鎴D編輯是對幾何圖形的操作。版圖編輯軟件設(shè)置了一些基元,如矩形、多邊形、圓等。所謂畫圖就是在計算機上直接繪制幾何圖形,所謂編輯就是對圖形進行操作,如圖形的拉伸、放大、縮小、切割,圖形的平移、對稱、旋轉(zhuǎn),圖形的邏輯運算(與、或、非、異或),圖形的刪除與復(fù)制。將一些已建立的圖形作為單元,可以在設(shè)計中進行調(diào)用和操作,實現(xiàn)層次化的設(shè)計。版圖編輯對設(shè)計者提出了比較高的要求,設(shè)計者必須具有相關(guān)的版圖設(shè)計知識和經(jīng)驗,對版圖有比較全面和較深刻的理解。同時還要求設(shè)計者具有相當(dāng)?shù)钠骷?、工藝與電路基礎(chǔ)。較之前兩種設(shè)計技術(shù),采用版圖編輯軟件進行VLSI系統(tǒng)設(shè)計可以獲得性價比較高的集成系統(tǒng)。19應(yīng)用軟件4.校驗檢查類軟件在電路設(shè)計完成后,可以采用校驗檢查軟件對版圖進行檢查。這類軟件大致有四種:幾何設(shè)計規(guī)則檢查軟件,電學(xué)設(shè)計規(guī)則檢查軟件,版圖與電路圖一致性檢查軟件和分布參數(shù)提取軟件。20應(yīng)用軟件校驗檢查類軟件--幾何設(shè)計規(guī)則檢查(DesignRuleCheck,DRC)幾何設(shè)計規(guī)則檢查是檢查版圖中各掩膜(MASK)相關(guān)層上圖形的各種尺寸,保證無一違反設(shè)計規(guī)則。幾何設(shè)計規(guī)則檢查對通過版圖編輯所得到的設(shè)計特別重要,因為在版圖編輯的過程中很難避免設(shè)計錯誤。幾何設(shè)計規(guī)則檢查通過比對工藝文件中的幾何設(shè)計規(guī)則,查出版圖上的錯誤并提示設(shè)計者進行修改。21應(yīng)用軟件校驗檢查類軟件--電學(xué)設(shè)計規(guī)則檢查(ElectricalRuleCheck,ERC)電學(xué)設(shè)計規(guī)則檢查用于檢查由版圖所形成的電路是否存在違反一般電學(xué)規(guī)則的錯誤。常見的一般性錯誤包括:開路錯誤。短路錯誤。接觸孔浮空。特定層上圖形連接錯誤,如P型襯底未接地。器件電極連接錯誤,如PMOS襯底未接電源。器件端口連接數(shù)錯誤,如漏接或短接。器件扇出錯誤。22應(yīng)用軟件校驗檢查類軟件--版圖與電路圖一致性檢查(Layoutvs.Schematic,LVS)一致性檢查是把從版圖所提取的電路網(wǎng)表與原設(shè)計的電路網(wǎng)表進行比對,檢查兩者在結(jié)構(gòu)上是否一致。需要指出的是一致性檢查所查出的錯誤有時并不是錯誤。例如,為保證驅(qū)動能力,在版圖設(shè)計時添加了驅(qū)動單元或進行了驅(qū)動分組,導(dǎo)致版圖提取的邏輯電路與原設(shè)計出現(xiàn)偏差,一致性檢查時將它們也標識成錯誤。針對這種情況,一些一致性檢查軟件已能夠識別這種差異而不將其作為錯誤。23應(yīng)用軟件校驗檢查類軟件--分布參數(shù)提取(LayoutParameterExtraction,LPE)所謂分布參數(shù)主要是指實際電路所存在的寄生電阻和寄生電容,它們是分布在整個芯片上的,對各個節(jié)點而言它們通常很小。但隨著器件尺寸的縮小和器件延遲特性的優(yōu)化,這些分布參數(shù)將不能被忽略。當(dāng)版圖設(shè)計完成后,相應(yīng)的分布參數(shù)也就可以算出。分布參數(shù)提取軟件就是用于實現(xiàn)對版圖分布參數(shù)的提取,通常將這些分布參數(shù)折算到各個相關(guān)節(jié)點。當(dāng)版圖設(shè)計完成后所進行的所謂“后模擬”就是將這些分布參數(shù)引入到電路中,對引入了分布參數(shù)的實際的電路進行模擬(仿真)。24舉例:LPEOutput25應(yīng)用軟件5.其它應(yīng)用軟件大致包括:測試分析和測試生成軟件,版圖相關(guān)數(shù)據(jù)庫維護和更新軟件,以及數(shù)據(jù)轉(zhuǎn)換軟件。測試分析和測試生成軟件是兩種比較重要的軟件。測試分析軟件將對VLSI系統(tǒng)進行可測試性分析,提出各相關(guān)節(jié)點的測試難度。測試生成軟件則是對設(shè)計的結(jié)構(gòu)產(chǎn)生測試矢量,用于將來的測試。版圖相關(guān)數(shù)據(jù)庫的維護和更新類軟件主要實現(xiàn)單元版圖庫的管理和更新。隨著工藝技術(shù)水平的不斷提高,工藝的特征尺寸不斷縮小,不斷地有新的設(shè)計規(guī)則產(chǎn)生。當(dāng)引入了新的設(shè)計規(guī)則后,原有的單元版圖數(shù)據(jù)庫就不再適用,必須更新。但重新建一套新的單元版圖,其工作量非常龐大。單元版圖的更新(再生)軟件提供了單元版圖的再生方法,它對老的單元版圖進行處理,根據(jù)新的設(shè)計規(guī)則產(chǎn)生新的單元版圖。數(shù)據(jù)轉(zhuǎn)換軟件的工作是將不同格式的數(shù)據(jù)根據(jù)需要進行轉(zhuǎn)換。例如,描述版圖的數(shù)據(jù)格式并不能被直接用于掩膜版的制作,必須

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論