第二章運算方法和運算器之二共三

定點加[X]補+[Y]補=[X+Y]補（小數(shù)MOD2，n位整數(shù)MOD2n）二、例：X=0.1011，Y0.0101求[Y]補1

[X+Y]補

2.2[X]補–[Y]補=[X]補+[-Y]補，即化減為二、例：X=+0.1101，Y=+0.0110求X-[X]補1+[-Y]補1

[X-Y]補∴X-2.2 2.20- 2.2V=Af#·Bf#·SfAf·Bf·Sf#2.2

+ 00，112.2

+11.XXXX 2-2 P.69第52-3 P.69第62.2——兩個一位二

A、BS： 缺陷

2.2ABSC0000011010101101

2.2

Si=Ai十Bi十第iCi，Ci+1，Si：-

2.20000000110010100110110010101011100111111&&&&或或&&&&&&&Bi

2.2與非T與非T邏輯符或非TT異或同或邏輯所給兩種FA電路的時間延遲

2.2&&&或或&&&或或&&&&&&&Bi

2.2或或&&&&&&&Bi或或&&&&&&&Bi&&&

2.2（一）加法器的類型及并行加法器式加法器三種

N個2.2 Ci+1=AiBi+（Ai十Bi）Ci[Ci+1=AiBi+2.2Ci+1AiBi+（Ai十第一部分是第二部分是（Ai十

2.2將Ci+1=Gi+PiCi依次按2，···，n-1代入Ci+1=Gi+PiCi

十 -

2.22.22.24基本的二進制加/溢出VSn- Sn- CFAC

Cn-

C C Bn- An- Bn-2An- ··

0： 2.2

該電路時間延遲的分析（計算&&&&

& &

3T不考慮溢出判

FA1

FA Bn- An- Bn-2An-

·· 2.2V異 Sn- Sn- CFAC

Cn-

CCC CCC ··

A1n- n- 2.2 P.36圖

2.2

…Cn-1

X0例即

2.210001010110010010001

1100011100010001

Ci+1’

Ci+1

00000001001000000001001001┇91┇01┇101100001001000010001100101001110100111 01011000010110100011011110010110001001111001

2.2

…Cn-1

X0 2.2Ci+1’+Si3’Si2’+Si3’Si1’=1時,需要進行+6校正且有 與或與或與

0

十進進C0進Xi3 Xi2 Xi1Yi1Xi0 2.22.2.6（補充）并行加法器進位結(jié)構(gòu)的進Ci+1=AiBi+（Ai十

- A3

A2

A1

A0

由上式得并行進位線路如下（n=4）

&&&&&&&&&&&或或或或111& P1

Ai4位并行加法器

異或1&1或&或&

異或1或1&

異或1或1&

&&Ai P1

Ai先行進位寫做CLA（CarryLook（組內(nèi)各位一般都是并行的串接得到單級先行進位的16位加法器 S7S6S5 S3S

A15￣A12 A Ai、Bi→Pi、Gi；C0C4→C8 S7S6S5 S3S

A15￣A12 A 4位并行進位線

TT&&&&TT&&&&&或或或或111&T

&Ai& P1

Ai組內(nèi)先行、組間行波進位的16位進位形成過

●●●97

●● C2 C6 C10C11C12C13C14C15C16 此次分析的是各組的“C0”

C4=G0+P0 * *C8=G1+P1G0+P1P0

* ** * C12=G2*+P2G1+P2P1G0+P2P1P0 * ** * *C16=G3+P3G2+P3P2G1+P3P2P1G0 **P3P2P1P0

將此線路稱為組間先行進位（BlockCarryLookAhead）

&&&&&或或或或111& P3*G2*P2*G&&&&&或或或或111&

&&&&&&&&&&&或或或或111& P1

Ai將產(chǎn)生C4的邏輯改為產(chǎn)生P*、

的邏輯—與C0 &111&&111&&或&或&&&或或Ai&或&或&&&或或 P1

Ai能產(chǎn)生Gi*和Pi*的進位線

&&&&&&&&&&&&或或或或11111 P1

AiC15

& 1 1 1&111或或或或&或&或&&&&或&或&&& P3*G2*P2*G1*P1*G0*

G3*

G2*

G1*

G0*

8

4

0 8

48 （五、兩級先行進位

由上述邏輯式得到同時生成C4、C8、C12和的組間進位線路采用兩級先行進位的加t97

C2 C4 C7 C9C10C11C12