集成電路工藝原理試卷A

集成電路工藝原理試卷A集成電路工藝原理試卷A集成電路工藝原理試卷A資料僅供參考文件編號：2022年4月集成電路工藝原理試卷A版本號：A修改號：1頁次：1.0審核：批準:發(fā)布日期：電子科技大學2012-2013學年第二學期期末考試A卷課程名稱：集成電路工藝考試形式：閉卷考試日期：2013年05月13日考試時長：120分鐘課程成績構(gòu)成：平時30%，期中%，實驗%，期末70%本試卷試題由4部分構(gòu)成，共6頁。題號一二三四合計得分得分得分一、填空題（共12分，共6題，每題2分）1、集成電路是把電阻、電容、二極管、晶體管等多個元器件制作在上，并具有的電路。2、集成電路的發(fā)展趨勢：芯片性能不斷提高；芯片可靠性；芯片成本。3、在硅的熱氧化中，三種氧化方式的氧化速率不同，其中干氧氧化速率濕氧氧化速率；水汽氧化速率濕氧氧化速率。4、在半導體硅中，摻入化學元素B雜質(zhì)形成型半導體，摻入化學元素P形成型半導體。5、LPCVD的意思是，Poly-Si的意思是。6、STI的意思是，F(xiàn)OX的意思是。得分得分二、簡答題（共56分）1、請描述硅的熱氧化；并回答硅熱氧化的工藝目的。（8分）2、請回答離子注入的概念。（8分）3、請回答光刻的概念及光刻膠的用途。（8分）4、請寫出干法刻蝕過程（8個步驟）。（8分）5、請回答PECVD的概念，并寫出PECVDSiO2的化學反應(yīng)式及沉積溫度（注：使用硅烷SiH4）。（8分）6、請回答濺射的概念及濺射的優(yōu)點。（8分）7、請描述“早期基本的μmCMOS集成電路工藝技術(shù)”中NMOS管之間的LOCOS隔離原理。（8分）得分得分三、計算題（共14分）1、已知某臺分步重復(fù)式光刻機的紫外光源的波長為365nm、其光學系統(tǒng)的數(shù)值孔徑為、工藝因子為，試計算該設(shè)備光刻的最小線寬。（7分）2、在P型〈100〉襯底硅片上，進行磷離子注入，形成N-WELL。已知襯底摻雜濃度為×1014cm-3，注入能量：180KEV（RP≈7700?、△RP≈1200?）注入劑量：×1013cm-2，試計算磷離子注入分布的最大摻雜濃度Nmax和注入結(jié)深。（注：［2ln5000］1/2≈4）（7分）得分得分四、畫圖題（共18分）在“早期基本的μmCMOS集成電路工藝技術(shù)”中，有7大工藝步驟：1）雙阱工藝；2）LOCOS隔離工藝；3）多晶硅柵結(jié)構(gòu)工藝；4）源/漏（S/D）注入工藝；5）金屬互連的形成；6）制作壓點及合金；7）參數(shù)測試。請寫出其中的多晶硅柵結(jié)構(gòu)工藝和源/漏（S/D）注入工藝的具體工藝流程