第12講IP軟核應(yīng)用基礎(chǔ)湖南文理學(xué)院電氣與信息工程學(xué)院課件

《EDA技術(shù)》課程教學(xué)講授：伍宗富12/15/2022湖南文理學(xué)院電氣與信息工程學(xué)院《EDA技術(shù)》課程教學(xué)講授：伍宗富12/11第十二講QuartusIIIP軟核應(yīng)用基礎(chǔ)

教學(xué)目的：使學(xué)生會用QuartusII軟件應(yīng)用IP軟核的方法。

教學(xué)重點：通過實例講解IP軟核的應(yīng)用方法。

教學(xué)難點：MegaCoreIP軟核的應(yīng)用。

教學(xué)方法：講授法、計算機輔助法。

課時計劃：2學(xué)時使用教材：SOPC技術(shù)與應(yīng)用．江國強編著．北京：機械工業(yè)出版社

主要參考文獻(xiàn):

[1]劉洪濤．ARM嵌入式體系結(jié)構(gòu)與接口技術(shù)[M]．北京：人民郵電出版社[2]田耘等．無線通信FPGA設(shè)計[M]．北京：電子工業(yè)出版社[3]孟憲元等．FPGA嵌入式系統(tǒng)設(shè)計教程[M]．北京：電子工業(yè)出版社[4]徐光輝等.基于FPGA的嵌入式開發(fā)與應(yīng)用[M].北京：電子工業(yè)出版社[5]沈文斌.嵌入式硬件系統(tǒng)設(shè)計與開發(fā)實例詳解[M].北京：電子工業(yè)出版社

[6]周立功等．SOPC嵌入式系統(tǒng)基礎(chǔ)教程[M]．北京：北京航空航天大學(xué)出版社[7]王彥等.基于FPGA的工程設(shè)計與應(yīng)用[M].西安：西安電子工業(yè)出版社[8]周潤景等．基于QuartusII的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例[M]．北京：電子工業(yè)出版社[9]

第十二講QuartusIIIP軟核應(yīng)用基礎(chǔ)教學(xué)目2課題：QuartusII

IP軟核應(yīng)用基礎(chǔ)三、課堂小結(jié)四、作業(yè)一、QuartusII宏功能模塊的應(yīng)用二、IP核的使用課題：QuartusIIIP軟核應(yīng)用基礎(chǔ)三、課堂小結(jié)四3一、圖形編輯輸入1.示例一

用2片4位二進(jìn)制加/減計數(shù)器74191設(shè)計8位二進(jìn)制加/減計數(shù)器。一、圖形編輯輸入1.示例一4一、圖形編輯輸入2.示例二

用4位移動寄存器74194、8位D鎖存器74273、D觸發(fā)器等器件構(gòu)成8位串入并出轉(zhuǎn)換電路，要求在轉(zhuǎn)換過程中數(shù)據(jù)不變，只有當(dāng)8位一組數(shù)據(jù)全部轉(zhuǎn)換結(jié)束后，輸出變化一次。一、圖形編輯輸入2.示例二5二、VHDL文本編輯輸入1.示例一

用VHDL設(shè)計8位同步二進(jìn)制加/減計數(shù)器，輸入為時鐘端CLK和異步清除端CLR，UPDOWN是加/減控制端，當(dāng)UPDOWN為1時執(zhí)行加法計數(shù)，為0執(zhí)行減法計數(shù)；進(jìn)位輸出端為C。二、VHDL文本編輯輸入1.示例一6二、VHDL文本編輯輸入2.示例二

用VHDL設(shè)計7段LED數(shù)碼顯示器的十六進(jìn)譯碼器，要求該譯碼器有三態(tài)輸出。二、VHDL文本編輯輸入2.示例二7三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形發(fā)生器的設(shè)計Wave_genTop頂層設(shè)計地址指針數(shù)據(jù)存儲ROMD/A轉(zhuǎn)換波形輸出三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形8三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形發(fā)生器的設(shè)計1）加入計數(shù)器元件元件選擇窗的“Libraries”欄中選擇“arithmetic”的“l(fā)pm_counter”(計數(shù)器）LPM元件。三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形9三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形發(fā)生器的設(shè)計2）建立存儲器初值設(shè)定文件（.mif）

File->NEW->Memoryinitializationfile(存儲器初值設(shè)定文件)三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形10三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形發(fā)生器的設(shè)計3）加入只讀存儲器ROM元件元件選擇窗的“Libraries”欄中選擇“storage”的“l(fā)pm_rom”(只讀存儲器ROM）LPM元件。三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形11三、QuartusII宏功能模塊的應(yīng)用2.示例二：嵌入式鎖相環(huán)的設(shè)計1）新建工程文件。注：Altera器件只有在Cyclone和Stratix等系列的FPGA中才含有鎖相環(huán)；2）使用“Tools”菜單的“MegaWizardPlug-InManager…”項。三、QuartusII宏功能模塊的應(yīng)用2.示例二：嵌入12三、QuartusII宏功能模塊的應(yīng)用2.示例二：嵌入式鎖相環(huán)的設(shè)計三、QuartusII宏功能模塊的應(yīng)用2.示例二：嵌入13四、IP核的使用1.示例一：NCOIP核的使用四、IP核的使用1.示例一：NCOIP核的使用14四、IP核的使用示例：NCOIP核的使用1）新建工程文件。2）使用“Tools”菜單的“MegaWizardPlug-InManager…”項中的“DSP”->“SignalGeneration”->“NCO（數(shù)控振蕩器）。3）設(shè)置參數(shù)與連接電路及仿真。注：進(jìn)行編譯時需添加NCOIP核的用戶庫。四、IP核的使用示例：NCOIP核的使用1）新建工程文件。15四、IP核的使用示例：NCOIP核的使用說明：1）phi_inc_[31..0]為頻率字輸入端，fsin_o[9..0]為正弦波信號的數(shù)據(jù)輸出端，fcos_o[9..0]為余弦波信號的數(shù)據(jù)輸出端，out_vaild為數(shù)據(jù)輸出同步信號。2）輸出波形的頻率分辨率為△f=fmin=fc/2n

(fc為輸入時鐘頻率，n為累加器的寬度（32位）；輸出頻率為fo=fc×M/2n（M為phi_inc_i的輸入值）；幅度精度為10位。四、IP核的使用示例：NCOIP核的使用說明：16課堂小結(jié)一、QuartusII宏功能模塊的應(yīng)用

（熟悉MegaCore的應(yīng)用,

怎樣得到存儲器初值設(shè)定.mif文件的值）二、IP核的使用

（熟悉IP核的應(yīng)用）課堂小結(jié)一、QuartusII宏功能模塊的應(yīng)用二、IP核17課外作業(yè)：

1.寫出使用QuartusII宏功能模塊設(shè)計波形發(fā)生器的的步驟。

2.上機練習(xí)

課外作業(yè)：

1.寫出使用QuartusII宏功能模18《EDA技術(shù)》課程教學(xué)講授：伍宗富12/15/2022湖南文理學(xué)院電氣與信息工程學(xué)院《EDA技術(shù)》課程教學(xué)講授：伍宗富12/119第十二講QuartusIIIP軟核應(yīng)用基礎(chǔ)

教學(xué)目的：使學(xué)生會用QuartusII軟件應(yīng)用IP軟核的方法。

教學(xué)重點：通過實例講解IP軟核的應(yīng)用方法。

教學(xué)難點：MegaCoreIP軟核的應(yīng)用。

教學(xué)方法：講授法、計算機輔助法。

課時計劃：2學(xué)時使用教材：SOPC技術(shù)與應(yīng)用．江國強編著．北京：機械工業(yè)出版社

主要參考文獻(xiàn):

[1]劉洪濤．ARM嵌入式體系結(jié)構(gòu)與接口技術(shù)[M]．北京：人民郵電出版社[2]田耘等．無線通信FPGA設(shè)計[M]．北京：電子工業(yè)出版社[3]孟憲元等．FPGA嵌入式系統(tǒng)設(shè)計教程[M]．北京：電子工業(yè)出版社[4]徐光輝等.基于FPGA的嵌入式開發(fā)與應(yīng)用[M].北京：電子工業(yè)出版社[5]沈文斌.嵌入式硬件系統(tǒng)設(shè)計與開發(fā)實例詳解[M].北京：電子工業(yè)出版社

[6]周立功等．SOPC嵌入式系統(tǒng)基礎(chǔ)教程[M]．北京：北京航空航天大學(xué)出版社[7]王彥等.基于FPGA的工程設(shè)計與應(yīng)用[M].西安：西安電子工業(yè)出版社[8]周潤景等．基于QuartusII的FPGA/CPLD數(shù)字系統(tǒng)設(shè)計實例[M]．北京：電子工業(yè)出版社[9]

第十二講QuartusIIIP軟核應(yīng)用基礎(chǔ)教學(xué)目20課題：QuartusII

IP軟核應(yīng)用基礎(chǔ)三、課堂小結(jié)四、作業(yè)一、QuartusII宏功能模塊的應(yīng)用二、IP核的使用課題：QuartusIIIP軟核應(yīng)用基礎(chǔ)三、課堂小結(jié)四21一、圖形編輯輸入1.示例一

用2片4位二進(jìn)制加/減計數(shù)器74191設(shè)計8位二進(jìn)制加/減計數(shù)器。一、圖形編輯輸入1.示例一22一、圖形編輯輸入2.示例二

用4位移動寄存器74194、8位D鎖存器74273、D觸發(fā)器等器件構(gòu)成8位串入并出轉(zhuǎn)換電路，要求在轉(zhuǎn)換過程中數(shù)據(jù)不變，只有當(dāng)8位一組數(shù)據(jù)全部轉(zhuǎn)換結(jié)束后，輸出變化一次。一、圖形編輯輸入2.示例二23二、VHDL文本編輯輸入1.示例一

用VHDL設(shè)計8位同步二進(jìn)制加/減計數(shù)器，輸入為時鐘端CLK和異步清除端CLR，UPDOWN是加/減控制端，當(dāng)UPDOWN為1時執(zhí)行加法計數(shù)，為0執(zhí)行減法計數(shù)；進(jìn)位輸出端為C。二、VHDL文本編輯輸入1.示例一24二、VHDL文本編輯輸入2.示例二

用VHDL設(shè)計7段LED數(shù)碼顯示器的十六進(jìn)譯碼器，要求該譯碼器有三態(tài)輸出。二、VHDL文本編輯輸入2.示例二25三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形發(fā)生器的設(shè)計Wave_genTop頂層設(shè)計地址指針數(shù)據(jù)存儲ROMD/A轉(zhuǎn)換波形輸出三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形26三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形發(fā)生器的設(shè)計1）加入計數(shù)器元件元件選擇窗的“Libraries”欄中選擇“arithmetic”的“l(fā)pm_counter”(計數(shù)器）LPM元件。三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形27三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形發(fā)生器的設(shè)計2）建立存儲器初值設(shè)定文件（.mif）

File->NEW->Memoryinitializationfile(存儲器初值設(shè)定文件)三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形28三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形發(fā)生器的設(shè)計3）加入只讀存儲器ROM元件元件選擇窗的“Libraries”欄中選擇“storage”的“l(fā)pm_rom”(只讀存儲器ROM）LPM元件。三、QuartusII宏功能模塊的應(yīng)用1.示例一：波形29三、QuartusII宏功能模塊的應(yīng)用2.示例二：嵌入式鎖相環(huán)的設(shè)計1）新建工程文件。注：Altera器件只有在Cyclone和Stratix等系列的FPGA中才含有鎖相環(huán)；2）使用“Tools”菜單的“MegaWizardPlug-InManager…”項。三、QuartusII宏功能模塊的應(yīng)用2.示例二：嵌入30三、QuartusII宏功能模塊的應(yīng)用2.示例二：嵌入式鎖相環(huán)的設(shè)計三、QuartusII宏功能模塊的應(yīng)用2.示例二：嵌入31四、IP核的使用1.示例一：NCOIP核的使用四、IP核的使用1.示例一：NCOIP核的使用32四、IP核的使用示例：NCOIP核的使用1）新建工程文件。2）使用“Tools”菜單的“MegaWizardPlug-InManager…”項中的“DSP”->“SignalGeneration”->“NCO（數(shù)控振蕩器）。3）設(shè)置參數(shù)與連接電路及仿真。注：進(jìn)行編譯時需添加NCOIP核的用戶庫。四、IP核的使用示例：NCOIP核的使用1）新建工程文件。33四、IP核的使用示例：NCOIP核的使用說明：1）phi_inc_[31..0]為頻率字輸入端，fsin_o[9..0]為正弦波信號的數(shù)據(jù)輸出端，fcos_o[9..0]為余弦波信號的數(shù)據(jù)輸出端，out_vaild為數(shù)據(jù)輸出同步信號。2）輸出波形的頻率分辨率為△f=fmin=fc/2n

(fc為輸入時鐘頻率，n為累加器的寬度（32位）；輸出頻率為fo=fc×M/2n（M為phi_inc_i的輸入值）；