工學(xué)NO51同步時(shí)序電路課件

第五章同步時(shí)序電路

教學(xué)要求

1、掌握時(shí)序電路的概念，了解時(shí)序邏輯電路的基本結(jié)構(gòu)、分類和描述方法；

2、通過對(duì)給定邏輯電路圖剖析，確定該電路的邏輯功能；掌握同步時(shí)序邏輯電路的設(shè)計(jì)方法;

3、掌握常用時(shí)序功能模塊進(jìn)行邏輯設(shè)計(jì)的方法，并用它們構(gòu)成所需的邏輯部件。第五章同步時(shí)序電路教學(xué)第五章同步時(shí)序電路時(shí)序邏輯電路：一個(gè)邏輯電路在任何時(shí)刻的穩(wěn)定輸出不僅與該時(shí)刻電路的輸入信號(hào)有關(guān)，而且與該電路過去的輸入有關(guān)，這樣的邏輯電路稱為“時(shí)序邏輯電路"。同步時(shí)序電路：異步時(shí)序電路：

分類電路中有一個(gè)公共時(shí)鐘信號(hào)。電路狀態(tài)的改變由輸入信號(hào)引起。第五章同步時(shí)序電路時(shí)序邏輯電路：一個(gè)邏輯電路在任何§5.1同步時(shí)序電路的結(jié)構(gòu)一.可控二進(jìn)制計(jì)數(shù)器≥1≥11&&&§5.1同步時(shí)序電路的結(jié)構(gòu)一.可控二進(jìn)制計(jì)數(shù)器≥1≥11&當(dāng)X=0時(shí)，當(dāng)X=1時(shí)，≥1≥11&&&四進(jìn)制計(jì)數(shù)器。原狀態(tài)保持不變；當(dāng)X=0時(shí)，≥1≥11&&&四進(jìn)制計(jì)數(shù)器。原狀態(tài)保持不變；二.時(shí)序圖二.時(shí)序圖三.時(shí)序邏輯電路模型時(shí)序電路由組合電路和存儲(chǔ)(記憶)器件及反饋回路三部分組成，見下圖:x1z1組合電路存儲(chǔ)器件xn…zm………yry1Y1Ylx1.xn：時(shí)序電路的輸入

或外部輸入；z1.zm：時(shí)序電路的輸出

或外部輸出；y1..yr：時(shí)序電路的狀態(tài)

或內(nèi)部輸入；Y1.Yl：時(shí)序電路的激勵(lì)

或內(nèi)部輸出；三.時(shí)序邏輯電路模型時(shí)序電路由組合電路和存儲(chǔ)(記憶)器件及反兩種時(shí)序電路類型見下圖：(a)同步時(shí)序電路x1z1組合電路存儲(chǔ)器件或延時(shí)器件xn…zm………yry1Y1Yl(b)異步時(shí)序電路x1z1組合電路存儲(chǔ)器件xn…zm………yry1Y1Yl時(shí)鐘兩種時(shí)序電路類型見下圖：(a)同步時(shí)序電路x1z1組合電路

組合邏輯電路描述：邏輯表達(dá)式、真值表、卡諾圖

時(shí)序邏輯電路描述：激勵(lì)表、狀態(tài)表、狀態(tài)圖組合邏輯電路描述：邏輯表達(dá)式、真值表、卡諾§5.2激勵(lì)表、狀態(tài)表、狀態(tài)圖激勵(lì)表、狀態(tài)表與狀態(tài)圖是用來表示同步時(shí)序電路的輸入、輸出、現(xiàn)態(tài)、次態(tài)之間轉(zhuǎn)移關(guān)系的常用工具。一.激勵(lì)表觸發(fā)器的激勵(lì)表：描述觸發(fā)器從現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)時(shí)，對(duì)數(shù)據(jù)輸入的要求。自變量：現(xiàn)態(tài)、次態(tài)因變量：輸入數(shù)據(jù)§5.2激勵(lì)表、狀態(tài)表、狀態(tài)圖激勵(lì)表、狀態(tài)表與狀態(tài)圖是用來常用觸發(fā)器的激勵(lì)表常用觸發(fā)器的激勵(lì)表二.狀態(tài)表狀態(tài)表：描述時(shí)序電路輸入與輸出轉(zhuǎn)換關(guān)系的表格。自變量：現(xiàn)態(tài)、輸入數(shù)據(jù)因變量：次態(tài)二.狀態(tài)表狀態(tài)表：描述時(shí)序電路輸入與輸出轉(zhuǎn)換關(guān)系的表格。自變?nèi)?狀態(tài)圖狀態(tài)圖：輸入與狀態(tài)轉(zhuǎn)換關(guān)系的圖形表示。以圓圈內(nèi)數(shù)字表示狀態(tài)，圓圈之間用箭頭線相連，箭尾連現(xiàn)態(tài)，箭頭連次態(tài)。三.狀態(tài)圖狀態(tài)圖：輸入與狀態(tài)轉(zhuǎn)換關(guān)系的圖形表示?！?.3同步時(shí)序電路分析邏輯電路圖1.輸出函數(shù)和觸發(fā)器激勵(lì)函數(shù)4.分析時(shí)序電路的外部性能觸發(fā)器功能表3.狀態(tài)表和狀態(tài)圖2.列出狀態(tài)

轉(zhuǎn)移真值表觸發(fā)器次態(tài)方程2.電路次態(tài)方程組分析步驟：表格法代數(shù)法§5.3同步時(shí)序電路分析邏輯電路圖1.輸出函數(shù)和觸發(fā)器激勵(lì)例1：用表格法分析下圖所示的同步時(shí)序邏輯電路。＝1K1J1CK2J2CQ2Q1CP1X解：第一步：寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式。J1=K1=1 J2=K2=xQ1例1：用表格法分析下圖所示的同步時(shí)序邏輯電路。＝1K1J1C第二步：列出狀態(tài)轉(zhuǎn)移真值表。激勵(lì)函數(shù)J2K2J1K101011010010110101111111111111111次態(tài)Q2(n+1)

Q1(n+1)0110110011000110現(xiàn)態(tài)Q2nQ1n000011110001101100011011輸入xJ1=K1=1 J2=K2=xQ1第二步：列出狀態(tài)轉(zhuǎn)移真值表。激勵(lì)函數(shù)J2K2J1K10第三步：作出狀態(tài)表和狀態(tài)圖。次態(tài)Q2(n+1)

Q1(n+1)00011011現(xiàn)態(tài)

Q2nQ1nx=0x=101101100110001100001101100011110x第三步：作出狀態(tài)表和狀態(tài)圖。次態(tài)Q2(n+1)Q1第四步：用文字描述電路和邏輯功能。當(dāng)x=0時(shí),該電路進(jìn)行加1計(jì)數(shù),計(jì)數(shù)序列為:00011011當(dāng)x=1時(shí),該電路進(jìn)行減1計(jì)數(shù),計(jì)數(shù)序列為:00111001第四步：用文字描述電路和邏輯功能。當(dāng)x=0時(shí),該電路進(jìn)行加1例2：試有代數(shù)法分析下圖所示的同步時(shí)序邏輯電路。1D1CD2CQ2CPx&Q1z例2：試有代數(shù)法分析下圖所示的同步時(shí)序邏輯電路。1D1CD解：第一步：寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式。Z=xQ2Q1D2=x+Q2+Q1=xQ2Q1D1=x第二步：把激勵(lì)函數(shù)表達(dá)式代入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組。Q1(n+1)＝D1＝xQ2(n+1)＝D2＝xQ2Q1解：第一步：寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式。Z=xQ2Q1第三步：根據(jù)次態(tài)方程組和輸出函數(shù)表達(dá)式作出狀態(tài)表和狀態(tài)圖。次態(tài)/輸出(Q2(n+1)

Q1(n+1)/Z)00011110現(xiàn)態(tài)

Q2nQ1nx=0x=100/010/000/000/001/001/001/001/1000110111/0x/z0/00/00/01/01/10/01/0Q1(n+1)＝D1＝xQ2(n+1)＝D2＝xQ2Q1Z=xQ2Q1第三步：根據(jù)次態(tài)方程組和輸出函數(shù)表達(dá)式作出狀態(tài)表和狀態(tài)圖。次第四步：作出時(shí)序圖，并說明電路的邏輯功能。典型輸入序列：x=01011101初態(tài)：Q2Q1=00狀態(tài)響應(yīng)序列和輸出響應(yīng)序列為：

CP:1 2 3 4 5 6 7 8x:0 1 0 1 1 1 0 1

Q2:0 0 0 1 0 0 0 1

Q1:0 0 1 0 1 1 1 0Q2(n+1):0 0 1 0 0 0 1 0Q1(n+1):0 1 0 1 1 1 0 1Z:0 0 0 1 0 0 0 1第四步：作出時(shí)序圖，并說明電路的邏輯功能。典型輸入序列：xCPxQ2Q1Z12346785時(shí)序圖：功能說明：該電路是一個(gè)"101"序列檢測(cè)器。作業(yè)：P2255.15.2CPxQ2Q1Z12346785時(shí)序圖：功能說明：該電路是一§5.4同步時(shí)序電路的設(shè)計(jì)同步時(shí)序邏輯電路設(shè)計(jì)又稱同步時(shí)序邏輯電路綜合，其基本指導(dǎo)思想是用盡可能少的觸發(fā)器和門電路來完成設(shè)計(jì)。同步時(shí)序電路設(shè)計(jì)的一般步驟為：1.作原始狀態(tài)圖和狀態(tài)表；2.對(duì)原始狀態(tài)表化簡(jiǎn)；3.狀態(tài)分配；4.選定觸發(fā)器，求出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式；5.畫出邏輯電路圖?！?.4同步時(shí)序電路的設(shè)計(jì)同步時(shí)序邏輯電路設(shè)計(jì)又稱同步時(shí)序一、建立原始狀態(tài)圖和原始狀態(tài)表狀態(tài)圖是同步時(shí)序電路設(shè)計(jì)的依據(jù)，它必須正確反映設(shè)計(jì)要求。狀態(tài)圖的構(gòu)成沒有統(tǒng)一的方法，關(guān)鍵是要充分正確地理解設(shè)計(jì)要求，明確電路的輸入條件和輸出要求，輸入和輸出關(guān)系，以及狀態(tài)的轉(zhuǎn)換關(guān)系。原始狀態(tài)圖建立的一般過程為：假定一個(gè)初始狀態(tài)，由此出發(fā)，每加入一個(gè)輸入信號(hào)，則記憶其次態(tài)，并標(biāo)出其相應(yīng)的輸出值。次態(tài)可能為現(xiàn)態(tài)、已有狀態(tài)或新的狀態(tài)，直到?jīng)]有新的狀態(tài)為止。每個(gè)狀態(tài)的各種可能的輸入值都要考慮到。一、建立原始狀態(tài)圖和原始狀態(tài)表狀態(tài)圖是同步時(shí)序電路設(shè)計(jì)的依據(jù)例1：假設(shè)有一個(gè)三位二進(jìn)制加、減法器（模8計(jì)數(shù)器），當(dāng)X輸入為1時(shí)，實(shí)現(xiàn)加1計(jì)數(shù)；當(dāng)X為0時(shí)，實(shí)現(xiàn)減1計(jì)數(shù)，試作出該電路的原始狀態(tài)圖和狀態(tài)表。解：ABCDEFGHAHGFEDCB當(dāng)X為1時(shí)：當(dāng)X為0時(shí)：計(jì)數(shù)器的輸出可為狀態(tài)本身，亦可看作外部輸出。例1：假設(shè)有一個(gè)三位二進(jìn)制加、減法器（模8計(jì)數(shù)器），當(dāng)X輸入1

AGBFCHED111111100000000原始狀態(tài)圖1AGBFCHED111111100000000原始狀態(tài)圖A/0G/0H/1F/0G/0E/0F/0D/0E/0C/0D/0B/0C/0A/1B/0H/0XQn+1/ZQnABCDEFGH01原始狀態(tài)表A/0G/0H/1F/0G/0E/0F/0D/0E/0C/0例2:某序列檢測(cè)器有一個(gè)輸入端x和一個(gè)輸出端Z。從x端輸入一組按時(shí)間順序排列的串行二進(jìn)制碼。當(dāng)輸入序列中出現(xiàn)101時(shí)，輸出Z＝1，否則Z＝0。試作出該序列檢測(cè)器原始狀態(tài)圖和狀態(tài)表。ABCD1/11/00/00/00/01/00/01/0原始狀態(tài)表B/0C/0D/1A/0B/0C/0B/0A/0XQn+1/ZQnABCD01例2:某序列檢測(cè)器有一個(gè)輸入端x和一個(gè)輸出端Z。從x端輸入一二、狀態(tài)表的簡(jiǎn)化一般情況下，原始狀態(tài)圖和原始狀態(tài)表中存在著多余的狀態(tài)。狀態(tài)個(gè)數(shù)越多，電路中所需的觸發(fā)器的數(shù)目也越多，制造成本就越高。為降低制造成本，需要去掉多余的狀態(tài)，即要進(jìn)行狀態(tài)簡(jiǎn)化。所謂狀態(tài)簡(jiǎn)化，就是要獲得一個(gè)最小化的狀態(tài)表。這個(gè)表不僅能正確地反映設(shè)計(jì)的全部要求，而且狀態(tài)的數(shù)目最少。二、狀態(tài)表的簡(jiǎn)化一般情況下，原始狀態(tài)圖和原始狀態(tài)表中存在著多

等效狀態(tài)：設(shè)狀態(tài)S1和S2是完全確定狀態(tài)表中的兩個(gè)狀態(tài),如果對(duì)于所有可能的輸入序列，分別從狀態(tài)S1 和狀態(tài)S2出發(fā)，所得到的輸出響應(yīng)序列完全相同，則狀態(tài)S1和S2是等效的，記作(S1,S2). 或說，狀態(tài)S1和S2是等效對(duì)。

等效狀態(tài)可以合并。等效狀態(tài)：設(shè)狀態(tài)S1和S2是完全確定狀態(tài)表中的兩

等效狀態(tài)傳遞性：(S1,S2),(S2,S3)→(S1,S3)

等效類：彼此等效的狀態(tài)集合。

最大等效類：不被其它等效類所包含的等效類，即所有彼此等效狀態(tài)的集合。

一個(gè)狀態(tài)也可能是一個(gè)最大等效類。

狀態(tài)簡(jiǎn)化的任務(wù)是：要在原始狀態(tài)表中找出全部最大等效類(最大等效類集合)，并將每一個(gè)最大等效類用一個(gè)狀態(tài)來表示。等效狀態(tài)傳遞性：(S1,S2),(S2,S3)→(S1,1.判別方法：第一、它們的輸出完全相同；假定狀態(tài)S1和S2是完全確定原始狀態(tài)表中的兩個(gè)現(xiàn)態(tài)，那么S1和S2等效的條件可歸納為在輸入的各種取值組合下：(1)次態(tài)相同；第二、它們的次態(tài)滿足下列條件之一，即(2)次態(tài)交錯(cuò)；(3)次態(tài)循環(huán)；(4)次態(tài)對(duì)等效。1.判別方法：第一、它們的輸出完全相同；假定狀態(tài)S1

SiSj1/0Sl0/10/1Sk1/0(1)次態(tài)相同：兩種狀態(tài)的次態(tài)相等B/0C/0D/1A/0B/0C/0B/0A/0XQn+1/ZQnABCD01Si和Sj等效B和D等效SiSj1/0Sl0/10/1Sk1/0(1)次態(tài)相同：兩(2)次態(tài)交錯(cuò)：“次態(tài)對(duì)”與“現(xiàn)態(tài)對(duì)”交錯(cuò)

SiSj0/01/01/0Sk0/0B/1D/1D/0B/1D/0C/1B/0C/1XQn+1/ZQnABCD01Si和Sj等效B和C等效次態(tài)相同或交錯(cuò)(2)次態(tài)交錯(cuò)：“次態(tài)對(duì)”與“現(xiàn)態(tài)對(duì)”交錯(cuò)SiSj0/01

SiSj1/01/0SkSl0/00/00/10/1Sm1/01/0(3)次態(tài)循環(huán)：C/0A/0C/0D/1C/0A/1B/0D/0XQn+1/ZQnABCD01次態(tài)交錯(cuò)或相同或循環(huán)若Si和Sj等效，則Sk和Sl等效若Sk和Sl等效，則Si和Sj等效若B、C等效，則A、D等效若A、D等效，則B、C等效SiSj1/01/0SkSl0/00/00/10/1Sm1(4)次態(tài)對(duì)等效。

SiSj1/01/0SlSk0/10/1次態(tài)交錯(cuò)或等效(Sk,Sl等效)C/0A/0C/0C/1C/0C/1B/0D/0XQn+1/ZQnABCD01B、C等效，所以A、D等效(4)次態(tài)對(duì)等效。SiSj1/01/0SlSk0/10/12.狀態(tài)簡(jiǎn)化方法：(1)觀察法化簡(jiǎn)例：簡(jiǎn)化下表所示的狀態(tài)表D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/ZQnABCD01

A和B，C和D的輸出完全相等；C和D在輸入的各種取值組合下，次態(tài)相同，因此C和D等效；最大等效類為{A}，{B}，{C,D},分別用A',B',C'表示；

A和B在x=1時(shí)的次態(tài)不滿足四條件之一，因此A和B不等效;2.狀態(tài)簡(jiǎn)化方法：(1)觀察法化簡(jiǎn)例：簡(jiǎn)化下表所示D/1A/D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/ZQnABCD01最小化狀態(tài)表為：C'/1A'/0C'/0A'/0B'/0A'/0XQn+1/ZQnA'B'C'01最大等效類為{A}，{B}，{C,D},分別用A',B',C'表示；

D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/(2)隱含表法化簡(jiǎn)D/0C/1G/0D/0E/1C/0E/0D/1G/0D/0A/1F/0B/1C/0XQn+1/ZQnABCDEFG01例：簡(jiǎn)化下表所示的狀態(tài)表解：作隱含表,順序比較，尋找等效狀態(tài)對(duì)狀態(tài)對(duì)等效，打“√”；狀態(tài)對(duì)不等效，打“╳”；狀態(tài)對(duì)是否等效需進(jìn) 一步檢查，則標(biāo)記次態(tài)對(duì)。ABCDEFGFEDCBCFBEAECFCDDE(2)隱含表法化簡(jiǎn)D/0C/1G/0D/0E/1C/0E/0ABCDEFGFEDCBCFBEAECFCDDE處于循環(huán)鏈中的每一個(gè)狀態(tài)對(duì)都是等效狀態(tài)對(duì),一共四個(gè)等效對(duì)(A,B),(A,E),(B,E),(C,F)。關(guān)聯(lián)比較，確定等效狀態(tài)對(duì)AE→BE→CF√AB→CF√ABCDEFGFEDCBCFBEAECDDE確定最大等效類，作最小化狀態(tài)表:四個(gè)等效對(duì)(A,B),(A,E),(B,E),(C,F)

四個(gè)最大等效類(A,B,E),(C,F),(D),(G)

令以上四個(gè)最大等效類依次為a,b,c,d.D/0C/1G/0D/0E/1C/0E/0D/1G/0D/0A/1F/0B/1C/0XQn+1/ZQnABCDEFG01c/0b/1a/0c/1d/0c/0a/1b/0XQn+1/ZQnabcd01確定最大等效類，作最小化狀態(tài)表:四個(gè)等效對(duì)(A,B),三、狀態(tài)分配(狀態(tài)編碼)給最小化狀態(tài)表中的每一個(gè)狀態(tài)指定一個(gè)二進(jìn)制代碼，形成二進(jìn)制狀態(tài)表。通常情況下，狀態(tài)編碼的方案不一樣，所得到的輸出函數(shù)和激勵(lì)函數(shù)的表達(dá)式也不同，由此而設(shè)計(jì)出來的電路復(fù)雜度也不同。狀態(tài)分配的任務(wù)是：決定編碼的長度；尋找一種最佳的或接近最佳的狀態(tài)分配方案。三、狀態(tài)分配(狀態(tài)編碼)給最小化狀態(tài)表中的每一個(gè)狀態(tài)指定一個(gè)狀態(tài)分配的基本原則有四條：(1)在相同輸入條件下具有相同次態(tài)的現(xiàn)態(tài)，應(yīng)盡可能分配相鄰的二進(jìn)制代碼；(2)在相鄰輸入條件，同一現(xiàn)態(tài)的次態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；(3)輸出完全相同的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；(4)最小化狀態(tài)表中出現(xiàn)次數(shù)最多的狀態(tài)或初始狀態(tài)應(yīng)分配邏輯0。狀態(tài)分配的基本原則有四條：(1)在相同輸入條件下具有相同次例：對(duì)下表所示的狀態(tài)表進(jìn)行狀態(tài)分配解：現(xiàn)態(tài)次態(tài)/輸出x=0x=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1確定n=2確定分配方案

由規(guī)則(1)得A和B,A和C應(yīng)相鄰；

由規(guī)則(2)得C和D,C和A,B和D,A和B應(yīng)相鄰；

由規(guī)則(3)得A,B,C三者應(yīng)相鄰,即AB,AC,BC應(yīng)相鄰；

由規(guī)則(4)得A分配為邏輯0。例：對(duì)下表所示的狀態(tài)表解：現(xiàn)態(tài)次態(tài)/輸出x=0x=1AC/0ABDC0101y2y1A:B:C:D:y2y10 01 00 11 1

由規(guī)則(1)得A和B,A和C應(yīng)相鄰；

由規(guī)則(2)得C和D,C和A,B和D,A和B應(yīng)相鄰；

由規(guī)則(3)得A,B,C三者應(yīng)相鄰,即A和B,A和C,B和C應(yīng)相鄰；

由規(guī)則(4)得A分配為邏輯0。ABDC0101y2y1A:y2y10 0最后我們可以得到二進(jìn)制狀態(tài)表現(xiàn)態(tài)y2y1次態(tài)y2(n+1)y1(n+1)/輸出x=0x=10 00 11 11 001/010/000/101/011/011/010/100/0注意：有時(shí)滿足分配原則的分配方案不唯一，這時(shí)可任選一種?，F(xiàn)態(tài)次態(tài)/輸出x=0x=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1最后我們可以得到二進(jìn)制狀態(tài)表現(xiàn)態(tài)次態(tài)y2(n+1)y1(n+四、確定激勵(lì)函數(shù)和輸出函數(shù)例：若用D觸發(fā)器實(shí)現(xiàn)下表所示的二進(jìn)制狀態(tài)表，試寫出激勵(lì)和輸出函數(shù)。解：確定激勵(lì)函數(shù)現(xiàn)態(tài)y2y1y2(n+1)y1(n+1)/輸出Zx=0x=10001111010/000/001/100/101/000/110/111/1現(xiàn)態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)D2D11 00 00 10 00 10 01 01 11 00 00 10 00 10 01 01 100001111四、確定激勵(lì)函數(shù)和輸出函數(shù)例：若用D觸發(fā)器實(shí)現(xiàn)下表所示的二進(jìn)1000000101y1xy211101010D2現(xiàn)態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)D2D110000100010010111000010001001011000011110010000101y1xy211101100D11000000101y1xy211101010D2現(xiàn)態(tài)次態(tài)0Z=y2+xy10110000101y1xy211101011Z確定輸出函數(shù)現(xiàn)態(tài)y2y1y2(n+1)y1(n+1)/輸出Zx=0x=10001111010/000/001/100/101/000/110/111/1Z=y2+xy10110000101y1xy21110101例：若用J-K觸發(fā)器實(shí)現(xiàn)下表所示的二進(jìn)制狀態(tài)表，試寫出激勵(lì)和輸出函數(shù)。

現(xiàn)

態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)/輸出Zx=0x=10 00 11 11 011/000/000/101/001/000/110/111/0例：若用J-K觸發(fā)器實(shí)現(xiàn)下表所示的二進(jìn)制狀態(tài)表，試寫出激勵(lì)解：確定激勵(lì)函數(shù)現(xiàn)態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)J2K2J1K11 10 00 00 10 10 01 01 11d 1d0d d1d1 d1d1 1d0d 1d0d d1d0 d1d0 1d00001111現(xiàn)態(tài)y2y1y2(n+1)y1(n+1)/輸出Zx=0x=10001111011/000/000/101/001/000/110/111/0QQ(n+1)J K0 d1 dd 1d 00 00 11 01 1解：確定激勵(lì)函數(shù)現(xiàn)態(tài)次態(tài)0 0輸入激勵(lì)函數(shù)1 11d 1J1=1現(xiàn)態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)J2K2J1K11 10 00 00 10 10 01 01 11d 1d0d d1d1 d1d1 1d0d 1d0d d1d0 d1d0 1d00001111xy21dd0000101y11110d0d0J2xy2d11d000101y111100d0dK2xy211dd000101y1111011ddJ1xy2dd11000101y11110dd11K1K1=1J1=1現(xiàn)態(tài)次態(tài)0 0輸入激勵(lì)函數(shù)1 11d 1d0xyZ=y2y1+xy10010000101y1xy211100011Z確定輸出函數(shù)現(xiàn)態(tài)y2y1y2(n+1)y1(n+1)/輸出Zx=0x=10001111011/000/000/101/001/000/110/111/0Z=y2y1+xy10010000101y1xy211100五、畫出邏輯電路圖先畫出觸發(fā)器并給觸發(fā)器編號(hào)，再根據(jù)激勵(lì)函數(shù)和輸出函數(shù)畫出組合邏輯部分的電路，最后畫出同步時(shí)鐘信號(hào)線。五、畫出邏輯電路圖先畫出觸發(fā)器并給觸發(fā)器編號(hào)，再根據(jù)激勵(lì)函數(shù)CP例如：1x&z1&1D1CD2Cy2y1y2y1CP例如：1x&z1&1D1CD2Cy2y1y2y1六、同步時(shí)序邏輯電路設(shè)計(jì)舉例例：設(shè)計(jì)一個(gè)“111…”序列檢測(cè)器，用來檢測(cè)串行二進(jìn)制序列，要求每當(dāng)連續(xù)輸入3個(gè)(或3個(gè)以上)1時(shí)，檢測(cè)器輸出為1，否則輸出為0。其典型輸入輸出序列如下：輸入x：0 1 1 1 0 1 1 1 1 0輸出Z：0 0 0 1 0 0 0 1 1 0 六、同步時(shí)序邏輯電路設(shè)計(jì)舉例例：設(shè)計(jì)一個(gè)“111…”序列解：作狀態(tài)圖和狀態(tài)表A0/00/00/00/0B1/0D1/11/1C1/0現(xiàn)態(tài)次態(tài)/輸出Zx=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1解：作狀態(tài)圖和狀態(tài)表A0/00/00/00/0B1/0D1狀態(tài)化簡(jiǎn) 用觀察法可得最大等效類為：(A),(B),(C,D)令C＝(C,D),可得下列最簡(jiǎn)狀態(tài)表現(xiàn)態(tài)次態(tài)/輸出Zx=0x=1ABCA/0A/0A/0B/0C/0C/1現(xiàn)態(tài)次態(tài)/輸出Zx=0x=1ABCDA/0A/0A/0A/0B/0C/0D/1D/1狀態(tài)化簡(jiǎn) 用觀察法可得最大等效類為：(A),(B),(狀態(tài)分配：

AB，BC，AC應(yīng)相鄰

AB，AC應(yīng)相鄰

AB應(yīng)相鄰

A應(yīng)為邏輯0ACB0101y1y2現(xiàn)態(tài)次態(tài)/輸出Zx=0x=1ABCA/0A/0A/0B/0C/0C/1狀態(tài)分配：AB，BC，AC應(yīng)相鄰ACB0101y1y2現(xiàn)現(xiàn)態(tài)y2y1次態(tài)y2(n+1)y1(n+1)/輸出Zx=0x=10 00 11 100/000/000/001/011/011/1現(xiàn)態(tài)次態(tài)/輸出Zx=0x=1ABCA/0A/0A/0B/0C/0C/1ACB0101y1y2現(xiàn)態(tài)y2y1次態(tài)y2(n+1)y1(n+1)/輸出Zx=0現(xiàn)

態(tài)

y2y1次態(tài)y2(n+1y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)J2K2J1K10 00 00 0d d0 11 11 1d d0 d 0 d0 d d 1d 1 d 1d d d d0 d 1 d1 d d 0d 0 d 0d d d d00001111輸出Z000d001dQQ(n+1)J K0 d1 dd 1d 00 00 11 01 1確定激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式：選用J－K觸發(fā)器現(xiàn)態(tài)次態(tài)0 0輸入激勵(lì)函數(shù)0 00 d xy20dd0000101y11110d0d1J2xy2dd1d000101y11110dd0dK2xy20ddd000101y11110d1ddJ1xy2dd11000101y11110dd00K1xy20d00000101y11110d010ZJ2=xy1,k2=xJ1=x,k1=xZ=xy2

現(xiàn)態(tài)

y2y10 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)J2K2J1K10 d 0 d0 d d 1d 1 d 1d d d d0 d 1 d1 d d 0d 0 d 0d d d d00001111輸出Z000d001dxy20dd0000101y11110d0d1J2xy2dd畫電路圖J2=xy1, k2=xJ1=x, k1=xZ=xy2K1CK2Cy2CPxy1zy2&y11&J1J2畫電路圖J2=xy1, k2=xK1CK2Cy2CPxy作業(yè)：P233

5.275.28作業(yè)：P233第五章同步時(shí)序電路

教學(xué)要求

1、掌握時(shí)序電路的概念，了解時(shí)序邏輯電路的基本結(jié)構(gòu)、分類和描述方法；

2、通過對(duì)給定邏輯電路圖剖析，確定該電路的邏輯功能；掌握同步時(shí)序邏輯電路的設(shè)計(jì)方法;

3、掌握常用時(shí)序功能模塊進(jìn)行邏輯設(shè)計(jì)的方法，并用它們構(gòu)成所需的邏輯部件。第五章同步時(shí)序電路教學(xué)第五章同步時(shí)序電路時(shí)序邏輯電路：一個(gè)邏輯電路在任何時(shí)刻的穩(wěn)定輸出不僅與該時(shí)刻電路的輸入信號(hào)有關(guān)，而且與該電路過去的輸入有關(guān)，這樣的邏輯電路稱為“時(shí)序邏輯電路"。同步時(shí)序電路：異步時(shí)序電路：

分類電路中有一個(gè)公共時(shí)鐘信號(hào)。電路狀態(tài)的改變由輸入信號(hào)引起。第五章同步時(shí)序電路時(shí)序邏輯電路：一個(gè)邏輯電路在任何§5.1同步時(shí)序電路的結(jié)構(gòu)一.可控二進(jìn)制計(jì)數(shù)器≥1≥11&&&§5.1同步時(shí)序電路的結(jié)構(gòu)一.可控二進(jìn)制計(jì)數(shù)器≥1≥11&當(dāng)X=0時(shí)，當(dāng)X=1時(shí)，≥1≥11&&&四進(jìn)制計(jì)數(shù)器。原狀態(tài)保持不變；當(dāng)X=0時(shí)，≥1≥11&&&四進(jìn)制計(jì)數(shù)器。原狀態(tài)保持不變；二.時(shí)序圖二.時(shí)序圖三.時(shí)序邏輯電路模型時(shí)序電路由組合電路和存儲(chǔ)(記憶)器件及反饋回路三部分組成，見下圖:x1z1組合電路存儲(chǔ)器件xn…zm………yry1Y1Ylx1.xn：時(shí)序電路的輸入

或外部輸入；z1.zm：時(shí)序電路的輸出

或外部輸出；y1..yr：時(shí)序電路的狀態(tài)

或內(nèi)部輸入；Y1.Yl：時(shí)序電路的激勵(lì)

或內(nèi)部輸出；三.時(shí)序邏輯電路模型時(shí)序電路由組合電路和存儲(chǔ)(記憶)器件及反兩種時(shí)序電路類型見下圖：(a)同步時(shí)序電路x1z1組合電路存儲(chǔ)器件或延時(shí)器件xn…zm………yry1Y1Yl(b)異步時(shí)序電路x1z1組合電路存儲(chǔ)器件xn…zm………yry1Y1Yl時(shí)鐘兩種時(shí)序電路類型見下圖：(a)同步時(shí)序電路x1z1組合電路

組合邏輯電路描述：邏輯表達(dá)式、真值表、卡諾圖

時(shí)序邏輯電路描述：激勵(lì)表、狀態(tài)表、狀態(tài)圖組合邏輯電路描述：邏輯表達(dá)式、真值表、卡諾§5.2激勵(lì)表、狀態(tài)表、狀態(tài)圖激勵(lì)表、狀態(tài)表與狀態(tài)圖是用來表示同步時(shí)序電路的輸入、輸出、現(xiàn)態(tài)、次態(tài)之間轉(zhuǎn)移關(guān)系的常用工具。一.激勵(lì)表觸發(fā)器的激勵(lì)表：描述觸發(fā)器從現(xiàn)態(tài)轉(zhuǎn)換到次態(tài)時(shí)，對(duì)數(shù)據(jù)輸入的要求。自變量：現(xiàn)態(tài)、次態(tài)因變量：輸入數(shù)據(jù)§5.2激勵(lì)表、狀態(tài)表、狀態(tài)圖激勵(lì)表、狀態(tài)表與狀態(tài)圖是用來常用觸發(fā)器的激勵(lì)表常用觸發(fā)器的激勵(lì)表二.狀態(tài)表狀態(tài)表：描述時(shí)序電路輸入與輸出轉(zhuǎn)換關(guān)系的表格。自變量：現(xiàn)態(tài)、輸入數(shù)據(jù)因變量：次態(tài)二.狀態(tài)表狀態(tài)表：描述時(shí)序電路輸入與輸出轉(zhuǎn)換關(guān)系的表格。自變?nèi)?狀態(tài)圖狀態(tài)圖：輸入與狀態(tài)轉(zhuǎn)換關(guān)系的圖形表示。以圓圈內(nèi)數(shù)字表示狀態(tài)，圓圈之間用箭頭線相連，箭尾連現(xiàn)態(tài)，箭頭連次態(tài)。三.狀態(tài)圖狀態(tài)圖：輸入與狀態(tài)轉(zhuǎn)換關(guān)系的圖形表示?！?.3同步時(shí)序電路分析邏輯電路圖1.輸出函數(shù)和觸發(fā)器激勵(lì)函數(shù)4.分析時(shí)序電路的外部性能觸發(fā)器功能表3.狀態(tài)表和狀態(tài)圖2.列出狀態(tài)

轉(zhuǎn)移真值表觸發(fā)器次態(tài)方程2.電路次態(tài)方程組分析步驟：表格法代數(shù)法§5.3同步時(shí)序電路分析邏輯電路圖1.輸出函數(shù)和觸發(fā)器激勵(lì)例1：用表格法分析下圖所示的同步時(shí)序邏輯電路。＝1K1J1CK2J2CQ2Q1CP1X解：第一步：寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式。J1=K1=1 J2=K2=xQ1例1：用表格法分析下圖所示的同步時(shí)序邏輯電路。＝1K1J1C第二步：列出狀態(tài)轉(zhuǎn)移真值表。激勵(lì)函數(shù)J2K2J1K101011010010110101111111111111111次態(tài)Q2(n+1)

Q1(n+1)0110110011000110現(xiàn)態(tài)Q2nQ1n000011110001101100011011輸入xJ1=K1=1 J2=K2=xQ1第二步：列出狀態(tài)轉(zhuǎn)移真值表。激勵(lì)函數(shù)J2K2J1K10第三步：作出狀態(tài)表和狀態(tài)圖。次態(tài)Q2(n+1)

Q1(n+1)00011011現(xiàn)態(tài)

Q2nQ1nx=0x=101101100110001100001101100011110x第三步：作出狀態(tài)表和狀態(tài)圖。次態(tài)Q2(n+1)Q1第四步：用文字描述電路和邏輯功能。當(dāng)x=0時(shí),該電路進(jìn)行加1計(jì)數(shù),計(jì)數(shù)序列為:00011011當(dāng)x=1時(shí),該電路進(jìn)行減1計(jì)數(shù),計(jì)數(shù)序列為:00111001第四步：用文字描述電路和邏輯功能。當(dāng)x=0時(shí),該電路進(jìn)行加1例2：試有代數(shù)法分析下圖所示的同步時(shí)序邏輯電路。1D1CD2CQ2CPx&Q1z例2：試有代數(shù)法分析下圖所示的同步時(shí)序邏輯電路。1D1CD解：第一步：寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式。Z=xQ2Q1D2=x+Q2+Q1=xQ2Q1D1=x第二步：把激勵(lì)函數(shù)表達(dá)式代入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組。Q1(n+1)＝D1＝xQ2(n+1)＝D2＝xQ2Q1解：第一步：寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式。Z=xQ2Q1第三步：根據(jù)次態(tài)方程組和輸出函數(shù)表達(dá)式作出狀態(tài)表和狀態(tài)圖。次態(tài)/輸出(Q2(n+1)

Q1(n+1)/Z)00011110現(xiàn)態(tài)

Q2nQ1nx=0x=100/010/000/000/001/001/001/001/1000110111/0x/z0/00/00/01/01/10/01/0Q1(n+1)＝D1＝xQ2(n+1)＝D2＝xQ2Q1Z=xQ2Q1第三步：根據(jù)次態(tài)方程組和輸出函數(shù)表達(dá)式作出狀態(tài)表和狀態(tài)圖。次第四步：作出時(shí)序圖，并說明電路的邏輯功能。典型輸入序列：x=01011101初態(tài)：Q2Q1=00狀態(tài)響應(yīng)序列和輸出響應(yīng)序列為：

CP:1 2 3 4 5 6 7 8x:0 1 0 1 1 1 0 1

Q2:0 0 0 1 0 0 0 1

Q1:0 0 1 0 1 1 1 0Q2(n+1):0 0 1 0 0 0 1 0Q1(n+1):0 1 0 1 1 1 0 1Z:0 0 0 1 0 0 0 1第四步：作出時(shí)序圖，并說明電路的邏輯功能。典型輸入序列：xCPxQ2Q1Z12346785時(shí)序圖：功能說明：該電路是一個(gè)"101"序列檢測(cè)器。作業(yè)：P2255.15.2CPxQ2Q1Z12346785時(shí)序圖：功能說明：該電路是一§5.4同步時(shí)序電路的設(shè)計(jì)同步時(shí)序邏輯電路設(shè)計(jì)又稱同步時(shí)序邏輯電路綜合，其基本指導(dǎo)思想是用盡可能少的觸發(fā)器和門電路來完成設(shè)計(jì)。同步時(shí)序電路設(shè)計(jì)的一般步驟為：1.作原始狀態(tài)圖和狀態(tài)表；2.對(duì)原始狀態(tài)表化簡(jiǎn)；3.狀態(tài)分配；4.選定觸發(fā)器，求出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式；5.畫出邏輯電路圖?！?.4同步時(shí)序電路的設(shè)計(jì)同步時(shí)序邏輯電路設(shè)計(jì)又稱同步時(shí)序一、建立原始狀態(tài)圖和原始狀態(tài)表狀態(tài)圖是同步時(shí)序電路設(shè)計(jì)的依據(jù)，它必須正確反映設(shè)計(jì)要求。狀態(tài)圖的構(gòu)成沒有統(tǒng)一的方法，關(guān)鍵是要充分正確地理解設(shè)計(jì)要求，明確電路的輸入條件和輸出要求，輸入和輸出關(guān)系，以及狀態(tài)的轉(zhuǎn)換關(guān)系。原始狀態(tài)圖建立的一般過程為：假定一個(gè)初始狀態(tài)，由此出發(fā)，每加入一個(gè)輸入信號(hào)，則記憶其次態(tài)，并標(biāo)出其相應(yīng)的輸出值。次態(tài)可能為現(xiàn)態(tài)、已有狀態(tài)或新的狀態(tài)，直到?jīng)]有新的狀態(tài)為止。每個(gè)狀態(tài)的各種可能的輸入值都要考慮到。一、建立原始狀態(tài)圖和原始狀態(tài)表狀態(tài)圖是同步時(shí)序電路設(shè)計(jì)的依據(jù)例1：假設(shè)有一個(gè)三位二進(jìn)制加、減法器（模8計(jì)數(shù)器），當(dāng)X輸入為1時(shí)，實(shí)現(xiàn)加1計(jì)數(shù)；當(dāng)X為0時(shí)，實(shí)現(xiàn)減1計(jì)數(shù)，試作出該電路的原始狀態(tài)圖和狀態(tài)表。解：ABCDEFGHAHGFEDCB當(dāng)X為1時(shí)：當(dāng)X為0時(shí)：計(jì)數(shù)器的輸出可為狀態(tài)本身，亦可看作外部輸出。例1：假設(shè)有一個(gè)三位二進(jìn)制加、減法器（模8計(jì)數(shù)器），當(dāng)X輸入1

AGBFCHED111111100000000原始狀態(tài)圖1AGBFCHED111111100000000原始狀態(tài)圖A/0G/0H/1F/0G/0E/0F/0D/0E/0C/0D/0B/0C/0A/1B/0H/0XQn+1/ZQnABCDEFGH01原始狀態(tài)表A/0G/0H/1F/0G/0E/0F/0D/0E/0C/0例2:某序列檢測(cè)器有一個(gè)輸入端x和一個(gè)輸出端Z。從x端輸入一組按時(shí)間順序排列的串行二進(jìn)制碼。當(dāng)輸入序列中出現(xiàn)101時(shí)，輸出Z＝1，否則Z＝0。試作出該序列檢測(cè)器原始狀態(tài)圖和狀態(tài)表。ABCD1/11/00/00/00/01/00/01/0原始狀態(tài)表B/0C/0D/1A/0B/0C/0B/0A/0XQn+1/ZQnABCD01例2:某序列檢測(cè)器有一個(gè)輸入端x和一個(gè)輸出端Z。從x端輸入一二、狀態(tài)表的簡(jiǎn)化一般情況下，原始狀態(tài)圖和原始狀態(tài)表中存在著多余的狀態(tài)。狀態(tài)個(gè)數(shù)越多，電路中所需的觸發(fā)器的數(shù)目也越多，制造成本就越高。為降低制造成本，需要去掉多余的狀態(tài)，即要進(jìn)行狀態(tài)簡(jiǎn)化。所謂狀態(tài)簡(jiǎn)化，就是要獲得一個(gè)最小化的狀態(tài)表。這個(gè)表不僅能正確地反映設(shè)計(jì)的全部要求，而且狀態(tài)的數(shù)目最少。二、狀態(tài)表的簡(jiǎn)化一般情況下，原始狀態(tài)圖和原始狀態(tài)表中存在著多

等效狀態(tài)：設(shè)狀態(tài)S1和S2是完全確定狀態(tài)表中的兩個(gè)狀態(tài),如果對(duì)于所有可能的輸入序列，分別從狀態(tài)S1 和狀態(tài)S2出發(fā)，所得到的輸出響應(yīng)序列完全相同，則狀態(tài)S1和S2是等效的，記作(S1,S2). 或說，狀態(tài)S1和S2是等效對(duì)。

等效狀態(tài)可以合并。等效狀態(tài)：設(shè)狀態(tài)S1和S2是完全確定狀態(tài)表中的兩

等效狀態(tài)傳遞性：(S1,S2),(S2,S3)→(S1,S3)

等效類：彼此等效的狀態(tài)集合。

最大等效類：不被其它等效類所包含的等效類，即所有彼此等效狀態(tài)的集合。

一個(gè)狀態(tài)也可能是一個(gè)最大等效類。

狀態(tài)簡(jiǎn)化的任務(wù)是：要在原始狀態(tài)表中找出全部最大等效類(最大等效類集合)，并將每一個(gè)最大等效類用一個(gè)狀態(tài)來表示。等效狀態(tài)傳遞性：(S1,S2),(S2,S3)→(S1,1.判別方法：第一、它們的輸出完全相同；假定狀態(tài)S1和S2是完全確定原始狀態(tài)表中的兩個(gè)現(xiàn)態(tài)，那么S1和S2等效的條件可歸納為在輸入的各種取值組合下：(1)次態(tài)相同；第二、它們的次態(tài)滿足下列條件之一，即(2)次態(tài)交錯(cuò)；(3)次態(tài)循環(huán)；(4)次態(tài)對(duì)等效。1.判別方法：第一、它們的輸出完全相同；假定狀態(tài)S1

SiSj1/0Sl0/10/1Sk1/0(1)次態(tài)相同：兩種狀態(tài)的次態(tài)相等B/0C/0D/1A/0B/0C/0B/0A/0XQn+1/ZQnABCD01Si和Sj等效B和D等效SiSj1/0Sl0/10/1Sk1/0(1)次態(tài)相同：兩(2)次態(tài)交錯(cuò)：“次態(tài)對(duì)”與“現(xiàn)態(tài)對(duì)”交錯(cuò)

SiSj0/01/01/0Sk0/0B/1D/1D/0B/1D/0C/1B/0C/1XQn+1/ZQnABCD01Si和Sj等效B和C等效次態(tài)相同或交錯(cuò)(2)次態(tài)交錯(cuò)：“次態(tài)對(duì)”與“現(xiàn)態(tài)對(duì)”交錯(cuò)SiSj0/01

SiSj1/01/0SkSl0/00/00/10/1Sm1/01/0(3)次態(tài)循環(huán)：C/0A/0C/0D/1C/0A/1B/0D/0XQn+1/ZQnABCD01次態(tài)交錯(cuò)或相同或循環(huán)若Si和Sj等效，則Sk和Sl等效若Sk和Sl等效，則Si和Sj等效若B、C等效，則A、D等效若A、D等效，則B、C等效SiSj1/01/0SkSl0/00/00/10/1Sm1(4)次態(tài)對(duì)等效。

SiSj1/01/0SlSk0/10/1次態(tài)交錯(cuò)或等效(Sk,Sl等效)C/0A/0C/0C/1C/0C/1B/0D/0XQn+1/ZQnABCD01B、C等效，所以A、D等效(4)次態(tài)對(duì)等效。SiSj1/01/0SlSk0/10/12.狀態(tài)簡(jiǎn)化方法：(1)觀察法化簡(jiǎn)例：簡(jiǎn)化下表所示的狀態(tài)表D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/ZQnABCD01

A和B，C和D的輸出完全相等；C和D在輸入的各種取值組合下，次態(tài)相同，因此C和D等效；最大等效類為{A}，{B}，{C,D},分別用A',B',C'表示；

A和B在x=1時(shí)的次態(tài)不滿足四條件之一，因此A和B不等效;2.狀態(tài)簡(jiǎn)化方法：(1)觀察法化簡(jiǎn)例：簡(jiǎn)化下表所示D/1A/D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/ZQnABCD01最小化狀態(tài)表為：C'/1A'/0C'/0A'/0B'/0A'/0XQn+1/ZQnA'B'C'01最大等效類為{A}，{B}，{C,D},分別用A',B',C'表示；

D/1A/0D/1A/0C/0A/0B/0A/0XQn+1/(2)隱含表法化簡(jiǎn)D/0C/1G/0D/0E/1C/0E/0D/1G/0D/0A/1F/0B/1C/0XQn+1/ZQnABCDEFG01例：簡(jiǎn)化下表所示的狀態(tài)表解：作隱含表,順序比較，尋找等效狀態(tài)對(duì)狀態(tài)對(duì)等效，打“√”；狀態(tài)對(duì)不等效，打“╳”；狀態(tài)對(duì)是否等效需進(jìn) 一步檢查，則標(biāo)記次態(tài)對(duì)。ABCDEFGFEDCBCFBEAECFCDDE(2)隱含表法化簡(jiǎn)D/0C/1G/0D/0E/1C/0E/0ABCDEFGFEDCBCFBEAECFCDDE處于循環(huán)鏈中的每一個(gè)狀態(tài)對(duì)都是等效狀態(tài)對(duì),一共四個(gè)等效對(duì)(A,B),(A,E),(B,E),(C,F)。關(guān)聯(lián)比較，確定等效狀態(tài)對(duì)AE→BE→CF√AB→CF√ABCDEFGFEDCBCFBEAECDDE確定最大等效類，作最小化狀態(tài)表:四個(gè)等效對(duì)(A,B),(A,E),(B,E),(C,F)

四個(gè)最大等效類(A,B,E),(C,F),(D),(G)

令以上四個(gè)最大等效類依次為a,b,c,d.D/0C/1G/0D/0E/1C/0E/0D/1G/0D/0A/1F/0B/1C/0XQn+1/ZQnABCDEFG01c/0b/1a/0c/1d/0c/0a/1b/0XQn+1/ZQnabcd01確定最大等效類，作最小化狀態(tài)表:四個(gè)等效對(duì)(A,B),三、狀態(tài)分配(狀態(tài)編碼)給最小化狀態(tài)表中的每一個(gè)狀態(tài)指定一個(gè)二進(jìn)制代碼，形成二進(jìn)制狀態(tài)表。通常情況下，狀態(tài)編碼的方案不一樣，所得到的輸出函數(shù)和激勵(lì)函數(shù)的表達(dá)式也不同，由此而設(shè)計(jì)出來的電路復(fù)雜度也不同。狀態(tài)分配的任務(wù)是：決定編碼的長度；尋找一種最佳的或接近最佳的狀態(tài)分配方案。三、狀態(tài)分配(狀態(tài)編碼)給最小化狀態(tài)表中的每一個(gè)狀態(tài)指定一個(gè)狀態(tài)分配的基本原則有四條：(1)在相同輸入條件下具有相同次態(tài)的現(xiàn)態(tài)，應(yīng)盡可能分配相鄰的二進(jìn)制代碼；(2)在相鄰輸入條件，同一現(xiàn)態(tài)的次態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；(3)輸出完全相同的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；(4)最小化狀態(tài)表中出現(xiàn)次數(shù)最多的狀態(tài)或初始狀態(tài)應(yīng)分配邏輯0。狀態(tài)分配的基本原則有四條：(1)在相同輸入條件下具有相同次例：對(duì)下表所示的狀態(tài)表進(jìn)行狀態(tài)分配解：現(xiàn)態(tài)次態(tài)/輸出x=0x=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1確定n=2確定分配方案

由規(guī)則(1)得A和B,A和C應(yīng)相鄰；

由規(guī)則(2)得C和D,C和A,B和D,A和B應(yīng)相鄰；

由規(guī)則(3)得A,B,C三者應(yīng)相鄰,即AB,AC,BC應(yīng)相鄰；

由規(guī)則(4)得A分配為邏輯0。例：對(duì)下表所示的狀態(tài)表解：現(xiàn)態(tài)次態(tài)/輸出x=0x=1AC/0ABDC0101y2y1A:B:C:D:y2y10 01 00 11 1

由規(guī)則(1)得A和B,A和C應(yīng)相鄰；

由規(guī)則(2)得C和D,C和A,B和D,A和B應(yīng)相鄰；

由規(guī)則(3)得A,B,C三者應(yīng)相鄰,即A和B,A和C,B和C應(yīng)相鄰；

由規(guī)則(4)得A分配為邏輯0。ABDC0101y2y1A:y2y10 0最后我們可以得到二進(jìn)制狀態(tài)表現(xiàn)態(tài)y2y1次態(tài)y2(n+1)y1(n+1)/輸出x=0x=10 00 11 11 001/010/000/101/011/011/010/100/0注意：有時(shí)滿足分配原則的分配方案不唯一，這時(shí)可任選一種。現(xiàn)態(tài)次態(tài)/輸出x=0x=1ABCDC/0C/0B/0A/1D/0A/0D/0B/1最后我們可以得到二進(jìn)制狀態(tài)表現(xiàn)態(tài)次態(tài)y2(n+1)y1(n+四、確定激勵(lì)函數(shù)和輸出函數(shù)例：若用D觸發(fā)器實(shí)現(xiàn)下表所示的二進(jìn)制狀態(tài)表，試寫出激勵(lì)和輸出函數(shù)。解：確定激勵(lì)函數(shù)現(xiàn)態(tài)y2y1y2(n+1)y1(n+1)/輸出Zx=0x=10001111010/000/001/100/101/000/110/111/1現(xiàn)態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)D2D11 00 00 10 00 10 01 01 11 00 00 10 00 10 01 01 100001111四、確定激勵(lì)函數(shù)和輸出函數(shù)例：若用D觸發(fā)器實(shí)現(xiàn)下表所示的二進(jìn)1000000101y1xy211101010D2現(xiàn)態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)D2D110000100010010111000010001001011000011110010000101y1xy211101100D11000000101y1xy211101010D2現(xiàn)態(tài)次態(tài)0Z=y2+xy10110000101y1xy211101011Z確定輸出函數(shù)現(xiàn)態(tài)y2y1y2(n+1)y1(n+1)/輸出Zx=0x=10001111010/000/001/100/101/000/110/111/1Z=y2+xy10110000101y1xy21110101例：若用J-K觸發(fā)器實(shí)現(xiàn)下表所示的二進(jìn)制狀態(tài)表，試寫出激勵(lì)和輸出函數(shù)。

現(xiàn)

態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)/輸出Zx=0x=10 00 11 11 011/000/000/101/001/000/110/111/0例：若用J-K觸發(fā)器實(shí)現(xiàn)下表所示的二進(jìn)制狀態(tài)表，試寫出激勵(lì)解：確定激勵(lì)函數(shù)現(xiàn)態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)J2K2J1K11 10 00 00 10 10 01 01 11d 1d0d d1d1 d1d1 1d0d 1d0d d1d0 d1d0 1d00001111現(xiàn)態(tài)y2y1y2(n+1)y1(n+1)/輸出Zx=0x=10001111011/000/000/101/001/000/110/111/0QQ(n+1)J K0 d1 dd 1d 00 00 11 01 1解：確定激勵(lì)函數(shù)現(xiàn)態(tài)次態(tài)0 0輸入激勵(lì)函數(shù)1 11d 1J1=1現(xiàn)態(tài)

y2y1次態(tài)y2(n+1)y1(n+1)0 00 11 11 00 00 11 11 0輸入x激勵(lì)函數(shù)J2K2J1K11 10 00 00 10 10 01 01 11d 1d0d d1d1 d1d1 1d0d 1d0d d1d0 d1d0 1d00001111xy2