簡述EDA技術(shù)的FPGA設(shè)計(jì)

【W(wǎng)ord版本下載可任意編輯】簡述EDA技術(shù)的FPGA設(shè)計(jì)物聯(lián)網(wǎng)、人工智能、大數(shù)據(jù)等新興技術(shù)的推動(dòng)，集成電路技術(shù)和計(jì)算機(jī)技術(shù)得到蓬勃發(fā)展。電子產(chǎn)品設(shè)計(jì)系統(tǒng)日趨數(shù)字化、復(fù)雜化和大規(guī)模集成化，各種電子系統(tǒng)的設(shè)計(jì)軟件應(yīng)運(yùn)而生。在這些化軟件中，EDA(ElectronicDesignAutomation)具有一定的代表性。EDA技術(shù)是一種基于芯片的現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法。它的優(yōu)勢主要集中在能用HDL語言開展輸入、開展PEn(可編程器件)的設(shè)計(jì)與仿真等系統(tǒng)設(shè)計(jì)?，F(xiàn)場可編程門陣列FPGA作為集成度和復(fù)雜程度的可編程ASIC。是ASIC的一種新型門類，它建立在創(chuàng)新的發(fā)明構(gòu)思和先進(jìn)的EDA技術(shù)之上。

EDA技術(shù)主要包括大規(guī)?？删幊踢壿嬈骷⒂布枋稣Z言、開發(fā)軟件工具及實(shí)驗(yàn)開發(fā)系統(tǒng)4個(gè)方面。其中，大規(guī)模可編程邏輯器件是利用EDA技術(shù)開展電子系統(tǒng)設(shè)計(jì)的載體硬件.描述語言是利用EDA技術(shù)開展電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段。開發(fā)軟件工具是利用EDA技術(shù)開展電子系統(tǒng)設(shè)計(jì)的智能化與自動(dòng)化設(shè)計(jì)工具。實(shí)驗(yàn)開發(fā)系統(tǒng)則是提供芯片電路及EDA實(shí)驗(yàn)、開發(fā)的外圍資源。

運(yùn)算器、乘法器、數(shù)字濾波器、二維卷積器等具有復(fù)雜算法的邏輯單元和信號處理單元的邏輯設(shè)計(jì)都町選用FPGA實(shí)現(xiàn)。以Xilinx的FPGA器件為例，它的構(gòu)造可以分為3個(gè)部分：可編程邏輯塊CLB(ConfigurableLosicBlocks)、可編程I/O模塊IOB(Input/OutputBlock)和可編程內(nèi)部連接PI(ProgrammableInterconnect)。CLB在器件中排列為陣列，周圍環(huán)形內(nèi)部連線，10B分布在四局的管腳上。Xilinx的CLB功能很強(qiáng)。不僅能夠?qū)崿F(xiàn)邏輯函數(shù)。還可以配置成R^M等復(fù)雜的形式。

現(xiàn)場可編程門陣列FPGA是含有大規(guī)模數(shù)字電路的通用性器件。這些數(shù)字電路之間的互聯(lián)網(wǎng)絡(luò)是由用戶使用更的軟件來定義的。FFCA可以開展無限次的重復(fù)編程，從一個(gè)電路到另一個(gè)電路的變化是通過簡單的卸載互聯(lián)文件來實(shí)現(xiàn)的，極大地推動(dòng)了復(fù)雜數(shù)字電路的設(shè)計(jì)，縮短了故障檢查的時(shí)間。

傳統(tǒng)的數(shù)字邏輯設(shè)計(jì)使用TTL電平和小規(guī)模的數(shù)字集成電路來完成邏輯電路圖。使用這些標(biāo)準(zhǔn)的邏輯器件已經(jīng)被證實(shí)是的手段。但是要求做一些布線和復(fù)雜的電路集成板(焊接調(diào)試)等工作，如果出現(xiàn)錯(cuò)誤。改動(dòng)起來特別麻煩。因此，采用傳統(tǒng)電子設(shè)計(jì)方案人員的很大一部分工作主要集中在設(shè)備器件之間物理連接、調(diào)試以及故障解決方面。正是因?yàn)镕PGA的EDA技術(shù)使用r更的計(jì)算機(jī)語言。電路的生成基本上是由計(jì)算機(jī)來完成，將使用戶能較快地完成更復(fù)雜的數(shù)字電路設(shè)計(jì)，由于沒有器件之間的物理連接。因此調(diào)試及故障排除更迅速、有效。

FPGA能開展無限次的重復(fù)編程。因此能夠在相同的器件上開展修改和卸載已經(jīng)完成好的設(shè)計(jì)。在一個(gè)FPGA芯片上的基本部件數(shù)量增加了很多，這使得在FPGA上實(shí)現(xiàn)非常復(fù)雜的電子電路設(shè)計(jì)變成比較現(xiàn)實(shí)。由于采用FPGA的EDA技術(shù)所產(chǎn)生的性價(jià)比更高一些，從而使得非常多的單位越來越多的采用這項(xiàng)技術(shù).并且這種增長趨勢仍舊在繼續(xù)。

FPGA中的邏輯塊是CLB.邏輯塊是指PLD(ProgrammablebgicDevice)芯片中按構(gòu)造劃分的功能模塊，它有相對獨(dú)立的組合邏輯單元。塊問靠互連系統(tǒng)聯(lián)系。FPGA的邏輯塊粒度小，輸入變量為4-8，輸出變量為1-2，每塊芯片中有幾十到上千個(gè)這樣的單元.使用時(shí)非常靈活。FPGA內(nèi)部互連構(gòu)造是靠可編程互聯(lián)PI實(shí)現(xiàn)邏輯塊之間的聯(lián)接。它的互聯(lián)是分布式的，它的延時(shí)與系統(tǒng)布局有關(guān)，不同的布局.互聯(lián)延時(shí)不同。根據(jù)FPGA的不同類型，可采用開關(guān)矩陣或反熔線絲技術(shù)將金屬線斷的端點(diǎn)連接起來，從而使信號可以交換于任意兩邏輯單元之間。

采用FPGA技術(shù)集成設(shè)計(jì)數(shù)字電路產(chǎn)品的特點(diǎn)就是可以使設(shè)計(jì)和實(shí)現(xiàn)相統(tǒng)一。無須前期風(fēng)險(xiǎn)投資，而且設(shè)計(jì)實(shí)現(xiàn)均在實(shí)驗(yàn)室的EDA開發(fā)系統(tǒng)上開展，周期很短，大大有利于產(chǎn)品的市場競爭需求，所以FPGA的應(yīng)用設(shè)計(jì)。特別適應(yīng)于電子新產(chǎn)品的小批量開發(fā)?？蒲许?xiàng)目的樣機(jī)試制以及ASIC產(chǎn)品設(shè)計(jì)的驗(yàn)證，能夠開展現(xiàn)場設(shè)計(jì)實(shí)現(xiàn)、現(xiàn)場仿真及現(xiàn)場修改。

FPGA所具有的無限次可重復(fù)編程能力，靈活的體系構(gòu)造，豐富的觸發(fā)器及布線資源等一系列的特點(diǎn)使得它可以滿足電子產(chǎn)品設(shè)計(jì)的多種需求。FPGA的應(yīng)用領(lǐng)域主要集中在替換通用