數(shù)字電子技術(shù)-考試復習選擇填空題匯總

.標準與-或式是由B構(gòu)成的邏輯表達式。(A)與項相或(B)最小項相或(C)最大項相與(D)或項相與.與十進制數(shù)〔53.5〕10等值的數(shù)或代碼為B。(A)(101011.101)8421BCD(B)(35.8)16(C)(110101.01)2(D)(65.1)8.某D/A轉(zhuǎn)換器滿刻度輸出電壓為10V,要求1mV的分辨率，其輸入數(shù)字量位數(shù)至少為B位。(A)13(B)14(C)15(D)16.在下面圖2所示中能實現(xiàn)邏輯狀態(tài)輸出Qn1Qn的電路為A;(A) (B)(A) (B) (C) (D)圖2應(yīng)選擇.一個12K8位存儲系統(tǒng)，需要地址線數(shù)為多少？需要2K4位存儲器芯片數(shù)為多少C。應(yīng)選擇(A)地址線13,芯片數(shù)6;(B)地址線10,芯片數(shù)6;(C)地址線14,芯片數(shù)12;(D)地址線13,芯片數(shù)12。.以下四種轉(zhuǎn)換器，B是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。(A)逐次逼近型(B)并聯(lián)比較型(C)雙積分型(D)施密特觸發(fā)器試卷一、〔20分〕選擇填空。.十進制數(shù)3.625的二進制數(shù)和8421BCD碼分別為〔B〕A.11.11和11.001B.11.101和0011.011000100101C.11.01和11.011000100101D.11.101和11.101.以下幾種說法中錯誤的選項是〔D〕A.任何邏輯函數(shù)都可以用卡諾圖表示。B.邏輯函數(shù)的卡諾圖是唯一的。C.同一個卡諾圖化簡結(jié)果可能不是唯一的。D.卡諾圖中1的個數(shù)和0的個數(shù)相同。.和TTL電路相比，CMOS電路最突出的優(yōu)點在于〔D〕A.可靠性高B.抗干擾能力強C.速度快D.功耗低.為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù)，可以使用〔B〕A.寄存器B.移位寄存器C.計數(shù)器D.存儲器.單穩(wěn)態(tài)觸發(fā)器的輸出脈沖的寬度取決于〔C〕A.觸發(fā)脈沖的寬度B,觸發(fā)脈沖的幅度C.電路本身的電容、電阻的參數(shù)D.電源電壓的數(shù)值.為了提高多諧振蕩器頻率的穩(wěn)定性，最有效的方法是〔C〕A.提高電容、電阻的精度B.提高電源的穩(wěn)定度C.采用石英晶體振蕩器C.保持環(huán)境溫度不變7.已知時鐘脈沖頻率為fcp,欲得到頻率為0.2fcp的矩形波應(yīng)采用〔AA.五進制計數(shù)器B.五位二進制計數(shù)器C.單穩(wěn)態(tài)觸發(fā)器C.多諧振蕩器8.在圖1-8用555定時器組成的施密特觸發(fā)電路中，它的回差電壓等于〔A.5VC.4VB.2VD.3V84625553-(1)15—+4V圖1-8、卜、/人——-

試卷一、〔18分〕選擇填空題1.2.用卡諾圖法化簡函數(shù)F(ABCD尸A.FBBCC.FDBC邏輯函數(shù)Fi、F2、F3的卡諾圖如圖A.F3=F1?F2C.F2=F1?F3m(0,2,3,4,6,11,12)+d(8,9,10,13,14,15)得最簡與-或式B.FADBCD.FCDBA1-2所示，他們之間的邏輯關(guān)系是b。B.F3=F1+F2D.F2=F1+F33.八選一數(shù)據(jù)選擇器74151組成的電路如圖A.LBACACBBC.LBACACBD圖1-21-3所示，則輸出函數(shù)為LBACACB,LBACACB4.圖1-4所示電路中，能完成enQn+1=Q邏輯功能的電路是〔QiJr1K!-QAQ0巷」Q圖1-4DD0210DsssED2D3D4D5D6D774HC151Y01JQ圖1-35.D/A轉(zhuǎn)換電路如圖1-5所示。電路的輸出電壓co等于〔bA.C.4.5V4.25VB.-4.5VD.-8.25V圖1-56.用1KX4位的DRAM設(shè)計4Kx8位的存儲器的系統(tǒng)需要的芯片數(shù)和地址線的根數(shù)是〔A.16片，10根C.8片，12根B.8D.167.某邏輯門的輸入端A、B和輸出端片，10根片，12根F的波形圖1-7所示，F(xiàn)與A、B的邏輯關(guān)系1.2.3.4.5.6.A.與非；B.、選擇，填空題〔同或;16分〕C.異或；D.或。圖1-7卡諾圖如圖1-1所示，電路描述的邏輯表達式A.B.C.D.BDADABBCBC+AD+BDABCDCDACAB在以下邏輯部件中，不屬于組合邏輯部件的是A.譯碼器C.全加器圖1-1B.編碼器D.寄存器八路數(shù)據(jù)選擇器，其地址輸入端〔選擇控制端〕有A.8個C.3個B.2個D.4個個。為將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，圖9.4.2所示電路的虛線框內(nèi)應(yīng)是A.或非門C.異或門B,與非門D.同或門一位十進制計數(shù)器至少需要A.3B.4B個觸發(fā)器。C.5有一A/D轉(zhuǎn)換器，其輸入和輸出有理想的線性關(guān)系。可求得當輸入2V電壓時，電路輸出的數(shù)字量為A.80HB.67HC.66H7.容量是512Kx8的存儲器共有D.

BC5FHT??CP_圖1-2D.10當分別輸入0V和5V電壓時，輸出的數(shù)字量為00H和FFH,A.512根地址線，8根數(shù)據(jù)線B.19根地址線，8根數(shù)據(jù)線C.17根地址線，8根數(shù)據(jù)線D.8根地址線，19根數(shù)據(jù)線。8.在雙積分A/D轉(zhuǎn)換器中，輸入電壓在取樣時間『內(nèi)的平均值Vi與參考電壓Vref應(yīng)滿足的條件是―B.A.|Vi||Vref|B.|Vi||Vref|C.|Vi|=|Vref|D.無任何要求試卷七一、選擇題〔每題2分，共16分〕.TTL與非門在電路中使用時，多余輸入端的處理一般是〔c〕。a.懸空b.通過一合適電阻接地c.通過一合適電阻接電源.欲用兩輸入與非門構(gòu)成一個二一十進制譯碼器，最少要用〔d〕兩