電子信息工程綜合實(shí)驗(yàn)

PAGE92電子信息工程綜合實(shí)驗(yàn)2011.12目錄：實(shí)驗(yàn)一、虛擬儀器綜合使用實(shí)驗(yàn)………………第3頁(yè)實(shí)驗(yàn)二、DDS信號(hào)發(fā)生器………第12頁(yè)實(shí)驗(yàn)六、基于FPGA的DDS信號(hào)源…………第22頁(yè)實(shí)驗(yàn)三、鎖相環(huán)路參數(shù)測(cè)試……第26頁(yè)實(shí)驗(yàn)四、數(shù)字頻率合成器的設(shè)計(jì)………………第35頁(yè)實(shí)驗(yàn)七、匹配濾波器……………第44頁(yè)實(shí)驗(yàn)八、相關(guān)器…………………第52頁(yè)實(shí)驗(yàn)九、正交調(diào)制器……………第65頁(yè)實(shí)驗(yàn)十、正交相干檢波器………第71頁(yè)實(shí)驗(yàn)十一、線性調(diào)頻脈沖壓縮…………………第76頁(yè)實(shí)驗(yàn)十二、動(dòng)目標(biāo)檢測(cè)及相參積累……………第83頁(yè)實(shí)驗(yàn)一虛擬儀器綜合使用實(shí)驗(yàn)實(shí)驗(yàn)?zāi)康膶W(xué)習(xí)掌握虛擬儀器DSO-2902示波器/邏輯分析儀和PC-LAB20000任意波形信號(hào)源的功能及使用方法，達(dá)到熟練運(yùn)用程度。二、實(shí)驗(yàn)儀器DSO-2902示波器/邏輯分析儀一臺(tái)PC-LAB20000任意波形信號(hào)源一臺(tái)普通示波器/信號(hào)源各一臺(tái)微機(jī)一臺(tái)微機(jī)專(zhuān)用直流電源一臺(tái)三、實(shí)驗(yàn)內(nèi)容了解DSO-2902示波器/邏輯分析儀基本配置。學(xué)習(xí)硬件及其軟件的安裝。掌握DSO-2902示波器/邏輯分析儀和PC-LAB20000任意波形信號(hào)源的使用方法。四、實(shí)驗(yàn)步驟在PC機(jī)上安裝好DSO-2902示波器/邏輯分析儀和PC-LAB20000任意波形信號(hào)源的軟件及硬件。打開(kāi)PC-LAB20000任意波形信號(hào)源操作過(guò)程：雙擊電腦桌面的“PC-LAB20000”圖標(biāo)；點(diǎn)擊選擇菜單中：NonePCG10378并點(diǎn)擊“OK”；點(diǎn)擊選擇實(shí)驗(yàn)者所需的信號(hào)波形、頻率、幅度、偏壓等指標(biāo)。再將DSO-2902示波器/邏輯分析儀的測(cè)試探頭與PC-LAB20000任意波形信號(hào)源的輸出電纜連接好。打開(kāi)DSO-2902示波器操作過(guò)程：雙擊電腦桌面的“DSO-2902”圖標(biāo)；電擊“確認(rèn)”；選擇單屏顯示，單擊“OK”；點(diǎn)擊屏幕上點(diǎn)擊“GO”鍵（按下“GO”意味著開(kāi)始捕捉，不按“GO”意味著停止捕捉）；點(diǎn)擊“AUTOSET”鍵，有波形出現(xiàn)在屏幕上（“Autoset”自動(dòng)設(shè)置示波器參數(shù)與捕捉的信號(hào)相匹配）；點(diǎn)擊鼠標(biāo)右鍵，出現(xiàn)參數(shù)窗口，調(diào)整參數(shù)詳細(xì)見(jiàn)附錄中操作指南相關(guān)內(nèi)容。用DSO-2902示波器觀察、測(cè)試、存儲(chǔ)各種信號(hào)的波形、幅度、頻率。用DSO-2902示波器FFT功能觀察各種信號(hào)的頻譜。了解測(cè)頻率有幾種方法，如何測(cè)？五、實(shí)驗(yàn)結(jié)果1．用DSO-2902示波器觀察、測(cè)試、存儲(chǔ)各種信號(hào)的波形、幅度、頻率。1）各波形參數(shù)特征波形正弦波方波三角波單脈沖串鋸齒波標(biāo)準(zhǔn)信號(hào)參數(shù)頻率1.5KHz500Hz200KHz40KHz10Hz峰峰值Vpp1V5V8V3V2.5V直流偏壓0V2V-1.5V3.5V0V測(cè)量條件探頭比率1:11:11:11:11:1采樣頻率100KHz50KHz10MHz10MHz1KHzX軸靈敏度500us/div1ms/div5us/div5us/div50ms/divY軸靈敏度200mV1V1V1V1V耦合方式DCDCDCDCDC2）各信號(hào)的波形（a）正弦波波形：圖1．信號(hào)源產(chǎn)生標(biāo)準(zhǔn)正弦信號(hào)波形圖2．示波器測(cè)得正弦信號(hào)波形頻率和峰峰值測(cè)量：（頻率1.515KHz，峰峰值984mV）在菜單中選擇“測(cè)量”，在其中設(shè)置A1的頻率、電壓最大值、電壓最小值、峰峰值框前打勾，單擊“OK”，最后按“顯示測(cè)量”。直流偏壓測(cè)量：將耦合方式調(diào)至AC檔，波形最低處對(duì)應(yīng)的電壓值是-0.488mV，然后將耦合方式調(diào)至DC檔，波形最低處對(duì)應(yīng)的電壓值是-0.456mV，因此直流偏壓值是0.032mV。但是要注意這種測(cè)量方法只適用于上下對(duì)稱(chēng)的波形。頻譜：可知，正弦信號(hào)的頻譜只有一根譜線，且這根譜線位于基頻處。（b）方波波形：圖3．信號(hào)源產(chǎn)生標(biāo)準(zhǔn)方波信號(hào)波形圖4．示波器測(cè)得方波信號(hào)波形頻率和峰峰值測(cè)量：（頻率500Hz，峰峰值4.96V）測(cè)量方法同上。直流偏壓測(cè)量：由于方波是上下對(duì)稱(chēng)的波形，測(cè)量時(shí)可以采用如上的方法，測(cè)量出的直流偏壓為1.90V。頻譜：可知，方波信號(hào)的頻譜有無(wú)窮根，且位于基頻的奇數(shù)倍，即基頻、三倍頻、五倍頻等等。由于方波信號(hào)不連續(xù)，所以幅度譜大致按1/n的規(guī)律遞減。（c）三角波波形：圖5．信號(hào)源產(chǎn)生標(biāo)準(zhǔn)三角波信號(hào)波形圖6．示波器測(cè)得三角波信號(hào)波形頻率和峰峰值測(cè)量：（頻率200KHz，峰峰值7.68V）測(cè)量方法同上。直流偏壓測(cè)量：由于三角波是上下對(duì)稱(chēng)的波形，測(cè)量時(shí)可以采用如上的方法，測(cè)量出的直流偏壓為-1.3V。頻譜：可知，三角波信號(hào)的頻譜有無(wú)窮根，且位于基頻的奇數(shù)倍，即基頻、三倍頻、五倍頻等等。由于方波信號(hào)的一階導(dǎo)數(shù)不連續(xù)，所以幅度譜大致按1/的規(guī)律遞減。（d）單脈沖串波形：圖7．信號(hào)源產(chǎn)生標(biāo)準(zhǔn)單脈沖串信號(hào)波形圖8．示波器測(cè)得單脈沖串信號(hào)波形頻率和峰峰值測(cè)量：（頻率40KHz，峰峰值3V）測(cè)量方法同上。直流偏壓測(cè)量：由于單脈沖串不是上下對(duì)稱(chēng)的波形，所以應(yīng)找單脈沖串的中線與GND比較。將耦合方式改成GND檔，就能找到GND線，再將耦合方式改成DC檔，找到波形的中線。由圖可知，測(cè)量出的直流偏壓為3.72V。頻譜：可知，單脈沖串的頻譜有無(wú)窮根，且幅度譜按sinc函數(shù)的包絡(luò)變化，能量主要集中在第一個(gè)零點(diǎn)間，稱(chēng)為等效帶寬。中間譜線的根數(shù)與重復(fù)周期和時(shí)寬的比值有關(guān)。（e）鋸齒波波形：圖9．信號(hào)源產(chǎn)生標(biāo)準(zhǔn)鋸齒波信號(hào)波形圖10．示波器測(cè)得鋸齒波信號(hào)波形頻率和峰峰值測(cè)量：（頻率10.101Hz，峰峰值2.4V）測(cè)量方法同上。直流偏壓測(cè)量：由于鋸齒波是上下對(duì)稱(chēng)的波形，測(cè)量時(shí)可以采用如上的方法，測(cè)量出的直流偏壓為16mV。頻譜：可知，鋸齒波信號(hào)的頻譜有無(wú)窮根，由于鋸齒波信號(hào)不連續(xù)，所以幅度譜大致按1/n的規(guī)律遞減。實(shí)驗(yàn)思考測(cè)量頻率的幾種方法：A、在菜單中點(diǎn)擊“視圖”，然后選擇“電子計(jì)數(shù)器”，最后選擇“A1”，屏幕上就會(huì)顯示當(dāng)前頻率值。B、在菜單中選擇“測(cè)量”，在其中設(shè)置A1的頻率框前打勾，單擊“OK”，最后按“顯示測(cè)量”。C、在測(cè)得的波形上測(cè)量一個(gè)周期的大小，周期的倒數(shù)就是所求頻率。注意，在用A、B兩種方法測(cè)頻率時(shí)，應(yīng)把觸發(fā)電平對(duì)應(yīng)的線拖到波形中。實(shí)驗(yàn)二DDS信號(hào)發(fā)生器一、設(shè)計(jì)目的學(xué)習(xí)掌握DDS信號(hào)源的原理設(shè)計(jì)。了解專(zhuān)用AD9850集成電路芯片功能，用專(zhuān)用芯片設(shè)計(jì)DDS信號(hào)源。學(xué)習(xí)掌握一種單片機(jī)的編程技巧與單片機(jī)的外圍電路設(shè)置，實(shí)現(xiàn)與專(zhuān)用芯片的對(duì)接。二、DDS工作原理簡(jiǎn)介目前頻率合成主要有三種方法：直接模擬電路實(shí)現(xiàn)法、鎖相環(huán)合成法和直接數(shù)字合成法。直接模擬電路實(shí)現(xiàn)法利用倍頻、分頻、混頻及濾波，從單一或幾個(gè)參數(shù)頻率中產(chǎn)生多個(gè)所需的頻率。該方法頻率轉(zhuǎn)換時(shí)間快，但是體積大、功耗大，目前已有逐步被淘汰的趨勢(shì)。鎖相環(huán)合成法通過(guò)鎖相環(huán)完成頻率的加、減、乘、除運(yùn)算。該方法結(jié)構(gòu)簡(jiǎn)化、便于集成，且頻譜純度高，目前使用比較廣泛，但存在高分辨率和快轉(zhuǎn)換速度之間的矛盾，一般只能用于大步進(jìn)頻率合成技術(shù)中。直接數(shù)字合成法DDS是近年來(lái)迅速發(fā)展起來(lái)的一種新的頻率合成方法。該技術(shù)從相位概念出發(fā)來(lái)對(duì)頻率進(jìn)行合成，采用數(shù)字取樣技術(shù)，將參考信號(hào)的頻率、相位、幅值等參數(shù)轉(zhuǎn)變成一組取樣函數(shù)，然后直接運(yùn)算出所需要的頻率信號(hào)。這種方法簡(jiǎn)單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速頻率轉(zhuǎn)換技術(shù)的要求。因直接數(shù)字合成法是采用數(shù)字化技術(shù)，在時(shí)鐘作用下，通過(guò)相位累加器將頻率控制字進(jìn)行線性相位累加產(chǎn)生的變化量，直接產(chǎn)生各種不同頻率的一種頻率合成方法。所以輸出信號(hào)中含有大量雜散譜線，超寬頻帶信號(hào)也將遇到諧波電平高，從而難以抑制諧波等問(wèn)題。這些問(wèn)題嚴(yán)重影響了DDS輸出信號(hào)的頻譜純度，也成為限制其應(yīng)用的主要因素。DDS的結(jié)構(gòu)原理圖如圖9—1所示，它由相位累加器、正弦ROM表、D∕A轉(zhuǎn)換器等組成。參考頻率由一個(gè)穩(wěn)定的晶體振蕩器產(chǎn)生，用它來(lái)同步整個(gè)合成器的各個(gè)組成部分。相位累加器由位加法器與位相位寄存器級(jí)聯(lián)構(gòu)成，類(lèi)似于一個(gè)簡(jiǎn)單的加法器。每來(lái)一個(gè)時(shí)鐘脈沖，加法器將控制字與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送到累加寄存器的數(shù)據(jù)輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位累加。由此可以看出，相位累加器在每一個(gè)參考頻率輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的輸出頻率就是DDS輸出的信號(hào)頻率。圖9-1鎖相環(huán)頻率合成器原理框圖用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器（ROM）的相位取樣地址。這樣就可以把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值(二進(jìn)制編碼)經(jīng)查找表查出，完成相位到幅值的轉(zhuǎn)換。波形存儲(chǔ)器的輸出送到D∕A轉(zhuǎn)換器，D∕A轉(zhuǎn)換器將數(shù)字形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬輸出信號(hào)。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。DDS的輸出頻率、參考時(shí)鐘頻率、相位累加器長(zhǎng)度以及頻率控制字之間的關(guān)系為式中，為參考時(shí)鐘頻率；是相位累加器長(zhǎng)度；為頻率控制字。由于DDS的最高輸出頻率受到奈奎斯特抽樣定理限制，所以以上計(jì)算的理論輸出頻率值為50％。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制，實(shí)際的輸出頻率帶寬只能達(dá)到40％左右。1．專(zhuān)用集成電路AD9850原理簡(jiǎn)介現(xiàn)在流行的DDS產(chǎn)品以AnalogDevices公司的較多。直接數(shù)字頻率合成具有頻率轉(zhuǎn)換速度快、頻率分辨率高、輸出相位連續(xù)和全數(shù)字化、易于集成、易于控制等優(yōu)點(diǎn)，是通信系統(tǒng)中各種頻率合成器的理想選擇。其應(yīng)用范圍包括頻率合成器、可編程時(shí)鐘發(fā)生器、雷達(dá)和掃描系統(tǒng)的FM調(diào)制源以及測(cè)試和測(cè)量裝置等。2．AD9850主要性能AD9850是AD公司推出的高集成度DDS頻率合成器。它內(nèi)部包括可編程DDS系統(tǒng)、高性能DAC及高速比較器，可實(shí)現(xiàn)全數(shù)字編程控制的頻率合成器，接上精密時(shí)鐘源時(shí)，可產(chǎn)生一個(gè)頻譜純凈、頻率和相位都可編程控制的模擬正弦波。此正弦波可直接用作信號(hào)源或轉(zhuǎn)換成方波用作時(shí)鐘。AD9850采用先進(jìn)的CDMS工藝，在3．3V供電時(shí)，典型總功耗為155mW；5V供電時(shí)，總功耗最大為480mW。最高參考時(shí)鐘為125MHz，輸出頻率分辨率可達(dá)0．0291Hz，允許產(chǎn)生的最高輸出頻率為62．5MHz。芯片內(nèi)部提供5bit數(shù)字控制相位調(diào)制，輸出的相位變化增量可為180、90、45、22．5、11．25的任意組合。利用芯片內(nèi)部的高速比較器，可將經(jīng)過(guò)濾波器的D/A輸出正弦波轉(zhuǎn)換為低抖動(dòng)的方波。AD9850有32位相位累加器，截?cái)喑?4位，輸入到正弦（ROM）查詢表，從查詢表輸出給D∕A。D∕A的輸出是兩個(gè)互補(bǔ)的模擬電流，在管腳12處接一個(gè)電阻，使?jié)M量程輸出為10～20mA電流，經(jīng)過(guò)濾波器輸出正弦波。圖9—2是AD9850的內(nèi)部框圖及管腳排列圖，各管腳功能如下。圖9-2AD9850的內(nèi)部框圖及管腳排列圖管腳l～4和管腳25～28(D0~D7)：8bit數(shù)據(jù)輸入端。用于下載32bit頻率調(diào)節(jié)字和8bit相位控制字。D7也可作為40bit串行數(shù)據(jù)字的輸入端。管腳5和管腳24(DGND)：數(shù)字地。管腳6和管腳23(DVDD)：數(shù)字電源。管腳7(W—CLK)：字裝載時(shí)鐘，用于裝載并行或串行的頻率∕相位∕控制字。管腳8(FQ—UD)：頻率更新，當(dāng)時(shí)鐘上升沿到來(lái)時(shí)，DDS將更新輸入寄存器的頻率∕相位，然后將指針指向字“0”。管腳9(CLKIN)：參考時(shí)鐘輸人，可以是一個(gè)連續(xù)的脈沖串或是在1∕2VCC偏壓下的正弦波輸入。管腳10、管腳19(AGND)：模擬地。管腳11、管腳18(AVDD)：模擬電壓端。管腳12(RSET)：DAC外接電阻，該電阻決定DAC輸出電流的最大值。對(duì)于典型應(yīng)用(=10mA)時(shí)，RSET的值為，另一端連接到地線。外接電阻RSET與DAC輸出電流的關(guān)系為=32×(1.248V∕RSET)。管腳13(QOUTB)：比較器的反相輸出端。管腳14(QOUT)：比較器的同相輸出端。管腳15(VINN)：比較器的反相輸入端。管腳16(VINN)：比較器的同相輸入端。管腳17(BL)：DAC的基準(zhǔn)電壓參考值，引線與內(nèi)部連接。管腳20(IOUTB)：DAC的補(bǔ)償模擬輸出端。管腳21(IOUT)：DAC的模擬電流輸出端。管腳22(RESET)：主復(fù)位端，當(dāng)該端是高電平時(shí)，除輸入寄存器外，所有寄存器將被清零，DAC輸出將在下一個(gè)時(shí)鐘周期后變?yōu)镃OS(0)。DDS電路本質(zhì)上是一個(gè)數(shù)字分頻器，其步進(jìn)分辨率等于參考時(shí)鐘頻率除以，為頻率控制碼的bit寬度。相位累加器是一個(gè)可變步進(jìn)的計(jì)數(shù)器，每個(gè)時(shí)鐘脈沖，其值增加一次。當(dāng)計(jì)數(shù)器溢出時(shí)，它會(huì)自動(dòng)歸零，使得信號(hào)波形輸出一直保持連續(xù)。頻率控制字控制計(jì)數(shù)器的計(jì)數(shù)增量，也就是每個(gè)時(shí)鐘周期相位的增加值。相位增量越大，則相位變化速度越快，輸出頻率也就越高。AD9850采用一種專(zhuān)有的算法將截?cái)酁?4bit的相位值轉(zhuǎn)換為余弦值。這種獨(dú)特的算法采用很小容量的ROM查找表和DSP技術(shù)來(lái)實(shí)現(xiàn)，這使得AD9850的體積和功耗都很小。輸出信號(hào)頻率、參考時(shí)鐘、頻率控制碼之間的關(guān)系為式中，=32bit控制字；=輸人參考時(shí)鐘頻率MHz。由于AD9850輸出的是一個(gè)采樣信號(hào)，所以它的輸出頻譜符合奈奎斯特采樣定律。其輸出頻譜包含主頻譜和鏡像頻率。鏡像頻率等于時(shí)鐘頻率的整數(shù)倍加(減)輸出頻率。由于D∕A量化的緣故，鏡像頻率的幅值以sin()÷為包絡(luò)滾降變化。一般可以在D∕A輸出端與比較器輸入端之間用一個(gè)低通濾波器來(lái)消除鏡像頻率的影響。顯然，輸出信號(hào)頻率與參考時(shí)鐘頻率之間的關(guān)系應(yīng)該仔細(xì)考慮，以防不必要的錯(cuò)誤。3．AD9850的編程AD9850包含一個(gè)40bit寄存器，用來(lái)控制32bit頻率控制字、5bit相位調(diào)整字以及斷電模式。寄存器可以用并行或者串行方法來(lái)寫(xiě)入。在并行模式下，一個(gè)8bit總線用來(lái)寫(xiě)寄存器。此時(shí)40bit寄存器分為5個(gè)8bit寄存器。W—CLK和FQ—UD信號(hào)用來(lái)尋址和加載這些寄存器。在FQ—UD的上升沿處，40bit控制字被整體置入并生效，同時(shí)內(nèi)部地址指針被復(fù)位指向第一個(gè)8bit寄存器。在W—CLK的上升沿處，8bit數(shù)據(jù)D[7～0]被寫(xiě)入地址指針指向的寄存器，然后地址指針自動(dòng)移動(dòng)到下一個(gè)寄存器。在5次寫(xiě)操作之后，多余的寫(xiě)操作將被忽略，除非芯片被復(fù)位，或者FQ—UD的上升沿復(fù)位地址指針。在串行模式下，每個(gè)W—CLK上升沿寫(xiě)入40bit中的1bit數(shù)據(jù)(管腳25信號(hào)D7)。所有的40bit數(shù)據(jù)都被寫(xiě)入后，一個(gè)FQ—UD的脈沖使這些寫(xiě)入的值生效?？刂茢?shù)據(jù)的具體內(nèi)容參見(jiàn)表9—1和表9—2。表9-18位并行裝載數(shù)據(jù)∕控制字的功能表Worddata[7]data[6]data[5]data[4]data[3]data[2]data[1]data[0]W0Phase-b4(MSB)Phase-b3Phase-b2Phase-b1Phase-b0(LSB)Power-DownControlControlW1Freq-b31(MSB)Freq-b30Freq-b29Freq-b28Freq-b27Freq-b26Freq-b25Freq-b24W2Freq-b23Freq-b22Freq-b21Freq-b20Freq-b19Freq-b18Freq-b17Freq-b16W3Freq-b15Freq-b14Freq-b13Freq-b12Freq-b11Freq-b10Freq-b9Freq-b8W4Freq-b7Freq-b6Freq-b5Freq-b4Freq-b3Freq-b2Freq-b1Freq-b0(LSB)表9-240位串行裝載數(shù)據(jù)功能表W0Freq-b0(LSB)W14Freq-b14W28Freq-b28W1Freq-b1W15Freq-b15W29Freq-b29W2Freq-b2W16Freq-b16W30Freq-b30W3Freq-b3W17Freq-b17W31Freq-b31(MSB)（）W4Freq-b4W18Freq-b18W32ControlW5Freq-b5W19Freq-b19W33ControlW6Freq-b6W20Freq-b20W34Power-DownW7Freq-b7W21Freq-b21W35Phase-b0(LSB)W8Freq-b8W22Freq-b22W36Phase-b1W9Freq-b9W23Freq-b23W37Phase-b2W10Freq-b10W24Freq-b24W38Phase-b3W11Freq-b11W25Freq-b25W39Phase-b4(MSB)W12Freq-b12W26Freq-b26W13Freq-b13W27Freq-b27注意：有一些特定的編碼是制造商用來(lái)測(cè)試芯片的，會(huì)造成AD9850暫時(shí)無(wú)法使用。用戶應(yīng)該盡量避免輸入這些編碼，如表9—3示。表9-3廠家保留內(nèi)部測(cè)試控制碼裝載格式廠家保留碼并行1.W0=XXXXXX102.W0=XXXXXX01串行1.W32=1；W33=02.W32=0；W33=13.W32=1；W33=1軟件流程三、設(shè)計(jì)指標(biāo)要求1．實(shí)現(xiàn)正弦波、方波信號(hào)輸出，頻率范圍0～10KHZ。2．正弦波信號(hào)輸出幅值為200mV，方波信號(hào)輸出幅值為T(mén)TL電平。3．信號(hào)輸出阻抗：50～70。四、設(shè)計(jì)內(nèi)容要求1．采用AD9850或其他DDS芯片，按照上述指標(biāo)設(shè)計(jì)制作出信號(hào)源。2．完成整體電路的設(shè)計(jì)與調(diào)試制作。3．寫(xiě)出實(shí)驗(yàn)設(shè)計(jì)報(bào)告，報(bào)告內(nèi)容要有電路原理且數(shù)據(jù)齊全，總結(jié)心得體會(huì)。五、測(cè)試1、用DSO_2902示波器觀察及測(cè)試DDS信號(hào)產(chǎn)生器實(shí)驗(yàn)板的波形、頻率范圍、最小分辨率、轉(zhuǎn)換速度等指標(biāo)，調(diào)整按鍵并記錄每個(gè)鍵的用途，以及記錄DDS輸出的波形、頻率范圍、最小分辨率。2、用頻譜分析儀分別觀察DDS輸出濾波器前后的頻譜，記錄觀察的現(xiàn)象并得出結(jié)論。六、實(shí)驗(yàn)結(jié)果1.DDS信號(hào)源的輸出頻率范圍：1KHz-10MHz。2.步進(jìn)頻率=1KHz。3.每個(gè)按鍵的功能：S1:移動(dòng)LED顯示器顯示的小數(shù)點(diǎn)。每按動(dòng)一下S1，小數(shù)點(diǎn)向后移動(dòng)一位。S2：實(shí)現(xiàn)加1的功能。小數(shù)點(diǎn)調(diào)整至某一位，每按動(dòng)一下S2，則該位的數(shù)字加1。S3:對(duì)于調(diào)整之后的數(shù)據(jù)進(jìn)行確認(rèn)。在數(shù)據(jù)調(diào)整好之后，按動(dòng)S3即可對(duì)數(shù)據(jù)進(jìn)行確認(rèn)。S4：實(shí)現(xiàn)清零功能。使用S4時(shí)應(yīng)注意，數(shù)據(jù)在確定以后是無(wú)法清零的，按動(dòng)S1，當(dāng)LED顯示器上顯示小數(shù)點(diǎn)時(shí)，S4才有效，此時(shí)按動(dòng)S4，數(shù)據(jù)被清零。實(shí)驗(yàn)六基于FPGA的DDS信號(hào)源一、實(shí)驗(yàn)?zāi)康牧私獠捎肍PGA設(shè)計(jì)DDS信號(hào)源的工作原理。掌握采用FPGA芯片實(shí)現(xiàn)DDS信號(hào)源設(shè)計(jì)方法。掌握FPGA的EDA軟件的實(shí)現(xiàn)方法。二、實(shí)驗(yàn)儀器示波器、萬(wàn)用表、頻率計(jì)。三、實(shí)驗(yàn)原理1DDS的基本原理DDS技術(shù)是一種把一系列數(shù)字量形式的信號(hào)通過(guò)DAC轉(zhuǎn)換成模擬量形式的信號(hào)的合成技術(shù)，它是將輸出波形的一個(gè)完整的周期、幅度值都順序地存放在波形存儲(chǔ)器中，通過(guò)控制相位增量產(chǎn)生頻率、相位可控制的波形。DDS電路一般包括基準(zhǔn)時(shí)鐘、相位增量寄存器、相位累加器、波形存儲(chǔ)器、D/A轉(zhuǎn)換器和低通濾波器（LPF）等模塊，如圖1.1所示。 相位增量寄存器寄存頻率控制數(shù)據(jù)，相位累加器完成相位累加的功能，波形存儲(chǔ)器存儲(chǔ)波形數(shù)據(jù)的單周期幅值數(shù)據(jù)，D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值數(shù)據(jù)轉(zhuǎn)化為所要求合成頻率的模擬量形式信號(hào)，低通濾波器濾除諧波分量。整個(gè)系統(tǒng)在統(tǒng)一的時(shí)鐘下工作，從而保證所合成信號(hào)的精確。每來(lái)一個(gè)時(shí)鐘脈沖，相位增量寄存器頻率控制數(shù)據(jù)與累加寄存器的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送至累加寄存器的數(shù)據(jù)輸出端。這樣，相位累加器在參考時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相位累加器累加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是DDS合成信號(hào)的一個(gè)頻率周期，累加器的溢出頻率就是DDS輸出的信號(hào)頻率。相位累加器輸出的數(shù)據(jù)的高位地址作為波形存儲(chǔ)器的地址，從而進(jìn)行相位到幅值的轉(zhuǎn)換，即可在給定的時(shí)間上確定輸出的波形幅值。圖SEQ圖表\*ARABIC1-1:DDS原理圖波形存儲(chǔ)器產(chǎn)生的所需波形的幅值的數(shù)字?jǐn)?shù)據(jù)通過(guò)D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬信號(hào)，經(jīng)過(guò)低通濾波器濾除不需要的分量以便輸出頻譜純凈的所需信號(hào)。信號(hào)發(fā)生器的輸出頻率fo可表示為：(1.1)式中為系統(tǒng)時(shí)鐘，為系統(tǒng)分辨率，N為相位累加器位數(shù)，M為相位累加器的增量。參數(shù)確定及誤差分析.2參數(shù)確定首先確定系統(tǒng)的分辨率，最高頻率，及最高頻率下的最少采樣點(diǎn)數(shù) 根據(jù)需要產(chǎn)生的最高頻率以及該頻率下的最少采樣點(diǎn)數(shù)，由公式(1.2)確定系統(tǒng)時(shí)鐘的下限值。同時(shí)又要滿足分辨率計(jì)算公式(1.3)綜合考慮決定的值。 選定了的值后，則由公式(1.3)可 得＝,據(jù)此可確定相位累加器位數(shù)N。 然后由最高輸出頻率(1.4)推出M＝，得出相位增量寄存器為S位。 確定波形存儲(chǔ)器的地址位數(shù)W，本系統(tǒng)中決定寄存?zhèn)€數(shù)據(jù)值，因此RAM地址為Z位。一般選用FPGA/CPLD器件作為DDS的實(shí)現(xiàn)器件，對(duì)于D/A轉(zhuǎn)換器的選擇，首先要考慮到D/A轉(zhuǎn)換器的轉(zhuǎn)換速率。要實(shí)現(xiàn)所需的頻率，D/A的轉(zhuǎn)換速度要大于，然后根據(jù)D/A轉(zhuǎn)換器字長(zhǎng)所帶來(lái)的誤差，決定D/A的位數(shù)。由此選擇D/A轉(zhuǎn)換器的型號(hào)。3DDS的FPGA實(shí)現(xiàn)設(shè)計(jì)本設(shè)計(jì)要求DDS實(shí)現(xiàn)的性能指標(biāo)為：當(dāng)系統(tǒng)時(shí)鐘頻率為24MHz時(shí),分辨率為1.43Hz，當(dāng)相位增量寄存器為19位時(shí),最高輸出頻率是749731Hz。(理論上完全可以達(dá)到，甚至更高，但是由于受到DA器件及運(yùn)算放大器的影響，實(shí)際中的頻率不可能達(dá)到)。根據(jù)上面所列公式可以得出：累加器位數(shù)N=24；相位增量寄存器為19位。如圖3.1所示，DDS系統(tǒng)包括相位增量寄存器、相位累加器、地址寄存器、波形存儲(chǔ)器、時(shí)鐘倍頻器及地址發(fā)生部分等幾個(gè)模塊。內(nèi)部所有模塊均用Verilog語(yǔ)言編寫(xiě)或調(diào)用maxplus2中的已有的lpm庫(kù)文件，其頂層設(shè)計(jì)用原理圖的方式進(jìn)行模塊間的連接。圖3.1DDS系統(tǒng)框圖下面就上面向個(gè)模塊的結(jié)構(gòu)進(jìn)行論述:3.1相位累加器相位累加器在參考時(shí)鐘的作用下，進(jìn)行線性相位累加，當(dāng)相位累加器累加滿量時(shí)就會(huì)產(chǎn)生一次溢出，完成一個(gè)周期性的動(dòng)作，這個(gè)周期就是DDS合成信號(hào)的一個(gè)頻率周期，累加器的溢出頻率就是DDS輸出的信號(hào)頻率。相位增量分段寄存器的端口如圖3.1.1所示。根據(jù)前面的計(jì)算可知，相位增量寄存器需要24位。圖3.1.1相位增量寄存器圖3.1.2是相位增量分段寄存器仿真圖，從圖中可以看出，在時(shí)鐘的激勵(lì)下,累加器的仿真結(jié)果是正確的.圖3.1.2累加器的仿真結(jié)果3.2波形存儲(chǔ)器 波形存儲(chǔ)器實(shí)際上就是一個(gè)ROM，波形存儲(chǔ)器存儲(chǔ)的是所生成波形一周期采樣256點(diǎn)的數(shù)據(jù)值，通過(guò)地址的改變，所輸出的值就會(huì)變化，因?yàn)?，地址不一定是連續(xù)變化的，所以所輸出的值也不是連續(xù)的，在同樣的時(shí)鐘周期下，地址間隔的變化也就造成了生成波形的頻率的變化。地址值每溢出一次，便完成了一個(gè)周期的輸出。 當(dāng)改變波形存儲(chǔ)器中波形數(shù)據(jù)時(shí)，也就改變了輸出波形。圖3.2.1ROM模塊 ROM的設(shè)計(jì)直接調(diào)用LPM中的庫(kù)生成，端口分別為：時(shí)鐘輸入端clock,輸出數(shù)據(jù)總線daout(7:0)，輸入數(shù)據(jù)總線result[23:16].地址總線address(7:0)是相位累加器輸出高8位的數(shù)據(jù).輸出數(shù)據(jù)總線douta(7:0)連接輸出緩沖通過(guò)FPGA的I/O口輸出，作為D/A轉(zhuǎn)換器的輸入。3.3相位增量寄存器及顯示模塊.這個(gè)模塊的功能是接收從單片中傳來(lái)的數(shù)據(jù).從單片機(jī)中傳遞過(guò)來(lái)的數(shù)據(jù)為分兩部分,第一是頻率控制字,即給相位增量寄存器的控制字.第二是將當(dāng)前的輸出頻率顯示在數(shù)碼管上.這個(gè)模塊的底層文件是基于Verilog語(yǔ)言描述的,在頂層上生成相就的功能模塊.其生成的原理圖如圖3.3.1所示:圖3.3.1相位增量寄存器及顯示模塊上面的頂層模塊簡(jiǎn)要描述如下:clock是系統(tǒng)輸入時(shí)鐘,LED_SEG[7..0]是8段數(shù)碼管的段選,LED_WEI[2..0]是8個(gè)數(shù)碼管的位選。（這里聯(lián)接是38譯碼器的輸入端）。其源程序如下:moduleled_print(clock,//輸入時(shí)鐘led_seg,//數(shù)碼管段選led_wei,//數(shù)碼管位選Code,data_clk,write_data,);inputdata_clk;inputclock;//時(shí)鐘輸入input[7:0]Code;output[23:0]write_data;output[2:0]led_wei;//132,133,135output[7:0]led_seg;//131,130,128,122,121,120,119,118/*********************************************************/wireclock,rst;reg[2:0]led_wei;reg[7:0]led_seg;reg[23:0]count;//計(jì)數(shù)器單元reg[3:0]ledbuff;reg[23:0]times;//時(shí)分秒要分配的單元reg[3:0]seg_count;reg[3:0]seg_flag;regwrite_flag;reg[23:0]write_data;always@(posedgedata_clk)//送給FPGA的數(shù)據(jù)改變時(shí).beginseg_count=Code[3:0];//數(shù)據(jù)位seg_flag=Code[7:4];//標(biāo)志位case(seg_flag)//在數(shù)碼管中顯示的數(shù)字4'b0000:times[3:0]<=seg_count;4'b0001:times[7:4]<=seg_count;4'b0010:times[11:8]<=seg_count;4'b0011:times[15:12]<=seg_count;4'b0100:times[19:16]<=seg_count;4'b0101:times[23:20]<=seg_count;//給控制寄存器中的數(shù)據(jù)4'b0110:write_data[3:0]<=seg_count;4'b0111:write_data[7:4]<=seg_count;4'b1000:write_data[11:8]<=seg_count;4'b1001:write_data[15:12]<=seg_count;4'b1010:write_data[19:16]<=seg_count;4'b1011:write_data[23:20]<=seg_count;default:begintimes<=times;write_data<=write_data;endendcaseendalways@(posedgeclock)beginif(count==24'd1200000)//begincount=0;endelsebegincount=count+1;//write_data=24'd699;endend/******************數(shù)碼管掃描程序*************************/always@(count[12:10])begincase(count[12:10])3'h0:led_wei=3'b000;3'h1:led_wei=3'b001;3'h2:led_wei=3'b010;3'h3:led_wei=3'b011;3'h4:led_wei=3'b100;3'h5:led_wei=3'b101;3'h6:led_wei=3'b110;3'h7:led_wei=3'b111;default:led_wei=3'bzzz;endcasecase(count[12:10])3'h0:ledbuff=4'ha;3'h1:ledbuff=4'hb;3'h2:ledbuff=times[3:0];3'h3:ledbuff=times[7:4];3'h4:ledbuff=times[11:8];3'h5:ledbuff=times[15:12];3'h6:ledbuff=times[19:16];3'h7:ledbuff=times[23:20];default:ledbuff=3'bzzz;endcaseendalways@(ledbuff)begincase(ledbuff)4'h0:led_seg=8'h3f;//04'h1:led_seg=8'h06;//14'h2:led_seg=8'h5b;//24'h3:led_seg=8'h4f;//34'h4:led_seg=8'h66;//44'h5:led_seg=8'h6d;//54'h6:led_seg=8'h7d;//64'h7:led_seg=8'h07;//74'h8:led_seg=8'h7f;//84'h9:led_seg=8'h6f;//94'hb:led_seg=8'h76;//H4'ha:led_seg=8'h5b;//Z4'hc:led_seg=8'b00;default:led_seg=8'hzz;endcaseendendmodule3.4FPGA與單片機(jī)通信接口設(shè)計(jì)單片機(jī)在讀得矩陣鍵盤(pán)的控制字后,必須把相應(yīng)的數(shù)據(jù)傳遞給FPGA。本實(shí)驗(yàn)中單片機(jī)所傳遞的數(shù)據(jù)有兩大部分。第一是傳遞給相位增量寄存器的相位增量字。第二是數(shù)碼管要顯示當(dāng)前在頻率控制字下面的頻率輸出值。因?yàn)镕PGA只負(fù)責(zé)掃描8個(gè)數(shù)碼管，故其顯示的頻率值必須是單片機(jī)計(jì)算好后再將其值傳遞給FPGA顯示。如圖3.4.1所示:圖3.4.1FPGA與單片機(jī)通信接口設(shè)計(jì)單片機(jī)與FPGA接口總共用了9根線，一根時(shí)鐘線外加8根數(shù)據(jù)線。如圖3.4.1所示。每一個(gè)時(shí)鐘下降沿時(shí)，單片機(jī)傳送一個(gè)8位的數(shù)據(jù)到FPGA中。其中8位寬度的數(shù)據(jù)線中高四位的值表示的是FPGA內(nèi)各寄存器內(nèi)約定好的地址，低四位表示的數(shù)要傳遞過(guò)來(lái)的數(shù)據(jù)。在FPGA內(nèi)部有下面一段代碼：always@(posedgedata_clk)//送給FPGA的數(shù)據(jù)改變時(shí).beginseg_count=Code[3:0];//數(shù)據(jù)位seg_flag=Code[7:4];//標(biāo)志位case(seg_flag)//在數(shù)碼管中顯示的數(shù)字4'b0000:times[3:0]<=seg_count;4'b0001:times[7:4]<=seg_count;4'b0010:times[11:8]<=seg_count;4'b0011:times[15:12]<=seg_count;4'b0100:times[19:16]<=seg_count;4'b0101:times[23:20]<=seg_count;//給控制寄存器中的數(shù)據(jù)4'b0110:write_data[3:0]<=seg_count;4'b0111:write_data[7:4]<=seg_count;4'b1000:write_data[11:8]<=seg_count;4'b1001:write_data[15:12]<=seg_count;4'b1010:write_data[19:16]<=seg_count;4'b1011:write_data[23:20]<=seg_count;default:begintimes<=times;write_data<=write_data;endendcaseend在單片機(jī)每產(chǎn)生一個(gè)有下降的時(shí)鐘信號(hào)時(shí)，會(huì)執(zhí)行上面一塊代碼程序。每次傳送8位數(shù)據(jù)后，進(jìn)行分離如下：seg_count=Code[3:0];//數(shù)據(jù)位seg_flag=Code[7:4];//標(biāo)志位再根據(jù)各個(gè)標(biāo)志位的不同，傳遞給FPGA各個(gè)寄存器中不同的數(shù)據(jù)。高四位作為標(biāo)志位，最多可表示16種不同的情況，而本實(shí)驗(yàn)最多只用到其中的12種，因此是滿足要求的。3．4頂層框圖圖3.4.1生成的頂層框圖四、實(shí)驗(yàn)結(jié)果可得到線性調(diào)頻信號(hào)波形（I、Q路）：實(shí)驗(yàn)三鎖相環(huán)路參數(shù)測(cè)試實(shí)驗(yàn)一、實(shí)驗(yàn)?zāi)康?.掌握VCO壓控振蕩器的基本工作原理，加深對(duì)基本鎖相環(huán)工作原理的理解；2.熟悉鎖相式數(shù)字頻率合成器的電路組成與工作原理。二、電路工作原理本單元可做基本鎖相環(huán)和鎖相式數(shù)字頻率合成器兩個(gè)實(shí)驗(yàn)。總體框圖如圖8-1，電路原理圖如8-2所示。圖8-1基本鎖相環(huán)與鎖相式數(shù)字頻率合成器電原理圖1．4046鎖相環(huán)芯片介紹4046鎖相環(huán)的功能框圖如圖8-3所示。外引線排列管腳功能簡(jiǎn)要介紹：圖8-3CD4046管腳排列和功能框圖第1引腳（PD）：相位比較器2輸出的相位差信號(hào)，為上升沿控制邏輯。第2引腳（PD）：相位比較器1輸出的相位差信號(hào)，它采用異或門(mén)結(jié)構(gòu)，即鑒相特性為PD＝PD⊕PD第3引腳（PD）：相位比較器輸入信號(hào)，通常PD為來(lái)自VCO的參考信號(hào)。第4引腳（VCO）：壓控振蕩器的輸出信號(hào)。第5引腳（INH）：控制信號(hào)輸入，若INH為低電平，則允許VCO工作和源極跟隨器輸出；若INH為高電平，則相反，電路將處于功耗狀態(tài)。第6引腳（CI）：與第7腳之間接一電容，以控制VCO的振蕩頻率。第7引腳（CI）：與第6腳之間接一電容，以控制VCO的振蕩頻率。第8引腳（GND）：接地。第9引腳（VCO）：壓控振蕩器的輸入信號(hào)。第10引腳（SF）：源極跟隨器輸出。第11引腳（R）：外接電阻至地，分別控制VCO的最高和最低振蕩頻率。第12引腳（R）：外接電阻至地，分別控制VCO的最高和最低振蕩頻率。第13引腳（PD）：相位比較器輸出的三態(tài)相位差信號(hào)，它采用PD、PD上升沿控制邏輯。第14引腳（PD）：相位比較器輸入信號(hào)，PD輸入允許將0.1V左右的小信號(hào)或方波信號(hào)在內(nèi)部放大并再經(jīng)過(guò)整形電路后，輸出至相位比較器。第15引腳（V）：內(nèi)部獨(dú)立的齊納穩(wěn)壓二極管負(fù)極，其穩(wěn)壓值V≈5～8V，若與TTL電路匹配時(shí)，可以用來(lái)作為輔助電源用。第16管腳（V）：正電源，通常選+5V,或+10V，+15V。2．VCO壓控振蕩器 所謂壓控振蕩器就是振蕩頻率受輸入電壓控制的振蕩器。4046鎖相環(huán)的VCO是一個(gè)線性度很高的多諧振蕩器，它能產(chǎn)生很好的對(duì)稱(chēng)方波輸出。電源電壓工作在3V~8V之間。本電路取+5V電源。它利用由門(mén)電路組成的RS觸發(fā)器控制一對(duì)開(kāi)關(guān)管輪番地向定時(shí)電容正向充電和反向充電，從而形成自激振蕩，振蕩頻率與充電電流成正比。與的容量成反比，振蕩頻率不僅與定時(shí)電容、外加控制電壓有關(guān)而且還與電源電壓有關(guān)，與外接電阻、的比值也有關(guān)。3．鎖相式數(shù)字頻率合成器的工作原理 從圖8-2可見(jiàn)，U402（CD4522）、U403（CD4522）、U404（CD4522）為三級(jí)可預(yù)置分頻器，全部采用可預(yù)置BCD碼同步1/N計(jì)數(shù)器CD4522，可由4位小型撥動(dòng)開(kāi)關(guān)選擇。U402、U403、U404分別對(duì)應(yīng)著總分頻比N的百位、十位、個(gè)位分頻器，U402、U403、U404的輸入端一方面SW401、SW402、SW403分別置入分頻比的百位數(shù)、十位數(shù)、個(gè)位數(shù)以8421BCD碼的形式輸入。 使用時(shí)按所需分頻比N預(yù)置好SW401、SW402、SW403的輸入數(shù)據(jù)，，3位程序分頻器CD4522的數(shù)據(jù)輸入端~分別接有510K的下拉電阻，當(dāng)SW401、SW402、SW403沒(méi)有對(duì)系統(tǒng)單元數(shù)據(jù)輸入時(shí)，即開(kāi)路狀態(tài)時(shí)，此時(shí)下拉電阻把數(shù)據(jù)輸入端置為“0”電平；當(dāng)SW401、SW402、SW403工作時(shí)，則有相應(yīng)的“1”電平輸入到數(shù)據(jù)輸入端，使之置于“1”電平狀態(tài)，以便程序分頻器進(jìn)行處理。 在圖8-2電路圖中，當(dāng)程序分頻器的分頻比置成1，也就是把SW401、SW402均斷開(kāi)，SW403置成“0001”狀態(tài)。這時(shí)，該電路就是一個(gè)基本鎖相環(huán)電路。 當(dāng)三級(jí)程序分頻器的N值可由外部輸入進(jìn)行編程控制時(shí)，該電路就是一個(gè)鎖相式數(shù)字頻率合成器電路。用外接信號(hào)源所產(chǎn)生的1KHz方波信號(hào)，當(dāng)鎖相環(huán)鎖定后，可得到： 其中， 代入得：，移項(xiàng)得：由此可知，當(dāng)固定不變時(shí)，改變?nèi)?jí)程序分頻器的分頻比N，VCO的振蕩輸出頻率（也就是頻率合成器的輸出頻率）也得到相應(yīng)的改變。這樣，只要輸入一個(gè)固定信號(hào)頻率，即可得到一系列所需要的頻率，其頻率間隔等于，這里為1KHz。選擇不同的，可以獲得不同的頻率間隔。在用信號(hào)發(fā)生器產(chǎn)生的時(shí)鐘信號(hào)頻率時(shí)，其準(zhǔn)確頻率為1KHz。因而經(jīng)過(guò)三級(jí)程序分頻器與鎖相實(shí)驗(yàn)后，VCO壓控振蕩器的輸出頻率應(yīng)當(dāng)是1KHz的N倍數(shù)。三、實(shí)驗(yàn)內(nèi)容1．基本鎖相環(huán)實(shí)驗(yàn)（1）觀察鎖相環(huán)路的同步過(guò)程；（2）觀察鎖相環(huán)路的跟蹤過(guò)程；（3）觀察鎖相環(huán)路的捕捉過(guò)程；（4）測(cè)試環(huán)路的同步帶與捕捉帶，并計(jì)算它們的帶寬。2．鎖相式數(shù)字頻率合成器實(shí)驗(yàn)（1）在程序分頻器的分頻比N=1、10、100三種情況下：①測(cè)量輸入?yún)⒖夹盘?hào)的波形；②測(cè)量頻率合成器輸出信號(hào)的波形。（2）測(cè)量并觀察最小分頻比與最大分頻比。四、實(shí)驗(yàn)步驟及注意事項(xiàng)1．基本鎖相環(huán)實(shí)驗(yàn)（1）觀察環(huán)路的同步過(guò)程鎖相環(huán)在鎖定狀態(tài)下，如果輸入信號(hào)參考頻率保持不變，而VCO的振蕩頻率發(fā)生漂移導(dǎo)致時(shí)，則在環(huán)路的反饋控制作用下，使恢復(fù)仍然保持=的狀態(tài)，這種過(guò)程叫做同步過(guò)程。a.實(shí)驗(yàn)方法：將圖8-2電路圖中SW401、SW402、SW403設(shè)置為001狀態(tài)，此時(shí)分頻比為N=1。即將程序分頻器的分頻比設(shè)置為1(預(yù)置為001狀態(tài))。實(shí)驗(yàn)電路的鎖相環(huán)即成為基本鎖相環(huán)。其=/N=/1=b.以外接信號(hào)源作參考信號(hào)，加入方波信號(hào)源，令信號(hào)源輸出一個(gè)參考頻率為50KHz、電平為T(mén)TL的參考信號(hào)加于相位比較器的端。在TP402處測(cè)量，我們可看到，這時(shí)經(jīng)過(guò)環(huán)路的反饋控制，將偏離前項(xiàng)測(cè)出的的參考值而趨向于，直至也等于外接信號(hào)源的參考頻率值50KHz。這就是同步過(guò)程，基本鎖相環(huán)被外加信號(hào)源鎖定在的頻率上。（2）觀察環(huán)路的跟蹤過(guò)程鎖相環(huán)進(jìn)入鎖定狀態(tài)后，如果(現(xiàn)等于VCO的振蕩頻率)不變，輸入?yún)⒖碱l率發(fā)生飄移，則在環(huán)路的反饋控制作用下，使跟隨著的變化而變化，以保持的環(huán)路鎖定狀態(tài)。這種過(guò)程叫做跟蹤過(guò)程。實(shí)驗(yàn)方法：在上面實(shí)驗(yàn)的基礎(chǔ)上將外加信號(hào)源的頻率(參考頻率)逐次改變(模擬產(chǎn)生的漂移)，每改變一次，觀察一次的數(shù)值，可以看到：隨的變化即=的狀態(tài)。（3）觀察環(huán)路的捕捉過(guò)程鎖相環(huán)在初始失鎖狀態(tài)下，通過(guò)環(huán)路反饋控制作用，使VCO的振蕩頻率調(diào)整=的鎖定狀態(tài)，這個(gè)過(guò)程稱(chēng)為捕捉過(guò)程。實(shí)驗(yàn)方法：電路連接同前項(xiàng)，TP402處接頻率計(jì)，測(cè)量的數(shù)值，實(shí)驗(yàn)開(kāi)始時(shí)將信號(hào)源頻率()遠(yuǎn)離VCO的中心振蕩頻率(如令高于1.5MHz或遠(yuǎn)低于1KHz)使環(huán)路處于失鎖狀態(tài)，即，然后將從高端緩慢地降低(或從低端緩慢地升高)，當(dāng)降低(或升高)到一定數(shù)值，頻率計(jì)顯示等于時(shí)，即捕捉到了，環(huán)路進(jìn)入鎖定狀態(tài)。（4）測(cè)試環(huán)路的同步帶與捕捉帶實(shí)驗(yàn)方法：電路連接同前項(xiàng)，令信號(hào)源頻率()等于50KHz。這時(shí)環(huán)路應(yīng)處于鎖定狀態(tài)（=）。a.慢慢增加信號(hào)源的頻率，直至環(huán)路失鎖（）。此時(shí)信號(hào)源的輸出頻率就是同步帶的最高頻率。b.慢慢減小信號(hào)源的頻率，直到環(huán)路鎖定，此時(shí)信號(hào)源的輸出頻率就是捕捉帶的最高頻率。c.繼續(xù)慢慢減小信號(hào)源的頻率，直至環(huán)路失鎖，此時(shí)信號(hào)源的輸出頻率就是同步帶的最低頻率。d.慢慢增加信號(hào)源的頻率，直至環(huán)路鎖定。此時(shí)信號(hào)源的輸出頻率就是捕捉帶的最低頻率。2．鎖相式數(shù)字頻率合成器實(shí)驗(yàn)（1）測(cè)量UR的頻率和波形。用示波器頻率計(jì)在TP401上測(cè)量，應(yīng)為＝1KHz，高電平＝3.4V，低電平＝0V。（2）測(cè)量UV的頻率和波形（在TP402）正常工作時(shí)UV的波形應(yīng)和UR同頻同相，但UV的占空比與程序分頻器的分頻比N有關(guān)。若N＝1時(shí)（K402接2－3腳），與UR的波形相同；N不等于1時(shí)（K402接1－2腳），UV波形的占空比小于50％。（3）檢查最小分頻比和最大分頻比。將SW403，SW402都置于0位，SW401從置入十進(jìn)制數(shù)9開(kāi)始，逐漸減置數(shù)值，當(dāng)輸出頻率不符合的關(guān)系時(shí)，表示已不能鎖定VCO的頻率。頻率合成器已不能正常工作。則能滿足關(guān)系式的最小的分頻比值，即為該合成器的最小分頻比。同理，增大N的數(shù)值能夠滿足關(guān)系式的最大的分頻比值，即為該合成器的最大分頻比。本合成器分頻比的范圍滿足1～999。五、實(shí)驗(yàn)數(shù)據(jù)環(huán)路的同步帶與捕捉帶的測(cè)試①n置001，即，8位開(kāi)關(guān)的4,7位置on同步帶鎖定→失鎖捕捉帶失鎖→鎖定/KHZ/KHZ1.75448.2117.04434.241.75448.1916.94934.451.79548.8217.54434.34②n置001，即，8位開(kāi)關(guān)的1,7位置on同步帶鎖定→失鎖捕捉帶失鎖→鎖定/KHZ/KHZ16.72338.9157.7262.816.68340.2155.8268.716.76343.1156.5269.3測(cè)相位比較器的鑒相靈敏度：（KHZ）16.77114.5271.3330.1336.0（）0.140.250.500.750.80（V）0.481.523.1642.32從圖中可以看出，在一定范圍內(nèi)，△θ及U與fr均基本滿足線性關(guān)系。計(jì)算VCO壓控振蕩器的靈敏度：===86.94（KHZ/V）測(cè)頻率合成器的最大、最小分頻比：測(cè)得的最大分頻比的實(shí)際值為20，理論值計(jì)算：[]=[340.733/16.72]=[20.38]=20,因此理論上的最大分頻比也為20，經(jīng)驗(yàn)證，理論值與實(shí)際值相符合。實(shí)驗(yàn)四數(shù)字頻率合成器的設(shè)計(jì)一、實(shí)驗(yàn)?zāi)康?.掌握鎖相環(huán)及頻率合成器原理。2.利用數(shù)字鎖相環(huán)CD4046設(shè)計(jì)制作頻率合成器。3.利用有源濾波器將CD4046輸出方波。二、實(shí)驗(yàn)原理1．鎖相頻率合成器原理鎖相頻率合成器是基于鎖相環(huán)路的同步原理，由一個(gè)高準(zhǔn)度、高穩(wěn)定度的參考晶體振蕩器，合成出許多離散頻率。即將某一基準(zhǔn)頻率經(jīng)過(guò)鎖相環(huán)（PLL）的作用，產(chǎn)生需要的頻率。原理框圖如圖7-1所示。圖7-1鎖相環(huán)原理框圖由圖7-1可知，晶體振蕩器的頻率經(jīng)固定分頻后得到步進(jìn)參考頻率，將信號(hào)作為鑒相器的基準(zhǔn)與分頻器的輸出進(jìn)行比較，鑒相器的輸出正比與兩路輸入信號(hào)是相位差，經(jīng)環(huán)路濾波器得到一個(gè)平均電壓，控制壓控振蕩器（VCO）頻率的變化，使鑒相器的兩路輸入信號(hào)相位差不斷減小，直到鑒相器的輸出為零或?yàn)槟骋恢绷麟娖?，這時(shí)稱(chēng)為鎖定。鎖定后的頻率為即。當(dāng)預(yù)置分頻數(shù)變化時(shí)，輸出信號(hào)頻率隨著發(fā)生變化。鎖相環(huán)中的濾波器時(shí)間常數(shù)決定了跟隨輸入信號(hào)的速度，同時(shí)也限制了鎖相環(huán)的捕捉范圍，詳細(xì)原理見(jiàn)參考書(shū)。2．CD4046鎖相環(huán)工作原理數(shù)字鎖相環(huán)CD4046由兩個(gè)鑒相器、一個(gè)壓控振蕩器、一個(gè)源極跟隨器和一個(gè)齊納二極管組成。鑒相器有兩個(gè)共用輸入端和，輸入端既可以與大信號(hào)直接匹配，又可直接與小信號(hào)相接。自偏置電路可在放大器的線性區(qū)調(diào)整小信號(hào)電壓增益。鑒相器Ⅰ為異或門(mén)，鑒相器Ⅱ?yàn)樗慕M邊沿觸發(fā)器。由于CD4046的兩個(gè)鑒相器輸入信號(hào)均為數(shù)字信號(hào)，所以稱(chēng)CD4046位數(shù)字鎖相環(huán)。壓控振蕩器的輸出除受輸入電壓的控制外，還受禁止端INH的控制。當(dāng)禁止端INH為高電平時(shí)，禁止VCO和源極跟隨器工作；當(dāng)禁止端INH為低電平時(shí)，允許VCO和源極跟隨器輸出。齊納二極管用來(lái)輔助電源電壓的調(diào)整。CD4046的功能框圖和管腳排列如圖7-2所示。圖7-2CD4046管腳排列和功能框圖由于鑒相器Ⅰ為異或門(mén)，使用時(shí)要求兩個(gè)輸入信號(hào)必須都是占空比為50%為對(duì)稱(chēng)方波，此時(shí)它的鑒相范圍是，否則線性鑒相范圍將減小。在頻率合成器中，由于環(huán)路中的分頻輸出信號(hào)一般都不是對(duì)稱(chēng)方波，故都不使用鑒相器Ⅰ。鑒相器Ⅱ?yàn)樗慕MRS邊沿觸發(fā)器，它具有鑒相/鑒頻的功能，不像鑒相器Ⅰ依靠電平鑒相，鑒相器Ⅱ是依據(jù)脈沖邊沿進(jìn)行鑒相，對(duì)占空比無(wú)特殊要求，因而常使用在頻率合成器中。鑒相器Ⅱ在不同輸入相位差下輸出的時(shí)域波形及鑒相特性曲線如7-3所示。圖7-3鑒相器Ⅱ的時(shí)域波形和鑒相特性因?yàn)殍b相器Ⅱ輸出級(jí)是由一個(gè)增強(qiáng)型P溝道場(chǎng)效應(yīng)管和一個(gè)增強(qiáng)型N溝道場(chǎng)效應(yīng)管組成的三態(tài)驅(qū)動(dòng)電路，當(dāng)管腳上的參考頻率高于管腳上的比較信號(hào)頻率時(shí)，鑒相器Ⅱ輸出管腳電壓中的直流分量增加，這一增加的直流分量控制VCO振蕩頻率迅速提高；當(dāng)?shù)陀诠苣_上的比較信號(hào)頻率時(shí)，管腳電壓中的直流分量減小，而這一減小的直流分量控制VCO振蕩頻率迅速降低。管腳的脈沖寬度表明了相位差的大小，當(dāng)兩個(gè)輸入信號(hào)相同時(shí)，則輸出呈高阻狀態(tài)。VCO的輸出頻率最高不超過(guò)1.5MHz（74HC4046為15MHz左右），決定振蕩頻率的不僅和電源電壓有關(guān)，而且與外接阻容元件有關(guān)。振蕩頻率的定時(shí)元件有、和電容，無(wú)信號(hào)輸入時(shí)，VCO將振蕩在最低頻率上。當(dāng)使用不同電源時(shí)，與的關(guān)系、與的關(guān)系、/和/的關(guān)系如圖7-4(a)、(b)、(c)所示。圖7-4VCO頻率特性參數(shù)3．參考測(cè)量分析（1）VCO的壓控靈敏度與線性度。前已指出，VCO的壓控靈敏度是單位電壓控制下，VCO輸出角頻率的變化量，記作，定義為理想的壓控靈敏度應(yīng)是不變的，但實(shí)際中的是變化的，這樣壓控特性是非線性的，通常用線性度參量來(lái)描述線性度，越接近1越好，的定義為（2）、及的測(cè)量與計(jì)算為環(huán)路的自然諧振角頻率，為阻尼系數(shù)，為頻率轉(zhuǎn)換時(shí)間（即頻率合成器輸出從某一頻率跳變到另一頻率的時(shí)間）。環(huán)路鎖定后，相位差為常量，鑒相器輸出電壓是直流電壓，環(huán)路濾波器輸出也為直流電壓，用示波器可觀測(cè)的狀態(tài)變化，判定環(huán)路是否入鎖。改變分頻比的數(shù)值，環(huán)路即刻失鎖，若頻差在捕捉帶內(nèi)，經(jīng)短時(shí)間頻率的牽引，又進(jìn)入鎖定狀態(tài)。頻率合成器從失鎖到入鎖的時(shí)間，稱(chēng)為頻率轉(zhuǎn)換時(shí)間。實(shí)際測(cè)量時(shí)，可用一低頻TTL信號(hào)源接到分頻器預(yù)置碼的某一位上。利用低頻信號(hào)源高低電平，取代對(duì)應(yīng)的兩個(gè)可預(yù)置碼，再用示波器同時(shí)觀測(cè)信號(hào)源波形和點(diǎn)的波形，從示波器上讀出峰值時(shí)間和頻率轉(zhuǎn)換時(shí)間的特征參數(shù)。對(duì)應(yīng)波形如圖7-5所示。圖7-5分頻比N改變時(shí)的波形圖7-5表明，TTL方波的控制下，環(huán)路分頻比周期性的改變。鑒相器輸出一個(gè)周期性頻率階躍信號(hào)，從某一電壓開(kāi)始（或）。經(jīng)歷一個(gè)瞬態(tài)響應(yīng)過(guò)程，完成頻率牽引和相位鎖定，達(dá)到新的穩(wěn)態(tài)直流電壓（或）?？梢岳煤蛽Q算出阻尼系數(shù)和自然諧振角頻率。它們分別為CD4046中不包含環(huán)路濾波器，內(nèi)部的鑒相器和壓控振蕩器相互獨(dú)立，使用者可根據(jù)不同要求，合理地設(shè)計(jì)出環(huán)路濾波器參數(shù)，由于VCO輸入阻抗極高，在設(shè)計(jì)環(huán)路濾波器時(shí)可以不考慮其影響。因鎖相環(huán)是一個(gè)典型的自控系統(tǒng)（即相位反饋控制系統(tǒng)），和是兩個(gè)重要的參量，它對(duì)環(huán)路的性能影響很大。過(guò)大時(shí)，環(huán)路濾波器特性變差，輸出相位噪聲增大；過(guò)小，在頻率轉(zhuǎn)換過(guò)程中，的瞬態(tài)過(guò)沖較大，導(dǎo)致加長(zhǎng)。通常取值范圍是由頻率合成器的步進(jìn)間隔和工作頻率范圍，可計(jì)算出分頻比的變化范圍。一般取在。環(huán)路濾波器通常使用積分濾波器和無(wú)源比例積分器，如圖7-6(a)和7-6(b)所示。圖（a）RC積分器(b)無(wú)源比例積分器對(duì)于使用積分器的頻率合成器，有式中，是鑒相靈敏度，對(duì)數(shù)字電路的鑒相器，是固定值。CD4046鑒相器Ⅱ鑒相靈敏度為。電容的取值范圍為。對(duì)于使用無(wú)源比例積分器的頻率合成器，有值得提到的是，若采用一節(jié)積分器作為環(huán)路濾波器，它的穩(wěn)定性、頻率捕捉范圍等性能較差，因此應(yīng)用較少。無(wú)源比例濾波器具有兩個(gè)獨(dú)立的時(shí)間常數(shù)，因此和大體上能獨(dú)立選擇，這種靈活性使它獲得廣泛應(yīng)用。4．總體設(shè)計(jì)方案總體設(shè)計(jì)方案的參考框圖如圖7-7所示。方案要求頻率合器的工作范圍在100~160kHz,輸出為方波等。數(shù)字鎖相環(huán)CD4046中的VCO輸出為單極性多諧振蕩方波，因CD4046的管腳5加低電平時(shí)VCO起振、加高電平停振（VCO高阻輸出）。CD4046中集成了兩個(gè)鑒相器，即PDⅠ和PDⅡ，前者為異或門(mén)（不用），后者是觸發(fā)器型鑒相器（選用）。分頻器限定采用計(jì)數(shù)器CD4522。采用三片CD4522組成分頻器時(shí)，每片的預(yù)置端（ABCD）要置入數(shù)碼。三、主要設(shè)計(jì)指標(biāo)圖7-7總體設(shè)計(jì)框圖1限定使用鎖相環(huán)CD4046芯片,要求輸出信號(hào)為方波;2輸出頻率范圍內(nèi):100KHZ~300KHZ,頻率步進(jìn)間隔為20KHZ;3在頻率轉(zhuǎn)換20KHZ步進(jìn)間隔時(shí),要求頻率轉(zhuǎn)換時(shí)間小于5ms;4設(shè)計(jì)使用5V穩(wěn)壓電源四、實(shí)驗(yàn)內(nèi)容1、確定三參數(shù)R1、R2、C，由VCO頻率特性參數(shù)圖確定。當(dāng)使用不同電源時(shí)，C1與f0的關(guān)系、C1與的關(guān)系、R2/R1和/的關(guān)系如圖（a）、（b）、（c）所示。步驟：、已知電源電壓5V，輸出頻率范圍：100KHZ~300KHZ，可得=/=300/20=15，對(duì)照上圖（c），找到/=15的水平線，與VDD=5V的曲線相交，易得10<R2/R1<100。、對(duì)照上面的第一個(gè)圖，若要頻率達(dá)到100KHZ以上并且VDD=5V，則R1=10K。、依然對(duì)照上面第一個(gè)圖，由已確定的R1=10K,若要頻率達(dá)到100KHZ以上，則可得10pF<C<100pF,取C=40pF。、對(duì)照第二個(gè)圖，若要頻率達(dá)到100KHZ以上，且10<R2/R1<100，R1=10K，可得100K<R2<1000K,電路板上提供了510K的電阻，因此確定R2=510K，綜上可得：R1=10K，R2=510K，C=40pF又因?yàn)楸緦?shí)驗(yàn)是頻率合成，所以應(yīng)選擇CD4046的鑒相器2，即K402應(yīng)接2.完整電路圖如下：、環(huán)路濾波器的參數(shù)設(shè)計(jì)與測(cè)量①由實(shí)驗(yàn)二知，VCO壓控振蕩器的靈敏度=86.94（KHZ/V）②==0.796(V/rad)③ ,④測(cè)得快捕時(shí)間=2ms,頻率轉(zhuǎn)化時(shí)間=6ms。⑤=4/0.002=2000（rad/s）計(jì)算得:==14.7K==16.96實(shí)驗(yàn)七匹配濾波器一、實(shí)驗(yàn)?zāi)康?.了解匹配濾波器的工作原理。2.掌握二相編碼脈壓信號(hào)的壓縮比、主旁瓣比、碼元寬度的測(cè)量方法。3.加深和鞏固課堂所學(xué)有關(guān)距離分辨力、橫向?yàn)V波器和匹配濾波器方面知識(shí)。二、實(shí)驗(yàn)儀器示波器、直流穩(wěn)壓電源、萬(wàn)用表三、實(shí)驗(yàn)原理二相編碼信號(hào)的匹配濾波器為：H(f)=(f)*(f)式中，(f)為子脈沖匹配濾波器，(f)為橫向?yàn)V波器（即抽頭加權(quán)延時(shí)線求和網(wǎng)絡(luò)）。二相編碼信號(hào)的匹配濾波器結(jié)構(gòu)如圖1所示。橫向?yàn)V波器子脈沖匹配濾波器橫向?yàn)V波器子脈沖匹配濾波器圖1二相編碼信號(hào)的匹配濾波器結(jié)構(gòu)子脈沖匹配濾波器頻率特性為：(f)=sinc(fT)橫向?yàn)V波器頻率特性為：(f)=式中，P為碼長(zhǎng)，T為碼元寬度，為二相編碼信號(hào)。在此，采用數(shù)字信號(hào)處理省略了子脈沖匹配濾波器，所以脈壓輸出不再是三角波而是方波。橫向?yàn)V波器（即抽頭加權(quán)延時(shí)線求和網(wǎng)絡(luò)）的結(jié)構(gòu)如圖2所示，在此采用超大規(guī)模集成電路完成。四、實(shí)驗(yàn)電路該實(shí)驗(yàn)箱能夠產(chǎn)生矩形脈沖、m序列、PN截?cái)啻a、巴克碼、互補(bǔ)碼等多種信號(hào)以及其對(duì)應(yīng)的匹配濾波輸出。通過(guò)按鍵的選擇，可以觀察各種信號(hào)形式以及對(duì)應(yīng)的匹配濾波器輸出結(jié)果，測(cè)量各種信號(hào)的脈壓參數(shù)。具體實(shí)驗(yàn)電路如下所示：圖6-1圖6-1匹配處理系統(tǒng)實(shí)驗(yàn)箱實(shí)驗(yàn)箱OUT1端口為原始波形信號(hào)輸出，OUT2端口為信號(hào)匹配濾波輸出。數(shù)碼管用以顯示當(dāng)前信號(hào)波形以及頻率指示，K1~K8用來(lái)選擇波形以及當(dāng)前信號(hào)頻率。其含義如下：按鍵K1：數(shù)碼管顯示P。單脈沖。周期1ms；脈沖寬度30ms。按鍵K2：數(shù)碼管顯示SP。脈沖串。周期1ms；脈沖寬度10s。一個(gè)周期有7個(gè)單脈沖。按鍵K3：數(shù)碼管顯示31。31位m序列。無(wú)限長(zhǎng)；碼元寬度1s。按鍵K4：數(shù)碼管顯示P31。31位PN截?cái)啻a。周期1ms；碼元寬度1s。按鍵K5：數(shù)碼管顯示b13。13位巴克碼。周期1ms；碼元寬度1s。按鍵K6：數(shù)碼管顯示cb47。4位/7位組合巴克碼。周期1ms；碼元寬度1s。按鍵K7：數(shù)碼管顯示c32。雙路32位互補(bǔ)碼。周期1ms；碼元寬度1s。按鍵K8：數(shù)碼管顯示c321。輸出其中一路32位互補(bǔ)碼。周期1ms；碼元寬度1s。注：（1）每次按鍵，實(shí)驗(yàn)箱OUT1輸出碼元信號(hào)，OUT2相對(duì)應(yīng)的匹配輸出。（2）同一按鍵再按一次，碼元寬度增加，數(shù)碼管顯示帶小數(shù)點(diǎn)。五、實(shí)驗(yàn)內(nèi)容與步驟1、檢查實(shí)驗(yàn)箱電源以及信號(hào)輸出的連接方式。2、打開(kāi)實(shí)驗(yàn)箱電源以及示波器，調(diào)整示波器使觀察信號(hào)最佳。3、按鍵K1，數(shù)碼管顯示P，觀察OUT1輸出的單脈沖信號(hào)以及OUT2輸出的匹配濾波信號(hào)，記錄輸出波形。4、用示波器測(cè)量壓縮比、主旁瓣比、碼元寬度等參數(shù)。5、再次按鍵K1，改變單脈沖信號(hào)碼元寬度，LED4顯示帶小數(shù)點(diǎn)。觀察信號(hào)及匹配濾波器輸出的改變，測(cè)量各項(xiàng)參數(shù)。6、依次按鍵K2~K7，選擇不同的信號(hào)，重復(fù)步驟2~4，觀察波形，記錄數(shù)據(jù)。7、關(guān)閉實(shí)驗(yàn)電源，總結(jié)實(shí)驗(yàn)數(shù)據(jù)。8、將實(shí)驗(yàn)記錄數(shù)據(jù)填入表1，進(jìn)行分析。六、實(shí)驗(yàn)結(jié)果A.波形1、按鍵K1（單脈沖）按鍵K2（脈沖串）按鍵K3（31位m序列）按鍵K4（31位PN截?cái)啻a）5、按鍵K5（13位巴克碼）6、按鍵K6（4位/7位組合巴克碼）7、按鍵K7（雙路32位互補(bǔ)碼）按鍵K8（輸出其中一路32位互補(bǔ)碼）B.表格表1測(cè)試數(shù)據(jù)序號(hào)信號(hào)波形碼元寬度壓縮比主旁瓣比1單脈沖30s----2脈沖串10s33.93--331位m序列1s3138431位PN截?cái)啻a1s315.55513位巴克碼1s13.0512.7864位/7位組合巴克碼1s28.63.817雙路32位互補(bǔ)碼1s32.64.568其中一路32位互補(bǔ)碼1s32.64.56注意事項(xiàng)：壓縮比=主旁瓣比=其中，觀察OUT1輸出的脈沖串信號(hào)以及OUT2輸出的匹配濾波信號(hào)，測(cè)量壓縮比時(shí)應(yīng)該測(cè)3dB主峰寬度，其余信號(hào)匹配濾波器輸出為方波，直接測(cè)就行了。在測(cè)量電壓時(shí)應(yīng)保持電壓靈敏度一致，同時(shí)直流偏置offset設(shè)為0。測(cè)主旁瓣比應(yīng)測(cè)平臺(tái)電壓。實(shí)驗(yàn)八相關(guān)器實(shí)驗(yàn)在雷達(dá)、通信、自動(dòng)控制和各種信號(hào)處理系統(tǒng)中，被處理的信號(hào)通常摻雜著許多噪聲干擾，影響信號(hào)的檢測(cè)。為了解決在噪聲干擾下可靠地傳播信息，從接受的信號(hào)中提取所需要的信息，從接受的信號(hào)中提取所需要的信號(hào)，發(fā)展了相關(guān)處理方法。相關(guān)方法是信號(hào)分析、信號(hào)檢測(cè)中常用的一種基本方法。人們利用了周期信號(hào)自相關(guān)函數(shù)仍然是周期的且隨時(shí)間衰減得很慢，而噪聲的自相關(guān)函數(shù)隨時(shí)間的增長(zhǎng)很快就衰減為零的特性，可用相關(guān)器從信號(hào)和噪聲的混合波形中檢測(cè)出周期信號(hào)來(lái)。一、實(shí)驗(yàn)?zāi)康?、了解相關(guān)器的工作原理。2、加深理解相關(guān)器與匹配濾波器的關(guān)系。3、掌握采用相關(guān)器進(jìn)行信號(hào)處理的方法。二、實(shí)驗(yàn)儀器信號(hào)源、示波器、直流穩(wěn)壓電源、萬(wàn)用表。三、實(shí)驗(yàn)原理1.自相關(guān)器自相關(guān)器運(yùn)算是對(duì)一個(gè)信號(hào)或一個(gè)隨機(jī)信號(hào)或信號(hào)加噪聲的混合波形而言的，它的原理方框圖如圖1所示。圖1自相關(guān)器信號(hào)和噪聲混合波形x（t）分為兩路加入乘法器，一路直接加入，另一路經(jīng)延遲線（延時(shí)）加入。二者相乘后送至積分器。在積分器的輸出端即可得到信號(hào)和噪聲混合波形的自相關(guān)函數(shù)Rx（τ）：Rx（τ）=Rs（τ）+Rn（τ）+Rsn（τ）+Rns（τ）其中，Rs（τ）和Rn（τ）分別為信號(hào)和噪聲的自相關(guān)函數(shù)；Rsn（τ）和Rns（τ）分別為信號(hào)噪聲和噪聲信號(hào)的互相關(guān)函數(shù)。當(dāng)信號(hào)和噪聲不相關(guān)時(shí)，Rsn（τ）和Rns（τ）均為零；當(dāng)τ足夠大時(shí)，噪聲的自相關(guān)函數(shù)Rn（τ）衰減為零，這時(shí)：Rx（τ）=Rs（τ）==噪聲的自相關(guān)函數(shù)Rn（τ）隨著τ的增加很快地衰減；而信號(hào)的自相關(guān)函數(shù)Rs(τ)則隨著τ的增加仍保持著周期性的變化，這樣便可從噪聲中檢測(cè)出周期信號(hào)來(lái)。2.互相關(guān)器互相關(guān)運(yùn)算是對(duì)兩個(gè)信號(hào)或兩個(gè)不同的隨機(jī)過(guò)程而言的。它的原理方框圖如圖2所示。圖2互相關(guān)器Rxs（τ）==Rs（τ）+Rns（τ）上式當(dāng)輸入信號(hào)與噪聲不相關(guān)時(shí)，Rns（τ）為零。因此在互相關(guān)輸出端就直接得到輸入信號(hào)的自相關(guān)函數(shù)Rs（τ）。用互相關(guān)器檢測(cè)信號(hào)時(shí)，這兩個(gè)信號(hào)必須有相同的周期且建立同步關(guān)系。在圖2中，若s（t）為雷達(dá)發(fā)射信號(hào)，x(t)為回波信號(hào)，則它們的同步關(guān)系是很容易滿足的。在實(shí)際應(yīng)用中，互相關(guān)器在接受周期脈沖信號(hào)時(shí)特別有用，互相關(guān)接收可以用圖3的原理來(lái)實(shí)現(xiàn)。3.自相關(guān)器和互相關(guān)器的共同點(diǎn)從上述可知，當(dāng)輸入信噪比小時(shí)，互相關(guān)器比自相關(guān)器更為有效。然而，當(dāng)輸入信噪比大時(shí)，這兩種相關(guān)器的檢測(cè)能力則相差無(wú)幾。顯然，這是因?yàn)楫?dāng)輸入信噪比小時(shí)，互相關(guān)去利用了一個(gè)沒(méi)有噪聲干擾的本機(jī)信號(hào)，而這個(gè)本機(jī)信號(hào)在自相關(guān)器則是一個(gè)被噪聲干擾了得混合波形，只有當(dāng)信噪比足夠大時(shí)，這個(gè)混合波形才與無(wú)噪聲干擾的本機(jī)信號(hào)波形相差無(wú)幾。可見(jiàn)，在大信噪比時(shí)，采用自相關(guān)器其效果同互相關(guān)器一樣好，且便于實(shí)現(xiàn)。四、實(shí)驗(yàn)電路本實(shí)驗(yàn)裝置主要由波形產(chǎn)生電路以及相關(guān)運(yùn)算電路兩個(gè)模塊組成。主要使用了單片機(jī)和FPGA兩種可編程的器件聯(lián)合實(shí)現(xiàn)的，單片機(jī)處理開(kāi)關(guān)掃描和顯示電路，F(xiàn)PGA實(shí)現(xiàn)波形產(chǎn)生與輸出選擇，具有很大的靈活性和開(kāi)放性，系統(tǒng)原理圖如圖4所示。圖4相關(guān)器實(shí)驗(yàn)原理框圖如圖所示，本相關(guān)器實(shí)驗(yàn)裝置由回波信號(hào)x（t）產(chǎn)生器、發(fā)射信號(hào)s（t）產(chǎn)生器、延時(shí)電路、乘法器、低通濾波器及外圍控制電路及顯示電路等組成。乘法器和低通濾波器完成相關(guān)運(yùn)算功能，其原理上面已經(jīng)介紹。發(fā)射信號(hào)產(chǎn)生器產(chǎn)生脈沖、M序列和PN碼；回波信號(hào)產(chǎn)生器對(duì)脈沖串、M序列和PN碼進(jìn)行多普勒調(diào)制，模擬運(yùn)動(dòng)目標(biāo)回?fù)埽谎訒r(shí)電路則根據(jù)要求產(chǎn)生0~15個(gè)延時(shí)間隔的參考信號(hào)。本實(shí)驗(yàn)裝置的單片機(jī)選用的時(shí)Atmel公司的單片機(jī)AT89C55WD，單片機(jī)的數(shù)據(jù)地址復(fù)用口P0全部與FPGA相連，此外地址的高三位線也于FPGA相連，這主要是為了讓FPGA承擔(dān)為單片機(jī)地址譯碼選通外設(shè)的作用。單片機(jī)的WR、RD和ALE也與FPGA相連，這是為了保證單片機(jī)與FPGA的通信時(shí)的時(shí)序問(wèn)題。單片機(jī)的IO口P1口的8個(gè)I/O口全部接到開(kāi)關(guān)上，使用獨(dú)立式按鍵結(jié)構(gòu)中的查詢方式。按鍵輸入低電平有效，上拉電阻保證按鍵斷開(kāi)時(shí)，I/O口為高電平。本實(shí)驗(yàn)裝置使用四只數(shù)碼管作為顯示，選用共陰電路。因單片機(jī)I/O口有限，故使用串行移位寄存器74HC595串行連接以控制顯示器的顯示輸出。在單片機(jī)只需要用三個(gè)I/O口分別與74HC595的14（SER）腳，11（SRCLK）腳和12（RCLK）腳。鑒于篇幅限制，只畫(huà)了兩片74HC595和LED，實(shí)現(xiàn)電路中是四片（74HC595的工作時(shí)序以及工作狀態(tài)參見(jiàn)相關(guān)資料）。本實(shí)驗(yàn)裝置所用的FPGA芯片是Altera公司生產(chǎn)的EPF10K10QC208，它屬于是FLEX10K系列芯片。FPGA實(shí)現(xiàn)單片機(jī)輸入的控制信號(hào)的地址譯碼，并通過(guò)接收的信號(hào)控制外設(shè)。從單片機(jī)傳過(guò)來(lái)的控制信號(hào)，通過(guò)FPGA譯碼并將控制信號(hào)轉(zhuǎn)送到外部的CD4051和CD4053兩個(gè)模擬開(kāi)關(guān)電路，選擇合適的輸出信號(hào)。五、實(shí)驗(yàn)內(nèi)容和步驟本實(shí)驗(yàn)裝置按鍵、數(shù)碼管、功能和輸出信號(hào)類(lèi)型等操作如表1所示。表1按鍵、數(shù)碼管、功能和輸出信號(hào)類(lèi)型所截圖如下：0001：0023：0045：0047：0501：0523:0545：0547：1001：1023：1045：1047：1501：1523：1545：1547：2001：2023：2045：2047：2501：2523：2545：2547：2501：2523：2545：2547：3001：3023：3045：3047：3501：3523：3545：3547：4001：4023：4045：4047：4545：4547：5045：5047:5545:5547:2、實(shí)驗(yàn)裝置的連接實(shí)驗(yàn)裝置的Q9座“INPUT”連接到“信號(hào)源”上；Q9座“OUT1”和“OUT2”分別連接到示波器的兩個(gè)輸入端“CH1”和“CH2”上；正確連接“＋5V”和“±12V”電源。Q9座“INPUT”對(duì)應(yīng)的“信號(hào)源”輸出頻率設(shè)置為500Hz。3、測(cè)量、記錄并分析波形（1）按“K1”或“K2”鍵，使數(shù)碼管“DISP1”顯示“0”；按“K5”或“K6”鍵，使數(shù)碼管“DISP3”顯示“0”；按“K7”或“K8”鍵，使數(shù)碼管“DISP4”顯示“1”，觀測(cè)并記錄“OUT1”和“OUT2”輸出波形；再按“K5”或“K6”鍵，使數(shù)碼管“DISP3”顯示“2”；按“K7”或“K8”鍵，使數(shù)碼管“DISP4”顯示“3”，觀測(cè)并記錄“OUT1”和“OUT2”輸出波形；再按“K5”或“K6”鍵，使數(shù)碼管“DISP3”顯示“4”；按“K7”或“K8”鍵，使數(shù)碼管“DISP4”顯示“5”，觀測(cè)并記錄“OUT1”和“OUT2”輸出波形；再按“K5”或“K6”鍵，使數(shù)碼管“DISP3”顯示“6”；按“K7”或“K8”鍵，使數(shù)碼管“DISP4”顯示“7”，觀測(cè)并記錄“OUT1”和“OUT2”輸出波形。（2）按“K5”或“K6”鍵，使數(shù)碼管“DISP3”顯示“7”；按“K7”或“K8”鍵，使數(shù)碼管“DISP4”顯示“5”；按“K3”