2015模擬與數(shù)字電路實(shí)驗(yàn)下

實(shí)驗(yàn)安排及教學(xué)1、鎖相環(huán)及頻率調(diào)制與解調(diào)電路（三周2、乙類功率放大器（一周3、數(shù)字電路的FPGA應(yīng)用實(shí)驗(yàn)（四周4、脈沖電路及其應(yīng)用（二周5、綜合實(shí)驗(yàn)（五周教 王勇 孔慶生 徐峰 周鋒 高 實(shí)驗(yàn)七、鎖相環(huán)及頻率調(diào)一、實(shí)驗(yàn)原理二、預(yù)1、參照實(shí)驗(yàn)講義中的頻率調(diào)制與解調(diào)電路圖，用模擬集成鎖相環(huán)構(gòu)成FM調(diào)制與解調(diào)電路，載波頻率調(diào)制信號頻率為0.1—3KHz3FM調(diào)制電FM解調(diào)電 2、鎖相環(huán)特性測用“調(diào)制電路VCO（Rt2使VCO頻率變（。3、用鎖相環(huán)實(shí)現(xiàn)調(diào)實(shí)際是利用PLL內(nèi)部的VCO作調(diào)制電路(PLL不需要閉環(huán))，根據(jù)實(shí)驗(yàn)指標(biāo)要求確定元件參數(shù)后安裝電路，插查電路無誤后接通電源，并調(diào)整VCO的中心頻率f01為200KHz(fo可用頻率計或示波器測試)，加入的調(diào)制信號，在VCO4、用鎖相環(huán)實(shí)現(xiàn)根據(jù)實(shí)驗(yàn)指標(biāo)要求，自行設(shè)計運(yùn)放差動放大電路和二階有在PLL開環(huán)狀態(tài)，調(diào)整VCO的中心頻率，將調(diào)制電路VCO輸出與解調(diào)電路VCOY1Y2通道。調(diào)整解調(diào)電路的，（PD（7腳）是否正常。并調(diào)整之，插查差動放大與二階低通濾PD）四、實(shí)驗(yàn)注意事項(xiàng)1、564.62（，可3、注意電源退耦的重要420257腳輸6、由于第二級鎖相環(huán)7腳帶負(fù)載能力差，運(yùn)放減法電路的電阻不能太小，一般為幾十K以上五、提高實(shí)驗(yàn)1、寬帶AGC放大器的調(diào)試與測量，實(shí)驗(yàn)電路如圖各元件的作用及取值大小的出發(fā)點(diǎn)。測量AGC7即輸出VO即輸出VO幅度變化不超±10％fc=5MHz的等幅波用示波器測出可控范圍(db)示波器的二個輸入端可分別觀察Vi及VO82、電路工作不正常，應(yīng)從以下幾方面著手（1）電路中乘法0V，10：-200mV，14：-6VC19一一、實(shí)驗(yàn)原WORD二、預(yù)三、基本實(shí)1（a）、b）OFF和1K電位器Rp是否調(diào)到0歐姆。如果大功率三極管和8歐姆3、接入信號源，在輸出端歐姆電阻用示波器可以觀察到屏幕上放大，可以觀察到交越失真現(xiàn)象。緩慢調(diào)節(jié)1K電位器p（使p緩慢增加），可以看到輸出正弦波交越失真減小，調(diào)節(jié)p為止。4、測量直流電源提供的平均功率（可用示波器或萬用表測量、、的電阻值求得直流電源輸出平均電流），8歐姆電阻上的輸出5、逐步加大信號源輸入正弦波的幅度，使輸出波形幅度最大且不削波為止，測量直流電源提供的平均功率，8歐姆10W電實(shí)驗(yàn)九、數(shù)字電路的FPGA應(yīng)用實(shí)一、實(shí)驗(yàn)原本實(shí)驗(yàn)的原理請自行參閱有關(guān)部分,詳細(xì)見課 “參考資料”中<fpga實(shí)驗(yàn)講義_quartusⅡ使用說明FGFPGA三、實(shí)驗(yàn)內(nèi)設(shè)計實(shí)現(xiàn)一個洗衣機(jī)狀態(tài)制電設(shè)衣機(jī)6空閑態(tài)、供水態(tài)、漂洗放水、脫態(tài)、 ，衣機(jī)下：電路框圖如 系統(tǒng)復(fù)位信號是異步的，洗衣機(jī)控制器必須用同步電路計數(shù)器可采用異步電計時間，電路圖可以直接由ASM獲得。ONE-HOT編碼實(shí)現(xiàn)狀態(tài)的1、DIP開關(guān)和按鈕開關(guān):DIP開關(guān)和按鈕開關(guān)電路通過上拉電阻實(shí)現(xiàn)，DIP開關(guān)撥上ON輸出低電平，DIP開關(guān)撥下OFF輸2、發(fā)光二極管：發(fā)光二極管通過上拉電阻低電平點(diǎn)3數(shù)碼管，公共端已經(jīng)接高電平，其它端子接限流電阻，低電平點(diǎn)亮。4、動態(tài)顯示數(shù)碼管公共端接三極管驅(qū)動，低電平選中，動態(tài)顯示時公共端應(yīng)動a、b、、、、g、共享 6、4×4鍵盤陣列：4×4鍵盤陣列的每一行接的一個管腳，每一列通過上拉阻正源時與的一個管腳相接因此鍵盤陣列需要進(jìn)行動態(tài)掃描 ，輸出掃描信號使鍵盤陣列的行輪流過 態(tài)確定，在 時應(yīng)進(jìn)鍵去動計鍵陣電如圖：7、FPGA對應(yīng)的管腳定義如下：1、關(guān)于軟件操作請參考文檔:課 “參考資料”中<fpga實(shí)驗(yàn)講義_quartusⅡ使用說明2,,態(tài)機(jī)模塊,.3、每個模塊都至4、注意計數(shù)器同步清零和異步清五、選做實(shí)驗(yàn)內(nèi)容實(shí)驗(yàn)A電梯樓層顯示控制器的FPGA實(shí)驗(yàn)B計數(shù)型控制器的FPGA設(shè)計實(shí)驗(yàn)C時鐘的FPGA設(shè)計實(shí)驗(yàn)D音樂的FPGA設(shè)計實(shí)驗(yàn)E交通燈的FPGA設(shè)計實(shí)驗(yàn)F數(shù) 鎖的FPGA設(shè)實(shí)驗(yàn)G十進(jìn)制加法計算器的FPGA實(shí)驗(yàn) 運(yùn)動員反應(yīng)時間測量電路設(shè)實(shí)驗(yàn)實(shí)驗(yàn)

出租車計點(diǎn)陣實(shí)現(xiàn)漢字滾動顯DDS正弦信號發(fā)生器設(shè)一、實(shí)驗(yàn)原理二、預(yù)（三、基本實(shí)驗(yàn)內(nèi)容試設(shè)計一個低頻脈沖信號1、頻率為5-100kHz輸出負(fù)脈寬為1-6uS可調(diào)TTL輸出脈沖波25-100kHz1-6uS0-12可調(diào)3、將振蕩器產(chǎn)生的TTL脈沖波進(jìn)行同步和異步4四、實(shí)驗(yàn)注意事12TTLR7LSRK31微分型單穩(wěn)態(tài)能夠?qū)⒄呢?fù)脈沖波轉(zhuǎn)換為負(fù)的寬脈45、如果三極管輸出脈沖不理想，應(yīng)考慮使用加速電容五、提高或選做實(shí)驗(yàn)內(nèi)、若振蕩器應(yīng)采取什么措施？請?jiān)O(shè)計電路實(shí)2、微分單穩(wěn)態(tài)電路中,電阻R的調(diào)節(jié)范圍有限,當(dāng)電阻R滿足7時R?時 實(shí)驗(yàn)二：智力實(shí)驗(yàn)三：數(shù)字信號三位數(shù)字頻率計系統(tǒng)實(shí)驗(yàn)四：六位ADC系統(tǒng)實(shí)驗(yàn)七：D實(shí)驗(yàn)八：IC_CARD設(shè)下面分別簡要介紹一下設(shè)計要求及注意實(shí)驗(yàn)一：計數(shù)TTN計數(shù)型控制器設(shè)計注意事141974LS1S932實(shí)驗(yàn)二：智力競賽搶答計時系統(tǒng)100ns0.勝者控制。智力競賽搶答計時系統(tǒng)設(shè)計注意1 為0.1～99.9kHz（誤差≤±0.05kHz）。當(dāng)被測頻率f>99.9kHz時，電路應(yīng)能給出小數(shù)字信號三位數(shù)字頻率計系統(tǒng)設(shè)計注意事項(xiàng) （信號 鎖存清零S12實(shí)現(xiàn)999H,9fk,,.實(shí)驗(yàn)四：六位ADC系統(tǒng)設(shè)計要求：試設(shè)計一個逐次比較型六位ADC，能將0～3.2V模擬量轉(zhuǎn)換成數(shù)字量輸出）為6bit0.051～5ms。六位ADC系統(tǒng)設(shè)計注意事 + 2211DJK1194實(shí)驗(yàn)五：模擬信號六位頻率計系設(shè)計要求：輸入模擬信號幅度：大于200mV，測量頻100Hz一20MHz的六位頻率計模擬信號六位頻率計系統(tǒng)設(shè)計注意事項(xiàng)1、實(shí)驗(yàn)原理細(xì)讀驗(yàn)該驗(yàn)要兩分信形數(shù)大整uA73和高三極實(shí)現(xiàn)，考慮信號 也可考慮用 觸器件。號要CD4553正使是 信、存信號和清零信號的關(guān)系，：信號 鎖清 2、uA733應(yīng)接成單端輸入單端輸出的工作方式，其輸出端3V左右的直流電平，因此可以不加耦合電容直接接三極管電路。CD4553由于是MOS器件，一定不要有懸空的輸入端實(shí)驗(yàn)六：直流數(shù)字電制數(shù)顯示，量程為+.0，分辨力為00l，測量精度為士兩50直流數(shù)字電壓表設(shè)計注意事項(xiàng)1、積分器和比較器的設(shè)計：矩形波振蕩器考慮振蕩的穩(wěn)定性35TTL2、下圖為單積分V—T變換工作原理框積電a積電a比電b受控門d計脈c清計控電鎖鎖譯溢顯UatUbtUctUdt設(shè)計類功放電路，實(shí)現(xiàn)音輸入號如H正弦信制如幅 得到脈隨音1變化而載波幅度變20脈調(diào)波,過率大,諧可得到率放大了的音頻信號,下電只供,存在題實(shí)中改進(jìn)(可以參考 555定時一節(jié)明和蕩器路)。D類功放設(shè)計注L、的取（）。實(shí)驗(yàn)八：I