計(jì)算機(jī)組成原理知識點(diǎn)自整理2.0

計(jì)算機(jī)系統(tǒng)概論計(jì)算機(jī)軟硬件的概念硬件：計(jì)算機(jī)的實(shí)體部分，由各種電子元器件，各類光、電、機(jī)設(shè)備的實(shí)物組成。軟件：由人們事先編制的具有各類特殊功能的程序組成。通常寄寓于各類媒體中，存放在計(jì)算機(jī)的主存或輔存內(nèi)。計(jì)算機(jī)運(yùn)行所需程序及相關(guān)資料。特點(diǎn)：硬件的速度快，軟件的成本低。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，同等重要。1.2計(jì)算機(jī)系統(tǒng)的層次結(jié)構(gòu)有幾層，每層是什么計(jì)算機(jī)硬件、系統(tǒng)軟件和應(yīng)用軟件構(gòu)成三層次結(jié)構(gòu)。三層層次結(jié)構(gòu)：多層層次結(jié)構(gòu)：1.3計(jì)算機(jī)的基本組成（ALU、CU、NM、I/O、BUS）馮·諾依曼計(jì)算機(jī)的特點(diǎn)：程序存儲(chǔ)、二進(jìn)制運(yùn)算1）計(jì)算機(jī)由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備五大部件組成。2）指令和數(shù)據(jù)以同等地位存放于存儲(chǔ)器內(nèi)，并可按地址尋訪。3）指令和數(shù)據(jù)均用二進(jìn)制數(shù)表示。4）指令由操作碼和地址碼組成，操作碼用來表示操作的性質(zhì)，地址碼用來表示操作數(shù)在存儲(chǔ)器中的位置。5）指令在存儲(chǔ)器內(nèi)按順序存放。通常，指令是順序執(zhí)行的，在特定條件下，可根據(jù)運(yùn)算結(jié)果或根據(jù)設(shè)定的條件改變執(zhí)行順序。6）機(jī)器以運(yùn)算器為中心，輸入輸出設(shè)備與存儲(chǔ)器間的數(shù)據(jù)傳送通過運(yùn)算器完成。計(jì)算機(jī)硬件框圖及圖中各部件的功能：運(yùn)算器：完成算術(shù)運(yùn)算和邏輯運(yùn)算，并將運(yùn)算的中間結(jié)果暫存在運(yùn)算器內(nèi)。存儲(chǔ)器：存放數(shù)據(jù)和程序，使計(jì)算機(jī)能自動(dòng)運(yùn)行程序指令，脫離人工操縱?？刂破鳎嚎刂?、指揮程序和數(shù)據(jù)的輸入、運(yùn)行以及處理運(yùn)算結(jié)果。輸入設(shè)備：將人們熟悉的信息形式轉(zhuǎn)換為機(jī)器能識別的信息形式（01代碼），如鍵鼠。輸出設(shè)備：將機(jī)器運(yùn)算結(jié)果轉(zhuǎn)換為人們熟悉的信息形式，如打印機(jī)輸出，顯示器輸出。（輸入輸出設(shè)備實(shí)質(zhì)：信息轉(zhuǎn)換）1.4計(jì)算機(jī)硬件的主要技術(shù)指標(biāo)（名詞解釋）機(jī)器字長：CPU一次能處理數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。機(jī)器指代CPU，機(jī)器字長用運(yùn)算器字長表示，也代表運(yùn)算器字長。單位：位（bit）、字節(jié)（byte）運(yùn)算器（ALU）決定機(jī)器字長，從而決定ALU中數(shù)據(jù)相關(guān)，由整齊相關(guān)原則統(tǒng)一長度。存儲(chǔ)容量：主存容量與輔存容量。主存容量：主存中存放二進(jìn)制代碼的總位數(shù)?！敬鎯?chǔ)容量=存儲(chǔ)單元個(gè)數(shù)X存儲(chǔ)字長】輔存容量：機(jī)器輔存（如硬盤）所能存儲(chǔ)的二進(jìn)制代碼總位數(shù)。單位：字節(jié)（B）運(yùn)算速度：周期指令數(shù)（判斷計(jì)算機(jī)快慢的指標(biāo)）周期指令數(shù)：執(zhí)行一條指令所需的時(shí)鐘周期（機(jī)器主頻的倒數(shù)）習(xí)題：P19 1、2、5、6、7、8、11計(jì)算機(jī)的發(fā)展及應(yīng)用（瀏覽）系統(tǒng)總線3.1總線的基本概念概念：連接多個(gè)部件的信息傳輸線，是各部件共享的傳輸介質(zhì)。（多個(gè)模塊共享的通信通路）結(jié)構(gòu)框圖：BUSI/O設(shè)備主存CPUI/O設(shè)備主存CPURegRegCUALUCUALU特征：共享（節(jié)約成本，結(jié)構(gòu)規(guī)范）分時(shí)（缺點(diǎn)：不能并行）平等競爭優(yōu)點(diǎn)：靈活性好（分散連接）、成本低（共享）、性能價(jià)格比高缺點(diǎn)：通信瓶頸（不并行）3.2總線的分類總線組成：傳輸線、接口邏輯、仲裁部件傳輸線：所有信號的集合（一組多根導(dǎo)線）——DB、AB、CB按傳輸信息不同：數(shù)據(jù)總線、地址總線、控制總線數(shù)據(jù)總線（DB）：用來傳輸各功能部件之間的數(shù)據(jù)信息，是雙向傳輸總線，位數(shù)與機(jī)器字長、存儲(chǔ)字長有關(guān)。數(shù)據(jù)總線的位數(shù)稱為數(shù)據(jù)總線寬度，是衡量系統(tǒng)性能的重要參數(shù)。（數(shù)據(jù)線寬度決定數(shù)據(jù)并行傳送能力）地址總線（AB）：用來指出數(shù)據(jù)總線上的源數(shù)據(jù)或目的數(shù)據(jù)在主存單元的地址或I/O設(shè)備的地址。由CPU輸出，是單向傳輸。位數(shù)與存儲(chǔ)單元個(gè)數(shù)有關(guān)。（地址線寬度決定尋址能力）控制總線（CB）：用來發(fā)出各種控制信號。對單一控制線而言是單向傳輸，對控制總線總體來說是雙向傳輸。（命令流出CPU，響應(yīng)流入CPU）接口邏輯：概念：提供一個(gè)能力范圍，在該范圍內(nèi)，CPU能用簡單的方法訪問多種類型的設(shè)備功能：連接器（物理/邏輯連接）；轉(zhuǎn)換器（轉(zhuǎn)換信號）仲裁部件：為什么仲裁：為解決共享沖突，提高總線利用率什么是仲裁：解決共享沖突的過程仲裁方法：集中式仲裁；分布式仲裁總線工作流程：請求（BusRequst）→裁決（給出BusGreed）→地址→數(shù)據(jù)→釋放總線控制權(quán)通信總線（串行并行）：用于計(jì)算機(jī)系統(tǒng)之間或計(jì)算機(jī)系統(tǒng)與其他系統(tǒng)之間的通信。串行通信：數(shù)據(jù)在單條1位寬的傳輸線上一位一位地按順序分時(shí)傳送。并行通信：數(shù)據(jù)在多條并行1位寬的傳輸線上同時(shí)由源傳送到目的地。比較：并行通信適用于近距離的數(shù)據(jù)傳輸，串行通信適用于遠(yuǎn)距離傳送。串行與并行通信的數(shù)據(jù)傳送速率都與距離成反比。3.3總線特性及性能指標(biāo)總線特性：機(jī)械特性：保證物理連接。電氣特性：規(guī)定邏輯連接。功能特性：說明總線中每一根傳輸線的作用。時(shí)間特性（過程特性）：完成傳輸過程，說明總線中每一根線在什么時(shí)間內(nèi)有效。（分析時(shí)序、有效分工）性能指標(biāo)（名詞解釋）：總線寬度：數(shù)據(jù)總線的根數(shù)，用bit（位）表示?？偩€帶寬（計(jì)算題）：總線的數(shù)據(jù)傳輸速率，即單位時(shí)間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)（B）來衡量，單位用MBps（兆字節(jié)每秒）表示。Eg：總線工作頻率33MHz，總線寬度32位（4B），則：總線帶寬=33X(32/8)=132MBps時(shí)鐘同步/異步：總線上的數(shù)據(jù)與時(shí)鐘同步工作的總線稱為同步總線，與時(shí)鐘不同步工作的總線稱為異步總線?？偩€復(fù)用：一條信號線上分時(shí)傳輸兩種信號。（為提高總線的利用率，優(yōu)化設(shè)計(jì)，將地址總線和數(shù)據(jù)總線共用一組物理線路，在這組物理線路上分時(shí)傳輸?shù)刂沸盘柡蛿?shù)據(jù)信號）信號線數(shù)：地址總線、數(shù)據(jù)總線和控制總線三種總線數(shù)的總和?？偩€控制方式：突發(fā)工作、自動(dòng)配置、仲裁方式、邏輯方式、計(jì)數(shù)方式等。總線舉例：PCI總線良好的兼容性：總線部件和插件接口相對于處理器是獨(dú)立的，支持所有的目前和將來不同結(jié)構(gòu)的處理器。支持即插即用（PlugandPlay）：任何擴(kuò)展卡只要插入系統(tǒng)便可工作。支持多主設(shè)備能力：主設(shè)備指對總線由控制權(quán)的設(shè)備（CPU），PCI支持多主設(shè)備，即允許任何主設(shè)備和從設(shè)備（對總線沒有控制權(quán)的設(shè)備）之間實(shí)現(xiàn)點(diǎn)到點(diǎn)對等存取。3.4總線結(jié)構(gòu)單總線結(jié)構(gòu)：CPU、主存、I/O設(shè)備都掛在一組總線上，允許I/O設(shè)備之間、I/O設(shè)備與CPU之間或I/O設(shè)備與主存之間直接交換信息。特點(diǎn)：結(jié)構(gòu)簡單便于擴(kuò)充，但系統(tǒng)工作效率不高。多總線結(jié)構(gòu)：出現(xiàn)的原因：解決CPU、主存與I/O設(shè)備之間傳輸速率不匹配問題，實(shí)現(xiàn)CPU與其它設(shè)備相對同步。雙總線結(jié)構(gòu)：將速度較低的I/O設(shè)備從單總線上分離出來，形成主存總線與I/O總線分開的結(jié)構(gòu)。特點(diǎn)：對比單總線結(jié)構(gòu)而言系統(tǒng)工作效率有所提升，但不能充分發(fā)揮高速率部件的性能，并且結(jié)構(gòu)變復(fù)雜了。三總線結(jié)構(gòu)：主存總線用于CPU與主存之間的傳輸；I/O總線供CPU與各類I/O設(shè)備之間傳遞信息；DMA總線用于高速I/O設(shè)備（磁盤、磁帶等）于主存之間直接交換信息。其中：主存總線與DMA總線不能同時(shí)對主存進(jìn)行存取，I/O總線只有在CPU執(zhí)行I/O指令時(shí)才能用到。另一種三總線結(jié)構(gòu)：特點(diǎn)：工作效率再次提高，但結(jié)構(gòu)更為復(fù)雜。四總線結(jié)構(gòu)（中間層結(jié)構(gòu)）：特點(diǎn)：對高性能設(shè)備與CPU來說，各自的效率將獲得更大的提高，各自改變其結(jié)構(gòu)也不會(huì)影響高祖總線的正常工作，缺點(diǎn)是結(jié)構(gòu)復(fù)雜。辨別系統(tǒng)總線：主存掛載在哪一條線上，哪一條線就是系統(tǒng)總線?？偩€結(jié)構(gòu)舉例：P56PCI總線總線工作原理：先申請后使用總線信號：空閑時(shí)為空號，但受到干擾會(huì)產(chǎn)生無意義的01代碼3.5總線控制（總線仲裁）主設(shè)備與從設(shè)備：對總線具有控制權(quán)的設(shè)備（CPU）是主設(shè)備，否則為從設(shè)備。集中式仲裁：將控制邏輯集中在一處（如CPU中）。由鏈?zhǔn)讲樵儯?根控制線）、計(jì)數(shù)器定時(shí)查詢（2+根控制線，是最優(yōu)查詢）、獨(dú)立請求方式（1+2n根控制線）。3.6總線通信控制同步通信（定時(shí)）：通信雙方由同一時(shí)標(biāo)控制數(shù)據(jù)傳送。時(shí)鐘通常由CPU的總線控制部件發(fā)出，送到總線上的所有部件；也可以由每個(gè)部件各自的時(shí)序發(fā)生器發(fā)出，但必須由總線控制部件發(fā)出的時(shí)鐘信號對它們進(jìn)行同步。優(yōu)點(diǎn)：規(guī)定明確、統(tǒng)一，模塊間的配合簡單一致。缺點(diǎn)：主、從模塊時(shí)間配合屬于強(qiáng)制性“同步”，速度各不相同的部件必須按最慢速度的部件來設(shè)計(jì)公共時(shí)鐘，嚴(yán)重影響總線的工作效率，給設(shè)計(jì)帶來局限性，缺乏靈活性。異步通信（定時(shí)）：采用應(yīng)答方式（握手方式）通信。三種互鎖：1）不互鎖：主模塊發(fā)出請求信號不等待從模塊回答即可撤銷請求信號；從模塊發(fā)出回答信號后確認(rèn)主模塊已收到回答信號自動(dòng)撤銷回答信號。2）半互鎖：主模塊發(fā)出請求信號必須等待從模塊發(fā)出的回答信號才撤銷；從模塊發(fā)出回答信號不必等待主模塊撤銷請求信號，隔一段時(shí)間自動(dòng)撤銷其回答信號。3）全互鎖：主模塊發(fā)出請求信號必須等待從模塊發(fā)出的回答信號才撤銷；從模塊發(fā)出回答信號必須等待主模塊請求信號撤銷才能撤銷其回答信號。半同步通信（同步定時(shí)與異步定時(shí)的總和應(yīng)用）：增設(shè)一條“等待”（）響應(yīng)信號線，采用插入時(shí)鐘（等待）周期的措施來協(xié)調(diào)通信雙方的配合問題。例題P61 3.1、3.2、3.3、3.4習(xí)題P66 1、2、3、5、6、7存儲(chǔ)器4.1概述存儲(chǔ)器的基本概念：存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，用來存放程序和數(shù)據(jù)。重要性：使計(jì)算機(jī)實(shí)現(xiàn)自動(dòng)化影響：計(jì)算機(jī)系統(tǒng)類型、技術(shù)、組織、性能、價(jià)格現(xiàn)狀：目前還沒有最佳能滿足計(jì)算機(jī)系統(tǒng)對存儲(chǔ)器需求的技術(shù)措施：分層結(jié)構(gòu)的存儲(chǔ)子系統(tǒng)存儲(chǔ)器分類（圖表）：存儲(chǔ)器的層次結(jié)構(gòu)：是什么：速度、容量和每位價(jià)格這三者的關(guān)系分層：大容量、高速度、低成本（促生分層結(jié)構(gòu)）分層：緩存—主存、主存—輔存CPU和緩存、主存都能直接交換信息；緩存能直接和CPU、主存交換信息；主存可以和CPU、緩存、輔存交換信息。解決的問題：緩存—主存層次：解決CPU和主存速度不匹配問題主存—緩存層次：解決存儲(chǔ)系統(tǒng)的容量問題。Cache速度優(yōu)化、硬盤容量優(yōu)化（都以塊為單位進(jìn)行信息交換）4.2主存儲(chǔ)器主存的基本組成：名詞解釋：存儲(chǔ)體：由存儲(chǔ)元構(gòu)成 存儲(chǔ)元：存儲(chǔ)器最小存儲(chǔ)單位（一個(gè)存儲(chǔ)元存一個(gè)二進(jìn)制位）存儲(chǔ)單元：一組存儲(chǔ)元稱為一個(gè)存儲(chǔ)單元 單元地址：每個(gè)存儲(chǔ)單元唯一的地址編號主存中儲(chǔ)存單元的地址分配（存儲(chǔ)器對存儲(chǔ)體的編碼）：按字節(jié)尋址：每一個(gè)存儲(chǔ)字包含4個(gè)可獨(dú)立尋址的字節(jié)。字地址用地位字節(jié)的地址表示。按字尋址：字地址用該字高位字節(jié)的地址表示。主存的技術(shù)指標(biāo)：存儲(chǔ)容量：主存能存放二進(jìn)制代碼的總位數(shù)。（存儲(chǔ)容量=存儲(chǔ)單元個(gè)數(shù)X存儲(chǔ)字長）也可用字節(jié)總數(shù)表示。（存儲(chǔ)容量=存儲(chǔ)單元個(gè)數(shù)X存儲(chǔ)字長/8）存儲(chǔ)速度（=存取周期=存儲(chǔ)器帶寬）：由存取時(shí)間和存取周期表示。存取時(shí)間（存儲(chǔ)器的訪問時(shí)間）是指啟動(dòng)一次存儲(chǔ)器操作（讀或?qū)懀┑酵瓿稍摬僮魉璧娜繒r(shí)間。存取周期是指存儲(chǔ)器進(jìn)行連續(xù)兩次獨(dú)立的存儲(chǔ)操作（如連續(xù)兩次讀操作）所需的最小間隔時(shí)間，通常存取周期大于存取時(shí)間。存儲(chǔ)器帶寬：表示單位時(shí)間內(nèi)存儲(chǔ)器存取的信息量，單位為字/秒或字節(jié)/秒或位/秒。帶寬是衡量數(shù)據(jù)傳輸率的重要技術(shù)指標(biāo)。對于提高存儲(chǔ)器帶寬：縮短存取周期；增加存儲(chǔ)字長，使每個(gè)存取周期可讀/寫更多的二進(jìn)制位數(shù)；增加存儲(chǔ)體。隨機(jī)存取存儲(chǔ)器（SRAM、DRAM）靜態(tài)RAM：原理：電阻分壓 舉例：Intel2114P77優(yōu)點(diǎn)：讀寫速度一致，信息寫入后不會(huì)隨時(shí)間消失缺點(diǎn)：有電源電阻，集成度不高動(dòng)態(tài)RAM：原理：地址線減半，電容存儲(chǔ) 舉例：三管動(dòng)態(tài)RAM芯片特點(diǎn)：集成度提高，但外圍電路變復(fù)雜，速度下降（寫快讀慢）RAM性能比較：RAM類型存取速度集成度功耗成本易失性雙極型快低大高易失SRAM中中中中DRAM低高小低ROM性能比較：類型種類擦除性寫機(jī)制易失性MROM一次編程不能屏蔽非易失PROM電EPROM多次編程紫外線光芯片級Flash電塊級EEPROM電字節(jié)級動(dòng)態(tài)RAM的刷新（DRAM刷新）方法：時(shí)序控制（不是先行后列的按行刷新）原理：按行刷新（存儲(chǔ)元行），使用讀操作（只讀取不輸出，控制選擇X有效Y無效）刷新方法：集中刷新：一個(gè)刷新周期內(nèi)對全部存儲(chǔ)單元集中一段時(shí)間進(jìn)行逐行刷新，此刻必須停止讀/寫操作（這段時(shí)間稱為死時(shí)間）。特點(diǎn)：簡單，但死時(shí)間長（一旦刷新，所有行都被刷新）分散刷新：對每行存儲(chǔ)單元的刷新分散到每個(gè)存取周期內(nèi)完成，不存在停止讀/寫操作的死時(shí)間，但存取周期延長，整個(gè)系統(tǒng)速度降低了。異步刷新（最優(yōu)最復(fù)雜）：每隔一段時(shí)間刷新一行，刷新一行停止一個(gè)存取周期。特點(diǎn)：效率高，但結(jié)構(gòu)復(fù)雜（需要時(shí)鐘，定時(shí)脈沖）只讀存儲(chǔ)器：MROM、PROM、EPROM存儲(chǔ)器與CPU的連接方法：什么不夠湊什么字?jǐn)U展與位擴(kuò)展例題P944.1、4.2、4.3存儲(chǔ)器的校驗(yàn)奇偶校驗(yàn)海明碼提高訪存速度的措施（方法）單體多字：在一個(gè)存取周期內(nèi)，從同一地址取出4條指令，任何再逐條將指令送至CPU執(zhí)行，即每隔1/4存取周期，主存向CPU送一條指令。（前提條件：指令和數(shù)據(jù)在主存內(nèi)必須是連續(xù)存放的）多體并行：采用多體模塊組成存儲(chǔ)器。每個(gè)模塊由相同的容量和存取速度，各模塊各自都有獨(dú)立的地址寄存器（MAR）、數(shù)據(jù)寄存器（MDR）、地址譯碼、驅(qū)動(dòng)電路和讀/寫電路。它們能并行工作，也能交叉工作。（訪存速度的優(yōu)化：體間連續(xù)體內(nèi)不連續(xù)）4.3高速緩沖存儲(chǔ)器（Cache）優(yōu)化主存速度的方法：依靠器件優(yōu)化（比如芯片的速度優(yōu)化）來提升速度。理論基礎(chǔ)：程序訪問局部性（CPU在執(zhí)行程序時(shí)，訪存具有相對的局部性）結(jié)構(gòu)：1）存儲(chǔ)陣列——存儲(chǔ)信息。2）地址陣列——轉(zhuǎn)換地址。（相聯(lián)存儲(chǔ)器能快速轉(zhuǎn)換地址）3）替換陣列——替換策略。（先進(jìn)先出；近期最少使用；隨機(jī)法）Cache—主存地址映射：將主存地址映射到Cache地址直接映射：每個(gè)主存塊只與一個(gè)緩存塊相對應(yīng)（i=jmodC或i=jmod）特點(diǎn)：實(shí)現(xiàn)簡單，但不夠靈活，命中率也不高。全相聯(lián)映射：允許主存中每一字塊映射到Cache中的任何一塊位置上。特點(diǎn)：方式靈活，命中率更高，縮小了塊沖突率，但邏輯電路太多，成本較高。組相聯(lián)映射：把Cache分為Q組，每組有R塊，并有關(guān)系：i=jmodQ（其中i為緩存的組號，j為主存的塊號）將某一主存塊按模Q將其映射到緩存的第i組內(nèi)。即主存的某一字塊可以按模Q映射到Cache某組的任一字塊中。例題P120 4.8、4.9、4.10、4.11習(xí)題P1501、2、3、4、5、6、7、8、9、10、11、13、14、15、16、17、18、25、26、27輸入輸出系統(tǒng)5.1概述輸入輸出系統(tǒng)的發(fā)展概況I/O設(shè)備與主機(jī)的聯(lián)系方式（設(shè)備編址方法、I/O與主機(jī)連接方式）I/O設(shè)備與主機(jī)信息傳送的控制方式（程序查詢方式、程序中斷方式、DMA方式）5.3I/O接口接口：兩個(gè)系統(tǒng)或兩個(gè)部件之間的交接部分，既可以是兩種硬設(shè)備的連接電路，也可以是兩個(gè)軟件之間的共同邏輯邊界。I/O接口通常指主機(jī)與I/O設(shè)備之間設(shè)置的一個(gè)硬件電路及其軟件控制。功能：選址功能、傳送命令功能、傳送數(shù)據(jù)的功能、反映I/O設(shè)備工作狀態(tài)的功能?；窘M成：數(shù)據(jù)線、設(shè)備選擇線、命令線、狀態(tài)線接口類型：按數(shù)據(jù)傳送（并行接口、串行接口）；按功能選擇的靈活性（可編程接口、不可編程接口）；按通用性（通用接口、專用接口）；按數(shù)據(jù)傳送的控制方式（程序型接口、DMA接口）5.4程序查詢方式：由CPU通過程序不斷查詢I/O設(shè)備是否已做好準(zhǔn)備。從而控制I/O設(shè)備與主機(jī)交換信息。特點(diǎn)：存在踏步等待，CPU和I/O設(shè)備串行工作，CPU的工作效率不高。程序查詢方式流程圖：5.5程序中斷方式：CPU在啟動(dòng)I/O設(shè)備后，不查詢設(shè)備是否已準(zhǔn)備就緒，繼續(xù)執(zhí)行自身程序，只是當(dāng)I/O設(shè)備準(zhǔn)備就緒并向CPU發(fā)出中斷請求后才予以響應(yīng)。中斷的概念：計(jì)算機(jī)在執(zhí)行程序的過程中，當(dāng)出現(xiàn)異常情況或特殊請求時(shí)，計(jì)算機(jī)停止現(xiàn)行程序的運(yùn)行，轉(zhuǎn)向?qū)Ξ惓Ｇ闆r或特殊請求的處理，處理結(jié)束后再返回到現(xiàn)行程序的尖端處，繼續(xù)執(zhí)行原程序。名詞解釋（向量中斷）中斷向量：中斷服務(wù)例程的起始地址向量地址：存儲(chǔ)中斷向量的存儲(chǔ)單元中斷向量表：通產(chǎn)是內(nèi)存的第0頁（所有向量地址）向量中斷系統(tǒng)：實(shí)現(xiàn)向量中斷的方法特點(diǎn)：不存在踏步等待，大大提高了CPU的工作效率。但CPU執(zhí)行的主程序會(huì)被不斷打斷使CPU去執(zhí)行中斷服務(wù)程序。中斷I/O方式的優(yōu)缺點(diǎn)：優(yōu)點(diǎn)：解決了“踏步等待”的問題，設(shè)備與CPU并行工作，效率高缺點(diǎn)：大量數(shù)據(jù)傳送時(shí)，CPU負(fù)擔(dān)重適用性：隨機(jī)出現(xiàn)的服務(wù)，少量數(shù)據(jù)的交換單重中斷與多重中斷：中斷服務(wù)程序的流程：主程序和服務(wù)程序搶占CPU：中斷周期：當(dāng)CPU采用中斷方式實(shí)現(xiàn)主機(jī)與I/O交換信息時(shí)，CPU在每條指令執(zhí)行階段結(jié)束前，都要發(fā)中斷查詢信號，以檢測是否有某個(gè)I/O提出中斷請求。如果有請求，CPU則要進(jìn)入中斷響應(yīng)階段，該響應(yīng)階段又稱中斷周期。中斷響應(yīng)：中斷響應(yīng)是當(dāng)CPU發(fā)現(xiàn)已有中斷請求時(shí)，中止，保存現(xiàn)行程序執(zhí)行，并自動(dòng)引出中斷處理程序的過程。關(guān)中斷：使用關(guān)中斷指令或硬件自動(dòng)使允許中斷觸發(fā)器EINT復(fù)位（置“0”）中斷響應(yīng)時(shí)間=關(guān)中斷的最長時(shí)間+保護(hù)CPU內(nèi)部寄存器的時(shí)間+進(jìn)入中斷服務(wù)函 數(shù)的執(zhí)行時(shí)間+開始執(zhí)行中斷服務(wù)程序(ISR)的第一條指令時(shí)間什么是現(xiàn)場：中斷現(xiàn)場指的是CPU轉(zhuǎn)去執(zhí)行中斷服務(wù)程序前的運(yùn)行狀態(tài)，包括CPU內(nèi)部各寄存器、斷點(diǎn)地址等。怎么保護(hù)現(xiàn)場：保存現(xiàn)行程序的斷點(diǎn)（由中斷隱指令完成）；保存通用寄存器和狀態(tài)寄存器的內(nèi)容（由中斷服務(wù)程序完成）。方法一般是將累加器、PSW寄存器及其他一些與主程序有關(guān)的寄存器壓入堆棧。保護(hù)和恢復(fù)成對出現(xiàn)，順序相反。中斷返回：中斷服務(wù)程序的最后一條指令通常是中斷返回指令，使其返回到原程序的斷點(diǎn)處，以便繼續(xù)執(zhí)行原程序。5.6DMA方式思想：完全由硬件實(shí)現(xiàn)，直接在存儲(chǔ)器和設(shè)備之間進(jìn)行數(shù)據(jù)交換（數(shù)據(jù)交換不經(jīng)過CPU）。目的：減少大批量數(shù)據(jù)傳輸時(shí)CPU的開銷。方法：硬件方式實(shí)現(xiàn)DMA，采用專用部件生成訪存地址并控制訪存過程。預(yù)處理：DMA接口開始工作之前，CPU給它預(yù)置如下信息（初始化DMA控制器）：給DMA控制邏輯指明數(shù)據(jù)傳送方向是輸入（寫主存）還是輸出（主存）。向DMA設(shè)備地址寄存器送入設(shè)備號，并啟動(dòng)設(shè)備。向DMA主存地址寄存器送入交換數(shù)據(jù)的主存起始地址。對字計(jì)數(shù)器賦予交換數(shù)據(jù)的個(gè)數(shù)。數(shù)據(jù)傳送：DMA與主存交換數(shù)據(jù)。（完成一批數(shù)據(jù)傳送）方法：1）停止CPU訪問主存（簡單）——CPU等待DMA，DMA工作時(shí)CPU不能訪存（需 要總線使用權(quán)的申請建立歸還，每次傳送一個(gè)數(shù)據(jù)塊）特點(diǎn)：控制簡單，CPU、內(nèi)存利用率很低，適用于高速設(shè)備。周期挪用（最完整但效率低）——趁存儲(chǔ)器空閑時(shí)DMA訪存（CPU不訪存，DMA直接訪存；CPU在訪存，DMA等待CPU訪存結(jié)束再訪存；CPU與DMA同時(shí)請求訪存，CPU將總線控制權(quán)讓給DMA）——有訪存沖突產(chǎn)生特點(diǎn)：較好地發(fā)揮了CPU與內(nèi)存的效率；單字傳送，每次申請建立歸還總線使用權(quán)，速度慢。DMA與CPU交替訪存（最優(yōu)選擇）——CPU和DMA交替訪存，用時(shí)間把CPU訪存和DMA訪存分隔開，不會(huì)產(chǎn)生沖突——不需要總線使用權(quán)的申請、建立和歸還過程，沖突不會(huì)發(fā)生。特點(diǎn)：不需要總線控制權(quán)的申請建立歸還，總線控制權(quán)轉(zhuǎn)移塊，工作效率高；硬件控制復(fù)雜，適用于CPU工作周期比存儲(chǔ)周期長的情況。數(shù)據(jù)傳送解決的問題：DMA接口與CPU共享主存導(dǎo)致的爭用主存沖突，有效分時(shí)使用主存。后處理：（用中斷通知CPUDMA結(jié)束，并進(jìn)行差錯(cuò)檢測，是否繼續(xù)使用DMA）當(dāng)DMA的中斷請求得到響應(yīng)后，CPU停止原程序的執(zhí)行，轉(zhuǎn)去執(zhí)行中斷服務(wù)程序，做一些DMA的結(jié)束工作（包括校驗(yàn)送入主存的數(shù)據(jù)是否正確；決定是否繼續(xù)使用DMA傳送其他數(shù)據(jù)塊；測試在傳送過程中是否發(fā)生錯(cuò)誤）DMA接口的類型選擇型（快速接口）：物理上可以連接多個(gè)設(shè)備，邏輯上只允許連接一個(gè)設(shè)備。即在某一段時(shí)間內(nèi)，DMA接口只能為一個(gè)設(shè)備服務(wù)。適用于數(shù)據(jù)傳輸率很高的設(shè)備。多路型（低速接口）：物理上可以連接多個(gè)設(shè)備，邏輯上也允許多個(gè)設(shè)備同時(shí)工作。各個(gè)設(shè)備采用字節(jié)交叉的方式通過DMA接口進(jìn)行數(shù)據(jù)傳送。適用于同時(shí)為多個(gè)數(shù)據(jù)傳輸率不高的設(shè)備服務(wù)。小結(jié)與程序中斷方式相比，DMA方式的特點(diǎn)：從數(shù)據(jù)傳送看，程序中斷方式靠程序傳送，DMA方式靠硬件傳送。從CPU響應(yīng)時(shí)間看，程序中斷方式是在一條指令執(zhí)行結(jié)束時(shí)響應(yīng)，而DMA方式可在指令周期內(nèi)任一存取周期結(jié)束時(shí)響應(yīng)。程序中斷方式有處理異常事件的能力，DMA方式?jīng)]有這種能力，主要用于大批數(shù)據(jù)的傳送，如硬盤存取、圖像處理、高速數(shù)據(jù)采集系統(tǒng)等，可提高數(shù)據(jù)吞吐量。程序中斷方式需要中斷現(xiàn)行程序，保護(hù)現(xiàn)場；DMA方式不中斷現(xiàn)行程序，無須保護(hù)現(xiàn)場。DMA的優(yōu)先級比程序中斷的優(yōu)先級高。DMA方式與中斷方式的比較中斷方式DMA方式數(shù)據(jù)傳送程序硬件響應(yīng)時(shí)間指令執(zhí)行結(jié)束存取周期結(jié)束處理異常情況能不能中斷請求傳送數(shù)據(jù)后處理優(yōu)先級低高應(yīng)用少量隨機(jī)大量高速習(xí)題P212 1、4、5、8、10、13、14、15、16、20、21、22、26、27、28、30、31、34計(jì)算機(jī)的運(yùn)算方法原碼反碼補(bǔ)碼移碼的運(yùn)算6.1無符號數(shù)和有符號數(shù)6.2定點(diǎn)數(shù)和浮點(diǎn)數(shù)的比較定點(diǎn)數(shù)、浮點(diǎn)數(shù)、規(guī)格化舉例P2316.3、6.4、6.5、IEEE754標(biāo)準(zhǔn)（問答題）754的類型：但雙精度、浮點(diǎn)數(shù)（短實(shí)數(shù)、長實(shí)數(shù)、臨時(shí)實(shí)數(shù)）S階碼（含階符）尾數(shù)浮點(diǎn)數(shù)標(biāo)準(zhǔn)形式：小數(shù)點(diǎn)位置數(shù)符小數(shù)點(diǎn)位置數(shù)符隱藏位非規(guī)范（Denormalized）浮點(diǎn)數(shù)，規(guī)定當(dāng)浮點(diǎn)數(shù)的指數(shù)為允許的最小指數(shù)值時(shí)，尾數(shù)不必是規(guī)范化（Normalized）的。有了非規(guī)范浮點(diǎn)數(shù)，去掉了隱含的尾數(shù)位的制約，可以保存絕對值更小的浮點(diǎn)數(shù)。而且，由于不再受到隱含尾數(shù)域的制約，上述關(guān)于極小差值的問題也不存在了，因?yàn)樗锌梢员４娴母↑c(diǎn)數(shù)之間的差值同樣可以保存。6.3定點(diǎn)運(yùn)算移位運(yùn)算：二進(jìn)制表示的機(jī)器數(shù)在相對于小數(shù)點(diǎn)作n位左移或右移時(shí)，其實(shí)質(zhì)就是該數(shù)乘以或除以（n=1，2，...，n）規(guī)則：對于正數(shù)，由于，故移位后出現(xiàn)的空位均添“0”對于負(fù)數(shù)，由于原碼、補(bǔ)碼和反碼的表示形式不同，故機(jī)器數(shù)移位時(shí)，對其空位的添補(bǔ)規(guī)則也不同：原碼添“0”；反碼添“1”；補(bǔ)碼左移添“0”右移添“1”。算術(shù)移位與邏輯移位的區(qū)別：有符號數(shù)的移位稱為算術(shù)移位；無符號數(shù)的移位稱為邏輯移位。邏輯移位：邏輯左移高位移丟，低位添“0”；邏輯右移：低位移丟，高位添“0”加減法運(yùn)算溢出判斷:使用一位符號位判斷溢出：不論作加法還是減法，只要實(shí)際參加操作的兩個(gè)數(shù)（減法即為被減數(shù)和“求補(bǔ)”以后的減數(shù)）符號相同，結(jié)果又與原操作數(shù)的符號不同，即為溢出。原理：對于加法，只有在正數(shù)加正數(shù)和負(fù)數(shù)加負(fù)數(shù)兩種情況下才可能出現(xiàn)溢出，符號不同的兩個(gè)數(shù)相加不會(huì)溢出；對于減法，只有在正數(shù)減負(fù)數(shù)或負(fù)數(shù)減正數(shù)兩種情況下才可能出現(xiàn)溢出，符號相同的兩個(gè)數(shù)相減不會(huì)溢出。（參加操作的兩個(gè)符號相同的數(shù)，其結(jié)果的符號與愿操作數(shù)的符號不同，即為溢出）硬件實(shí)現(xiàn)：最高有效位的進(jìn)位符號位的進(jìn)位=1 即為溢出乘法運(yùn)算（僅考察Boost算法與補(bǔ)碼加減交替法）補(bǔ)碼一位乘比較算法：乘法運(yùn)算前A寄存器被清零，作為初始部分積。Q寄存器末位清零，作為附加位的初態(tài)。被乘數(shù)的補(bǔ)碼存放在X中（雙符號位），乘數(shù)的補(bǔ)碼在Q高n+1位中，計(jì)數(shù)器C存放乘數(shù)的位數(shù)n。乘法開始后，根據(jù)Q寄存器末兩位的狀態(tài)決定部分積與被乘數(shù)相加還是相減，或是不加也不減，然后按補(bǔ)碼規(guī)則進(jìn)行算數(shù)移位，這樣重復(fù)n次。最后，根據(jù)Q的末兩位狀態(tài)決定部分積是否與被乘數(shù)相加（或相減），或不加不減，但不必一味，這樣即可得到最后結(jié)果。注：圖中（A）-（X）→A實(shí)際是用加法器實(shí)現(xiàn)，即（A）+（+1）→A補(bǔ)碼除法P264例題P2496.18 P2546.21P2666.266.4浮點(diǎn)四則運(yùn)算加減法的對階規(guī)格化溢出檢測（階碼判斷）習(xí)題P2904、5、7、9、10、11、14、16、25指令系統(tǒng)7.1機(jī)器指令操作碼字段地址碼字段名詞解釋：每一條機(jī)器語言的語句稱為機(jī)器指令，全部機(jī)器指令的集合稱為指令系統(tǒng)。機(jī)器的指令系統(tǒng)集中反映了機(jī)器的功能。指令的一般格式：由操作碼和地址碼組成機(jī)器指令的構(gòu)成要素：操作碼（OP）：做什么操作。源操作數(shù)：有幾個(gè)操作數(shù)參與。目標(biāo)操作數(shù)：運(yùn)算結(jié)果放在哪。尋址方式：操作數(shù)（源、目標(biāo)操作數(shù)）在哪，如何找到。下一條地址指令：當(dāng)前指令執(zhí)行完畢后，下一條要執(zhí)行的指令在哪。操作碼：指明該指令所要完成的操作。結(jié)構(gòu)：定長操作碼（硬件設(shè)計(jì)簡單，譯碼時(shí)間短；指令空間效率低）變長操作碼（指令空間利用率高；硬件設(shè)計(jì)復(fù)雜，譯碼時(shí)間長）地址碼：指出該指令的源操作數(shù)的地址（一個(gè)或兩個(gè)）、結(jié)果的地址以及下一條指令的地址。OPA1A2A3A4指令格式： 四地址指令格式：OP：操作碼；A1：第一操作數(shù)地址； A2：第二操作數(shù)地址；A3：結(jié)果地址；A4：下一條指令的地址另外還有三地址指令，二地址指令，一地址指令，零地址指令等。（零地址指令在指令字中無地址碼，如：空操作（NOP）、停機(jī)（HLT）這類指令只有操作碼）指令字長：指令字長取決于操作碼的長度、操作數(shù)地址的長度和操作數(shù)地址的個(gè)數(shù)。不同機(jī)器的指令字長是不相同的。7.2操作數(shù)類型和操作類型操作數(shù)類型：地址、數(shù)字、字符、邏輯數(shù)據(jù)。操作類型：數(shù)據(jù)傳送、算術(shù)邏輯操作、移位、轉(zhuǎn)移（無條件轉(zhuǎn)移；條件轉(zhuǎn)移；調(diào)用與返回；陷阱與陷阱指令）、輸入輸出等。7.3尋址方式指令尋址：順序?qū)ぶ?、跳躍尋址尋址過程：順序?qū)ぶ酚沙绦蛴?jì)算器PC加1（即PC自動(dòng)增量）自動(dòng)形成下一條指令的地址；跳躍尋址通過轉(zhuǎn)移類指令（直接尋址、相對尋址）實(shí)現(xiàn)。操作碼尋址特征形式地址數(shù)據(jù)尋址：由尋址方式和形式地址共同確定方法：1）立即尋址：操作數(shù)本身設(shè)在時(shí)令字內(nèi)，形式地址不是操作數(shù)得到地址，而是操作 數(shù)本身。直接尋址：指令字中的形式地址A就是操作數(shù)的真實(shí)地址EA，即EA=A特點(diǎn)：優(yōu)點(diǎn)在于尋找操作數(shù)比較簡單，不需要專門計(jì)算操作數(shù)地址，在指令執(zhí)行階段對主存只訪問一次。缺點(diǎn)在于A的位數(shù)限制了操作數(shù)的尋之范圍，而且必須修改A的值，才能修改操作數(shù)的地址。隱含尋址：指令字中不明顯給出操作數(shù)的地址，其操作數(shù)的地址隱含在操作碼或 某個(gè)寄存器中。特點(diǎn)：指令字中少了一個(gè)地址，有利于縮短指令字長間接尋址：指令字中的形式地址不直接指出操作數(shù)的地址，而是指出操作數(shù)有效 地址所在的存儲(chǔ)單元地址，即有效地址由形式地址間接提供——EA=（A）特點(diǎn)：擴(kuò)大了操作數(shù)的例題P3187.2指令格式舉例（設(shè)計(jì)指令系統(tǒng)的題目）例題P3237.4、7.57.5RISC技術(shù)SISC、RISC：P330RISC和CISC的比較：（RISC的優(yōu)點(diǎn)）充分利用VLSI芯片的面積：CISC機(jī)的控制器多采用微程序控制，RISC采用組合邏輯控制提高計(jì)算機(jī)運(yùn)算速度：指令數(shù)、尋址方式和指令格式少，編碼規(guī)律指令譯碼快；通用寄存器多，減少訪存次數(shù)；寄存器窗口重疊；組合邏輯控制；精簡指令系統(tǒng)。便于設(shè)計(jì)，降低成本，提高可靠性：指令系統(tǒng)簡單，設(shè)計(jì)周期短；邏輯簡單，出錯(cuò)可能性小，錯(cuò)誤容易被發(fā)現(xiàn)，可靠性高。有效支持高級語言程序：優(yōu)化編譯來更有效地支持高級語言程序。習(xí)題P3351、4、5、6、7、14、16、19CPU的結(jié)構(gòu)和功能8.1CPU的結(jié)構(gòu)控制器的功能：取指令；分析指令；執(zhí)行指令；控制程序輸入和運(yùn)算結(jié)果輸出；總線管理； 中斷處理CPU的功能：執(zhí)行程序指令控制：控制程序的順序執(zhí)行（PC、IR）操作控制：產(chǎn)生完成每條指令所需的控制命令（CU）時(shí)間控制：對各種操作加以時(shí)間上的控制（時(shí)序電路）數(shù)據(jù)加工：對出具進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算（ALU、寄存器）處理中斷：處理機(jī)器運(yùn)行過程中出現(xiàn)的異常情況和特殊請求（中斷系統(tǒng)）CPU的結(jié)構(gòu)框圖：CPU的寄存器：IR、PC、FR、MAR、MDR什么可見，什么不可見可見寄存器：用戶可對該類寄存器編程，以及通過優(yōu)化使CPU因使用這類寄存器而減少對主存的訪問次數(shù)。不可見寄存器（控制和狀態(tài)寄存器）：用戶不可對該類寄存器編程，它們被控制部件使用，以控制CPU的操作，也可被帶有特權(quán)的操作系統(tǒng)程序使用，從而控制程序的執(zhí)行。什么通用，什么不通用對用戶可見寄存器的分類通用寄存器：用于存放操作數(shù)，也可作為滿足某種尋址方式所需的寄存器(存數(shù)據(jù)和地址)數(shù)據(jù)寄存器：用于存放操作數(shù)，其位數(shù)滿足多數(shù)數(shù)據(jù)類球形的數(shù)值范圍。條件碼寄存器：存放條件碼。對用戶不可見寄存器（控制和狀態(tài)寄存器）：MAR：存儲(chǔ)器地址寄存器，用于存放將被訪問的存儲(chǔ)單元的地址。MDR：存儲(chǔ)器數(shù)據(jù)寄存器，用于存放欲存入存儲(chǔ)器的數(shù)據(jù)或最近從存儲(chǔ)器中讀出的數(shù)據(jù)PC：程序計(jì)數(shù)器，存放現(xiàn)行指令的地址，通常具有計(jì)數(shù)功能。當(dāng)遇到轉(zhuǎn)移指令時(shí)，PC的值可被修改。IR：指令寄存器，存放當(dāng)前欲執(zhí)行的指令。控制寄存器：PC→MAR→M→MDR→IR（MAR、MDR、IR用戶不可見，PC用戶部分可見）狀態(tài)寄存器：FR：狀態(tài)寄存器，存放條件碼（結(jié)果狀態(tài)）PSW寄存器：存放程序狀態(tài)字8.2指令周期機(jī)器指令：每一條機(jī)器語言的語句稱為機(jī)器指令指令周期：CPU每取出并執(zhí)行一條指令所需的全部時(shí)間。（各種指