數(shù)電實驗指導書二十一隨機存取存儲器2114A及其應用

實驗二十一隨機存取器2114A及其應一、實驗目了解集成隨機存取器2114A的工作原理通過實驗熟悉它的工作特性、二、實驗原（一）隨機存取器隨機存取器（RAM）,又稱讀寫器，它能數(shù)據(jù)、指令、中間結果等信息。在該器中，任何一個單元都能以隨機次序迅速地存入（寫后，所存信息（數(shù)據(jù)）會，不利于數(shù)據(jù)的長期保存，所以多用于中間過程1、RAM圖21－1是RAM的基本結構圖，它主要由單元矩陣、地址譯和21－1RAM（1）單元矩單元矩陣是RAM的主體，一個RAM由若干個單元組成，每個單元可存放1位二進制數(shù)或1位二元代碼。為了存取方便，通常將單元設越多，表示該器容量就越大。RAMRAM（或一組單元進行讀出或寫入信息必須首先通過片選CS一片（或幾片，然后利用地址譯才能找到對應的具體單元，以便RAMMOS隨機器有動態(tài)RAM（DRAM）和靜態(tài)RAM（SRAM）兩類。DRAM靠存新，SRAM的單元是觸發(fā)器，時間不受限制，無需刷新。2、2114A靜態(tài)隨機存取2114A是一種1024字×4位的靜態(tài)隨機存取器采用HMOS工藝制作，其中有4096個單元排列成64×64矩陣采用兩個地址譯，行譯碼（A3～A8）X0～X6364（A0、A1、A2、A9）輸出Y0～Y15，再從已選定的一行中選出4個單元進行讀/寫操作。I/O0～I/O3CSWE是寫使能，21－2（A0～A9WE＝1，給定的地址的單元內(nèi)容（4位）就經(jīng)讀寫控制傳送到三態(tài)輸出緩沖器，而且只能在CS＝0（I/O0～I/O3）上。（a）邏輯框圖 圖21－22114A隨機存取器表21－12114A引出端功 表 選1×0100②當器件要進行寫操作時，在I/O0～I/O3A0～A9端輸入要寫入單元的地址碼，然后再使WE＝0CS＝0。必須注意，在CS＝0WEWE＝0CS輸入一個負脈WE或CS1，tWP必須大于或等于手冊所規(guī)定的時間區(qū)間，當寫脈沖結束時，就標志這次2114A使用單電源＋5TTL～－1.4mA250ns隨機存取器種類很多，2114A是一種常用的靜態(tài)器，是2114的改進型。實驗中也可以使用其他型號的隨機器。如6116是一種使用較廣的2048×8的靜態(tài)隨機存取器它的使用方法與2114A相似僅多了一個DE輸WE＝0時，則把信息寫入器。（二）只讀器（ROM，只讀器可分為固定內(nèi)容只讀器ROM可編讀器PROM和可抹 器EPROM三大類可抹 器又分為紫外光抹除可EPROM電可抹編程EEPROM和電改寫編程EAPROM等種類由于EEPROM1、固定內(nèi)容只讀器ROM的結構與隨機存取器（RAM）相類似，主要由地址譯和單元矩陣組成，不同之處是ROM沒有寫入電路。在ROM中，地址譯構成一個2、可抹編讀可編程PROM只能進行一次編程，一經(jīng)編程后，其內(nèi)容就是永久性的，無法更改用戶進行設計時常常帶來很大風險而可抹編讀（RPROM，EPROM除器中原有的信息給用戶帶了一些麻煩而另一種電可抹編讀器（EEPROM，它的編程和抹除是同時進行的，因此每次編程，就以新的信息代替原來的信息。特別是一些EEPROM可在工作電壓下進行隨時改寫該特點可類似隨機存?。≧AM的功能只是寫入時間長（大20msEEPROMEEPROMEEPROM的青睞。（三）用2114A靜態(tài)隨機存取器實現(xiàn)數(shù)據(jù)的隨機存取及順序存圖21－3為電路原理圖，為實驗接線方便，又不影響實驗效果，2114A中4（A0～A3，其余輸入端（A4～A9）均接地。21－32114A1、用2114A實現(xiàn)靜態(tài)隨機存取21－3電路由三部分組成：①由與非門組成的基本RS觸發(fā)器與反相器，控制電路的讀寫操作；②2114A組成的靜態(tài)RAM；③74LS244三態(tài)門緩沖器組元地址處于隨機狀態(tài)；RSS0Q＝0、ENA＝074LS244，要寫入的數(shù)據(jù)（abcd）經(jīng)緩沖器送至2114A的輸入端(I/O0～I/O3)。由于此時CS＝0，WE＝0，因此便將數(shù)據(jù)寫當電路要進行讀操作時，輸入要讀出單元的地址碼（保持寫操作時的地址碼；RSS1Q＝1，ENB＝0，LCSWE（abcd）便由2114A內(nèi)經(jīng)緩沖器送至ABCD輸出，并在譯上顯示出來。注：如果是隨機存取，可不必關注A0～A3（或A0～A9）地址端的狀態(tài)，A0～A3（或A0～A9）可以是隨機的，但在讀寫操作中要保持一致性。2、2114A如圖21－3，電路由三部分組成：單74LS148組成的8線－3線先編碼電路，主要是將8位的二進制指令進行編碼形成8421碼；單元74LS161二進制同步加法計數(shù)器組成的取址、地址累加等功能RS2114A、74LS24474LS161CR＝0CR＝1；令LD＝0CPD0～D3賦值給A0～A3，形成地址初始值，送數(shù)完成后置LD＝1。74LS161CP11CPabcd，CP（A0～A3取部分電路使之處于讀出狀態(tài)，便可按CP脈沖所給地址依次讀出一組數(shù)據(jù)，并三、實驗設備與1、+5直流電 2、連續(xù)脈沖3、單次脈沖 5、邏輯電平開關（0、1開關 6、譯碼顯示7、2114A、74LS161、74LS148、74LS244、74LS00、四、實驗內(nèi)21－31211421－3輸入要寫入單元的地址碼及要寫入的數(shù)據(jù)操作基本RS觸發(fā)器控制端S，使2114A處于寫入狀態(tài)，即CS＝0WE＝0ENA＝0，則數(shù)據(jù)便寫入了2114A21－3表 表 000 111RSS2114A讀出狀態(tài)，即CS＝0、WE＝1、ENB＝0（保持寫入時的地址碼21－421－32、2114A21－374LS1488位輸入指令中，IN2＝0IN0＝1IN2～IN7＝1,經(jīng)過D0D1D2D3＝100074LS16161D0D1D2D3＝100A0A12A3＝1000，值；隨后操作隨機存取電路使之處于寫入狀態(tài)。至此，數(shù)據(jù)便寫入了2114A中，如果相應的輸入幾個單次脈沖，改變數(shù)據(jù)輸入端的數(shù)據(jù)，則能依次地寫21－5CP地址碼數(shù)據(jù)↑↑↑給74LS161輸出清零，用并行送數(shù)法，將原有的D0D1D2D3＝1000A0A1A2A323－6CP地址碼數(shù)據(jù)↑↑↑五、實驗預1、復習隨機器RAM和只讀儲器ROM的基本工作原理3、2114A4RAMRAM1、 8線－3線優(yōu)先編的引腳排列及功IN0～IN7：編碼輸入端（低電平有效）ST： Y0～Y2：編碼輸出端（低電平有效）YEX： 輸出INYY1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×011111111001001111111111012、 4位二位進同步計數(shù)器的引腳排列及功CR：異步清除輸入端（低電平有效LD：同步并行置入控制端（低電平有效QO～Q3 輸出0××××××××000010××↑1111↑××××計數(shù)110××××××保持11×0×××××保持3、74LS244八緩沖器/線驅動器/線的引腳排列及功1A～8A：ENAENB（低電平有效1Y～8Y：輸入 AY0000111×4、靜態(tài)SRAM數(shù)據(jù)器介靜態(tài)RAM具有存取速度快、使用方便等特點，但系統(tǒng)一旦掉電，內(nèi)部所存電。為此，多年來人們一直致力于非易失隨機存取器（NV－