硅集成電路制造工藝緒論

1234緒論引言集成電路制造工藝發(fā)展狀況

集成電路工藝特點與用途

本課程內(nèi)容5

早在1830年，科學家已于實驗室展開對半導體的研究。

1874年，電報機、電話和無線電相繼發(fā)明等早期電子儀器亦造就了一項新興的工業(yè)──電子業(yè)的誕生。

1引言6基本器件的兩個發(fā)展階段分立元件階段（1905～1959）真空電子管、半導體晶體管集成電路階段（1959～）SSI、MSI、LSI、VLSI、ULSI集成電路從小規(guī)模集成電路迅速發(fā)展到大規(guī)模集成電路和超大規(guī)模集成電路，從而使電子產(chǎn)品向著高效能低消耗、高精度、高穩(wěn)定、智能化的方向發(fā)展。

7什么是集成電路制造工藝集成電路工藝，是指用半導體材料制作集成電路產(chǎn)品的方法、原理、技術(shù)。不同產(chǎn)品的制作工藝不同，但可將制作工藝分解為多個基本相同的小單元（工序）——單項工藝。不同產(chǎn)品的制作就是將單項工藝按需要順序排列組合來實現(xiàn)的——工藝集成。8微電子工業(yè)生產(chǎn)過程圖前工序：微電子產(chǎn)品制造的特有工藝后工序9npn-Si雙極型晶體管芯片工藝流程

----硅外延平面工藝舉例舉例n+npn+ebc102集成電路制造工藝發(fā)展歷程誕生:1947年12月在美國的貝爾實驗室，發(fā)明了半導體點接觸式晶體管，采用的關(guān)鍵工藝技術(shù)是合金法制作pn結(jié)。合金法pn結(jié)示意圖加熱、降溫pn結(jié)InGeN-Ge11合金結(jié)晶體管12W.ShockleyJ.BardeenW.Brattain1stpointcontacttransistorin1947--byBellLab1956年諾貝爾物理獎點接觸晶體管：基片是N型鍺，發(fā)射極和集電極是兩根金屬絲。這兩根金屬絲尖端很細，靠得很近地壓在基片上。金屬絲間的距離：~50μm13不足之處:可靠性低、噪聲大、放大率低等缺點141958年在美國的德州儀器公司和仙童公司各自研制出了集成電路，采用的工藝方法是硅平面工藝。誕生15平面工藝發(fā)明人：JeanHoerni－－Fairchild1958-1960:氧化p－n結(jié)隔離Al的蒸發(fā)……16擴散光刻氧化掩蔽17平面工藝基本光刻步驟光刻膠掩膜版18應用平面工藝可以實現(xiàn)多個器件的集成19JackKilby’sFirstIntegratedCircuitPhotocourtesyofTexasInstruments,Inc.1959年2月，德克薩斯儀器公司（TI）工程師J.kilby申請第一個集成電路發(fā)明專利；利用臺式法完成了用硅來實現(xiàn)晶體管、二極管、電阻和電容，并將其集成在一起的創(chuàng)舉。臺式法----所有元件內(nèi)部和外部都是靠細細的金屬導線焊接相連。

20(FairchildSemi.)SiIC21仙童（Fairchild）半導體公司1959年7月，諾依斯提出：可以用蒸發(fā)沉積金屬的方法代替熱焊接導線，這是解決元件相互連接的最好途徑。1966年，基爾比和諾依斯同時被富蘭克林學會授予巴蘭丁獎章，基爾比被譽為“第一塊集成電路的發(fā)明家”而諾依斯被譽為“提出了適合于工業(yè)生產(chǎn)的集成電路理論”的人。1969年，法院最后的判決下達，也從法律上實際承認了集成電路是一項同時的發(fā)明。

22J.Kilby－TI2000諾貝爾物理獎R.Noyce－Fairchild半導體Ge，Au線半導體Si，Al線2360年代的出現(xiàn)了外延技術(shù)，如：n-Si/n+-Si，n-Si/p-Si。一般雙極電路或晶體管制作在外延層上。70年代的離子注入技術(shù)，實現(xiàn)了淺結(jié)摻雜。IC的集成度提高得以實現(xiàn)。新工藝，新技術(shù)，不斷出現(xiàn)。（等離子技術(shù)的應用，電子束光刻，分子束外延，等等）發(fā)展24張忠謀：臺灣半導體教父全球第一個集成電路標準加工廠（Foundry）是1987年成立的臺灣積體電路公司，它的創(chuàng)始人張忠謀也被譽為“晶體芯片加工之父”。張忠謀25戈登-摩爾提出摩爾定律英特爾公司的聯(lián)合創(chuàng)始人之一----戈登-摩爾早在1965年，摩爾就曾對集成電路的未來作出預測。“摩爾定律”：集成電路上能被集成的晶體管數(shù)目，將會以每18個月翻一番的速度穩(wěn)定增長。

26簡短回顧：一項基于科學的偉大發(fā)明Bardeen,Brattain,Shockley,FirstGe-basedbipolartransistorinvented1947,BellLabs.NobelprizeKilby(TI)&Noyce(Fairchild),Inventionofintegratedcircuits1959,NobelprizeAtalla,FirstSi-basedMOSFETinvented1960,BellLabs.Planartechnology,JeanHoerni,1960,

FairchildFirstCMOScircuitinvented1963,Fairchild“Moore’slaw”coined1965,FairchildDennard,scalingrulepresented1974,IBMFirstSitechnologyroadmappublished1994,USA27SSI

(小型集成電路)，晶體管數(shù)

10~100，門數(shù)<10

?

MSI

(中型集成電路)，晶體管數(shù)

100~1,000，10<門數(shù)<100

?

LSI

(大規(guī)模集成電路)，晶體管數(shù)

1,000~100,000，門數(shù)>100

?

VLSI

(超大規(guī)模集成電路)，晶體管數(shù)

100,000~

1,000,000ULSI(特大規(guī)模集成電路)，晶體管數(shù)>1,000,000GSI(極大規(guī)模集成電路)，晶體管數(shù)>109，GrandScaleIntegrationSoC－－system-on-a-chip/SIP－－systeminpackagingVLSI28摩爾定律（Moore’sLaw)硅集成電路二年（或二到三年）為一代，集成度翻一番，工藝線寬約縮小30%，芯片面積約增1.5倍，IC工作速度提高1.5倍技術(shù)節(jié)點特征尺寸DRAM半導體電子：全球最大的工業(yè)29ExplosiveGrowthofComputingPowerPentiumIV1sttransistor19471stelectroniccomputerENIAC(1946)VacuumTuber1stcomputer(1832)Macroelectronics Microelectronics Nanoelectronics302003Itanium2?19714004?2001PentiumIV?1989386?2300134000410M42M1991486?1.2Mtransistor/chip10μm 1μm 0.1μm transistorsizeHumanhairRedbloodcellBacteriaVirus31由歐洲電子器件制造協(xié)會（EECA）、歐洲半導體工業(yè)協(xié)會（ESIA）、日本電子和信息技術(shù)工業(yè)協(xié)會（JEITA）、韓國半導體工業(yè)協(xié)會（KSIA）、臺灣半導體工業(yè)協(xié)會（TSIA）和半導體工業(yè)協(xié)會（SIA）合作完成。器件尺寸下降，芯片尺寸增加互連層數(shù)增加掩膜版數(shù)量增加工作電壓下降32器件幾何尺寸：Lg，Wg，tox，xj

→×1/k襯底摻雜濃度N

→×k電壓Vdd

→×1/k

?器件速度→×k芯片密度→×k2器件的等比例縮小原則Constant-fieldScaling-downPrinciplek≈1.433NEC34電子產(chǎn)品發(fā)展趨勢：更小，更快，更冷現(xiàn)有的工藝將更成熟、完善；新技術(shù)不斷出現(xiàn)。當前，光刻工藝線寬已達0.045微米。由于量子尺寸效應，集成電路線寬的物理極限約為0.035微米，即35納米。另外，硅片平整度也是影響工藝特征尺寸進一步小型化的重要因素。微電子業(yè)的發(fā)展面臨轉(zhuǎn)折。上世紀九十年代納電子技術(shù)出現(xiàn)，并越來越受到關(guān)注。

未來35近10年來，“輕晶圓廠”（fab-light）或“無晶圓廠”（fabless）模式的興起，而沒有芯片設計公司反過來成為IDM（IntegratedDeviceManufacturer）。5年前英特爾做45納米時，臺積電還停留在90納米，中間隔了一個65納米。但到45納米，臺積電開始“搶先半步”。即遵循“摩爾定律”的英特爾的路線是45、32、22納米，臺積電的路線則是40、28、20納米。363集成電路工藝特點及用途超凈

環(huán)境、操作者、工藝三方面的超凈，如超凈室，ULSI在100級超凈室制作，超凈臺達10級。超純指所用材料方面，如襯底材料、功能性電子材料、水、氣等；

Si、Ge單晶純度達11個9。高技術(shù)含量設備先進，技術(shù)先進。高精度光刻圖形的最小線條尺寸在深亞微米量級，制備的介質(zhì)薄膜厚度也在納米量級，而精度更在上述尺度之上。大批量，低成本圖形轉(zhuǎn)移技術(shù)使之得以實現(xiàn)。37超凈環(huán)境383921世紀硅微電子技術(shù)的三個主要發(fā)展方向特征尺寸繼續(xù)等比例縮小集成電路(IC)將發(fā)展成為系統(tǒng)芯片(SOC)----SoC是一個通過IP設計復用達到高生產(chǎn)率的軟/硬件協(xié)同設計過程微電子技術(shù)與其它領(lǐng)域相結(jié)合將產(chǎn)生新的產(chǎn)業(yè)和新的學科，例如MEMS、DNA芯片等----其核心是將電子信息系統(tǒng)中的信息獲取、信息執(zhí)行與信息處理等主要功能集成在一個芯片上，而完成信息處理處理功能。微電子技術(shù)的三個發(fā)展方向40工藝課程學習主要應用制作微電子器件和集成電路微機電系統(tǒng)(microelectromechanicolSystemMEMS)的所依托的微加工技術(shù)納米技術(shù)，如光刻—圖形復制轉(zhuǎn)移工藝，MBE等414本課程內(nèi)容重點介紹單項工藝和其依托的科學原理。簡單介紹典型產(chǎn)品的工藝流程，芯片的封裝、測試，以及新工藝、新技術(shù)、工藝技術(shù)的發(fā)展趨勢。42講課內(nèi)容：知識領(lǐng)域1：集成電路單項工藝（A）知識單元A1：半導體制造工藝發(fā)展、襯底制備、熱氧化、擴散、離子注入、薄膜工藝（26學時）知識單元A2：圖形轉(zhuǎn)換工藝光刻與刻蝕（10學時）知識領(lǐng)域2：集成電路集成工藝（B）知識單元B1：工藝集成（6學時）知識單元B2：封裝、測試（4學時）43教材與參考書關(guān)旭東《硅集成電路工藝基礎》北京大學出版2003王蔚《微電子制造技術(shù)----原理與工藝》科學出版社2010清華大學《集成電路工藝》多媒體教學課件2001Ste