第6章 時序邏輯電路

第六章

時序邏輯電路§6.1時序邏輯電路概述§6.2

時序邏輯電路的分析方法§6.3計數(shù)器§6.4寄存器§6.6時序邏輯電路的設計教學目的

1.了解時序邏輯電路的工作特點；2.掌握時序邏輯電路的各種表示方法；3.熟練掌握時序邏輯電路的分析方法；4.了解寄存器的工作特點；5.掌握集成十進制計數(shù)器的特點及應用；6.掌握時序邏輯電路的設計方法.教學重點

時序邏輯電路的分析方法；2.時序邏輯電路的設計方法.教學難點

1.時序邏輯電路的分析；2.時序邏輯電路的設計方法.1.邏輯功能上的特點:任一時刻的穩(wěn)定輸出不僅決定于該時刻的輸入，而且和電路原來狀態(tài)有關。

§6.1.1時序邏輯電路的特點2.結構上的特點:

電路中包含存儲元件─通常由觸發(fā)器構成。存儲元件的輸出和電路輸入間存在著反饋連接?！?.1.2時序邏輯電路的表示方法1.邏輯表達式F(tn

)=W[X(tn

),Q(tn

)]Z(tn)=H[X(tn),Q(tn)]Q(tn+1

)=G[Z(tn),Q(tn)]輸出方程狀態(tài)方程驅動方程2.狀態(tài)表3.卡諾圖4.狀態(tài)圖5.時序圖1.按功能分類：2.按觸發(fā)脈沖分類：3.按輸出信號與輸入信號的關系分類：計數(shù)器、寄存器、移位寄存器、順序脈沖發(fā)生器同步時序電路：所有觸發(fā)器使用同一時鐘脈沖信號，所有觸發(fā)器的狀態(tài)變化都與時鐘脈沖信號同步；異步時序電路：觸發(fā)器使用不同的脈沖信號，即不是所有觸發(fā)器的狀態(tài)變化與時鐘脈沖同步。米利型：輸出信號不僅和現(xiàn)態(tài)有關，還和電路的輸入信號有關；摩爾型：輸出信號與輸入信號無關，只取決于電路的現(xiàn)態(tài)?！?.1.3時序邏輯電路的分類§6.2時序邏輯電路的分析方法6.2.1時序邏輯電路分析步驟如下：1.寫出時鐘方程（同步時序電路可省略）2.寫出輸出方程3.寫出驅動方程：即寫出觸發(fā)器輸入信號的邏輯函數(shù)表達式4.求出狀態(tài)方程由驅動方程，結合觸發(fā)器的特性方程，寫出狀態(tài)方程6.根據(jù)電路的狀態(tài)表或狀態(tài)圖說明給定時序邏輯電路的邏輯功能。5.根據(jù)狀態(tài)方程和輸出方程，列出該時序電路的狀態(tài)表，畫出狀態(tài)圖或時序圖例1分析電路的邏輯功能1.時鐘方程：2.輸出方程：3.驅動方程：4.狀態(tài)方程：5.狀態(tài)表、狀態(tài)圖和時序圖狀態(tài)表現(xiàn)態(tài)F次態(tài)輸出00000101001110010111011100100100011010001010000111100001狀態(tài)圖4.狀態(tài)方程和輸出方程5.狀態(tài)表、狀態(tài)圖和時序圖時序圖狀態(tài)圖Q1Q2Q3FCP123456700011106.分析邏輯功能000、001、010、011、100、101為有效狀態(tài)，組成的循環(huán)為有效循環(huán)。110、111為無效狀態(tài)，沒有組成循環(huán)，所以該電路能自啟動6進制加法計數(shù)器解：例2分析帶輸入信號的同步時序邏輯電路的邏輯功能1.時鐘方程：2.輸出方程：3.驅動方程：4.狀態(tài)方程：6、狀態(tài)圖

5、列狀態(tài)表先填入Qn和X的所有組合狀態(tài)，然后根據(jù)輸出方程及狀態(tài)方程，逐行填入當前輸出Z和次態(tài)Qn+1

的值，如右表所示。

X=0時，時，Z=0，；時，Z=0，；時，Z=0，；時，Z=1，。輸入信號X=1時狀態(tài)轉換方向相反。畫時序圖

設電路的初始狀態(tài)為，根據(jù)狀態(tài)表和狀態(tài)圖，可畫出在一系列CP脈沖作用下電路的時序圖，如圖所示。CPXQ0Q1Z8.邏輯功能分析此電路是一個可控計數(shù)器。當X=0時，進行4進制加法計數(shù)，Z是進位信號。當X=1時，進行4進制減法計數(shù)，Z是借位信號。解：在電路中，

CP1未與時鐘脈沖源CP相連，屬異步時序電路。例3

分析異步時序邏輯電路的功能。1.寫出時鐘方程

CP0=CP(時鐘脈沖源)，上升沿觸發(fā)。

CP1=Q0，僅當Q0由0→1時，Q1才可能改變狀態(tài)。2.寫出輸出方程3.寫出驅動方程4.寫出狀態(tài)方程6.畫狀態(tài)圖5.狀態(tài)表CPQ1ZQ07.畫時序圖8.分析邏輯功能4進制減法計數(shù)器,Z是借位信號。Q1Q0例4試分析圖下圖時序電路的邏輯功能。CP1=CP3=CP↓CP2=Q1↓1.時鐘方程：2.輸出方程：3.驅動方程：4.狀態(tài)方程：4.狀態(tài)方程：

CPQ1Q2Q36.時序圖↓↓↓↓↓↓↓↓111010010000101110111↓↓↓↓↓↓↓↓↓↓↓↓0000100101001110000000000101001110012345CP3CP2

CP1FCP5.狀態(tài)表

CPQ1Q2Q36.時序圖↓↓↓↓↓↓↓↓111010010000101110111↓↓↓↓↓↓↓↓↓↓↓↓0000100101001110000000000101001110012345CP3CP2

CP1FCP5.狀態(tài)表7.狀態(tài)圖8.分析功能能自啟動5進制加法計數(shù)器教學目的

1.了解計數(shù)器的特點和分類；2.掌握集成二進制計數(shù)器的特點及應用；3.掌握集成十進制計數(shù)器的特點及應用；教學重點

1.集成計數(shù)器的應用；教學難點

1.分析集成計數(shù)器的工作原理；§6.3計數(shù)器計數(shù)：具有記憶輸入脈沖個數(shù)的作用稱為計數(shù)。計數(shù)器：具有記憶輸入脈沖個數(shù)功能的電路稱為計數(shù)器。用途：計數(shù)器是現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。主要用于計數(shù)、定時、分頻和進行數(shù)字計算等。§6.3計數(shù)器

計數(shù)器的分類同步計數(shù)器：各觸發(fā)器受同一時鐘脈沖控制，同步更新狀態(tài)。異步計數(shù)器：有的觸發(fā)器受計數(shù)脈沖控制，有的是以其它觸發(fā)器輸出為時鐘脈沖，狀態(tài)更新有先有后。⒈按觸發(fā)方式分類2.按計數(shù)容量分類二進制：按二進制規(guī)則計數(shù)。n位二進制計數(shù)器，有2n

個狀態(tài)。十進制：按十進制規(guī)則計數(shù)。n位十進制計數(shù)器應有10n個狀態(tài)。N進制：N為≥2的自然數(shù)，N叫做計數(shù)器的容量或計數(shù)長度。加法計數(shù)器：隨計數(shù)脈沖的輸入遞增計數(shù)。減法計數(shù)器：隨計數(shù)脈沖的輸入遞減計數(shù)。可逆計數(shù)器：隨計數(shù)脈沖的輸入可增可減地計數(shù)。3.按數(shù)的增減分類⑴.四位二進制計數(shù)器⑵.8421編碼十進制計數(shù)器(CC40160)⑶.二—五—十進制異步加法計數(shù)器⑷.可逆(加/減)計數(shù)器⑸.移位寄存器型計數(shù)器⑹.扭環(huán)型計數(shù)器

4.集成計數(shù)器

目前，集成計數(shù)器的種類很多，無需用戶用觸發(fā)器組成計數(shù)器，因此本節(jié)主要介紹集成計數(shù)器。

1、二進制同步計數(shù)器CPT0=1Q0T1Q1T2Q2CQ3T3&&C11TC11TC11TC11T&(2)

驅動方程(1)輸出方程（四塊T觸發(fā)器組成）§6.3.1二進制計數(shù)器改用JK觸發(fā)器驅動方程為(3)時序波形圖1

2

3

4

5

67

8

910

11

1213

14

1516CPtQ0tQ1tQ2tQ3tCt已知：二進制同步計數(shù)器特點：a.不管用什么類型的觸發(fā)器實現(xiàn)，都要先接成T觸發(fā)器；b.即：時再來一個

CP有效沿Qn翻轉。CPQ0Q1Q2用下降沿T’觸發(fā)器CPi=Qi-12、二進制異步計數(shù)器Q0D0Q1D1Q2D2Q0Q1Q2CP3位二進制加法計數(shù)器Q0D0Q1D1Q2D2Q0Q1Q2CP3位二進制減法計數(shù)器CP用下降沿觸發(fā)器CPi=Qi-1

Q0Q0Q1Q1Q2Q2得加計數(shù)得減計數(shù)CPQ0Q1Q2用下降沿T’觸發(fā)器CPi=Qi-12、二進制異步計數(shù)器得加計數(shù)CPQ0Q1Q2用上升沿T’觸發(fā)器CPi=Qi-1

得減計數(shù)a.將所選觸發(fā)器接成T′觸發(fā)器b.規(guī)則：加上非、減下非二進制異步計數(shù)器特點：Q0D0Q1D1Q2D2Q0Q1Q2CP3位二進制減法計數(shù)器1、74LS161功能及引腳排列3、

二進制同步集成計數(shù)器(74LS161)

74LS161是4位二進制同步加計數(shù)器。如圖所示引腳排列，其中Cr是異步清零端，LD是同步預置數(shù)控制端，D0、D1、D2、D3是預置數(shù)據(jù)輸入端，P和T是計數(shù)輸入使能(控制)端，QCC(=T?Q0?Q1?Q2?Q3)是進位輸出端，它的設置為多片集成計數(shù)器的級聯(lián)提供了方便。2、74LS161功能表1)異步清零當Cr=0時，不管其它輸入端的狀態(tài)如何(包括時鐘信號CP)，計數(shù)器輸出將被直接置零，稱為異步清零。2)同步并行預置數(shù)在Cr=1的條件下，當LD=0、且有時鐘脈沖CP的上升沿作用時，D0、D1、D2、D3

輸入端的數(shù)據(jù)將分別被Q0~Q3所接收。由于這個置數(shù)操作要與CP上升沿同步，且D0~D3的數(shù)據(jù)同時置入計數(shù)器，所以稱為同步并行預置。3)保持

在Cr=LD=1的條件下，當T?P=0，即兩個計數(shù)使能端中有0時，不管有無CP脈沖作用，計數(shù)器都將保持原有狀態(tài)不變(停止計數(shù))。需要說明的是，當P=0，T=1時，進位輸出QCC也保持不變；而當T=0時，不管P狀態(tài)如何，進位輸出QCC=0。4)計數(shù)

當Cr=LD=P=T=1時，74161處于計數(shù)狀態(tài)。計數(shù)范圍：0000~1111，即四位二進制計數(shù)器。3、74LS161工作原理波形圖1

2

3

4

5

67

8

910

11

1213

14

1516CPtQ0tQ1tQ2tQ3tCt同步計數(shù)器有進位或借位輸出端，可以選擇合適的進位或借位輸出信號來驅動下一級計數(shù)器計數(shù)4、74LS161的時序圖采用異步方式，把各計數(shù)器的控制端全接成有效狀態(tài)（“1”），最低為CP端連時鐘脈沖，高位CP端連低位計數(shù)器的進位輸出。5、74LS161的級聯(lián)↓(低位輸出上升沿高位計數(shù)加1)↑→000000000000

1111(QCC0=1)→00010000(QCC0=0)→…→……0001000111111111→

D4

D5

D6D7

P

CP

74LS161(0)Q0Q1Q2

Q3

D0

D1

D2D3T

P

CP1

QCC

LD

Cr

Q4Q5Q6Q71

74LS161(1)QCC1

LD

Cr111T1N=16×16=256進制采用并行進位方式，即同步方式，把各計數(shù)器的CP端連時鐘脈沖，而低位計數(shù)器的進位輸出送高位計數(shù)器的計數(shù)控制端。5、74LS161的級聯(lián)

D4

D5

D6D7

T

P

CP

74LS161(0)Q0Q1Q2

Q3

D0

D1

D2D3T

P

CP1

QCC

LD

Cr

Q4Q5Q6Q71

74LS161(1)QCC1

LD

Cr11↓↑→000000000000

1111(QCC0=1)→00010000(QCC0=0)→…→……0001000111111111→N=16×16=256進制＊74LS16374LS163和74161一樣也是4位二進制同步加計數(shù)器。其引腳排列和工作原理也和161一樣，唯一的不同是163采用同步清零。§6.3.2十進制計數(shù)器

計數(shù)器中n個觸發(fā)器組成2的n次方狀態(tài)，計數(shù)器的模量N并不等于2的n次方的計數(shù)器稱為非二進制計數(shù)器。十進制計數(shù)器是在二進制計數(shù)器的的基礎上加以修改得到。十進制計數(shù)器需要10個狀態(tài)組成循環(huán)，由4位觸發(fā)器構成。10個狀態(tài)分別代表十進制數(shù)的0～9，有多種編碼方式，8421方式計數(shù)器最為普遍。在十進制計數(shù)器中，共有16個狀態(tài)，選用10個狀態(tài)，剩下的6個狀態(tài)為無效狀態(tài)，十進制計數(shù)器電路要保證能夠啟動。

74160是TTL型十進制加法計數(shù)器。CC40160是MOS型十進制加法計數(shù)器。兩者邏輯功能及引腳排列圖完全一致。它們和74161的區(qū)別是計數(shù)容量不同，其余功能和引腳完全一樣，多片間的級聯(lián)也一樣?！?.3.3集成計數(shù)器1.8421編碼十進制計數(shù)器2.二—五—十進制異步計數(shù)器（74LS90或74LS290）&S91S92&R01R02CP1CP0Q0Q1Q2Q3S1JC11KR≥11JC11KR≥11JC11KR&FF0FF1FF2FF3S1JC11KR功能說明（表1）異步置0端RO1·RO2異步置9端S91·S92功能說明10置0X1置900計數(shù)引腳排列2.二—五—十進制異步計數(shù)器（74LS90或74LS290）功能說明（表2）CP輸入端進制輸出狀態(tài)分頻端CP0Q0二0、1Q0為二分頻端CP1Q3Q2Q1五000~100Q3為五分頻端CP0Q3Q2Q1Q0十8421BCD0000~1001Q3為十分頻端且CP1與Q0相連輸出端CP1Q0Q3Q2Q1十5421BCD0000~1100Q0為十分頻端且CP0與Q3相連&S91S92&R01R02CP1CP0Q0Q1Q2Q3S1JC11KR≥11JC11KR≥11JC11KR&FF0FF1FF2FF3S1JC11KR情況一：計數(shù)時鐘先進入CPA時的計數(shù)編碼。CP0CPCP1Q3Q1Q2Q025Q3Q2Q1

000001010011100Q3Q2Q1CP1Q0

00000001001000110100010101100111100010010000結論：上述連接方式形成

8421

碼。01234567890十進制數(shù)CP0CP1Q3Q2Q1Q0R01R02S92S9174LS290情況二：

計數(shù)時鐘先進入CPB時的計數(shù)編碼。CP0CPQ02CP1Q1Q3Q25結論：上述連接方式形成5421

碼。0000Q0Q3Q2Q1CP0

000100100011010010001001101010111100

0

0

00

00000Q0Q3Q2Q1CP0

000110010200113010041000510016101071011811009

0

0

000

十進制數(shù)CP1CP0Q0Q3Q2Q1R01R02S92S9174LS290芯片級聯(lián)CPQ0Q1Q2Q3

CP1

Q0

Q1

Q2

Q3

S91S92R01R02CP1

CPCP0

74LS90(個位)N1=10

Q0

Q1

Q2

Q3

S91S92R01R02CP0

74LS90(十位)N2=10N=10×10=100進制74190，74168，CC4510單時鐘十進制同步加/減計數(shù)器；74192，CC40192雙時鐘十進制同步加/減計數(shù)器；74191，74169，CC4516單時鐘四位二進制同步加/減計數(shù)器；74193，CC40193雙時鐘四位二進制同步加/減計數(shù)器；3.可逆計數(shù)器（加/減計數(shù)器）1)雙時鐘十進制同步加/減計數(shù)器74192異步清零，高電平有效；異步置數(shù)，低電平有效；加(UP)↑有效，需DN接1，到1111且CP=0，進位輸出0；減(DN)↑有效，需UP接1，到0000且CP=0，借位輸出0；2)單時鐘四位二進制同步加/減計數(shù)器74191異步并行置數(shù)，低電平有效；MAX/MIN：加到1111，減到0000輸出1；DOWN/UP=0，加計數(shù)

；DOWN/UP=1，減計數(shù)；CP上升沿有效；使能端ENABLE=0有效；13引腳：加到1111，且CP=0或減到0000，且CP=0，輸出0；§6.3.4任意進制計數(shù)器的構成1.反饋清零法（有效狀態(tài)：0~N－1屬于自然態(tài)序的N進制）用復位法構成N進制計數(shù)器的繼承計數(shù)器的計數(shù)容量必須大于N例1：用復位法將74LS161接成12進制計數(shù)器。001010100001001110110000010001010110100010010111解：有效狀態(tài)為0~11,如下圖所示：分析思路：當計數(shù)狀態(tài)為1011時，利用外接電路強制復位(歸零)74161具有復位功能的引腳有：

異步清零端Cr

同步預置數(shù)端LD(保證預置輸入端D3D2D1D0=0000)。(1).寫出狀態(tài)SN-1的二進制代碼(3).畫連線圖SN-1＝S12-1＝S11＝1011(2).求歸零邏輯161清零端優(yōu)先級別高于置數(shù)端，所以清零端必須接成無效（“1”）。方法一：用74LS161的同步置數(shù)端構成十二進制計數(shù)器

LD

Cr

Q0

Q1

Q2

Q3

CP&11

74LS161QCC

TP

D0

D1

D2D3D0～D3必須都接0注意：只取(1)中代碼為1所對應的Q

n相與非。得即1

2

3

4

5

67

8

910

11

1213CPtQ0tQ1tQ2tQ3tt(4).時序圖和狀態(tài)圖001010100001001110110000010001010110100010010111方法二：用74LS161的異步置零端構成十二進制計數(shù)器(1).寫出SN的二進制代碼(3).畫連線圖SN＝S12＝1100(2).求歸零邏輯

LD

Cr

CP&11

74LS161

Q0

Q1

Q2

Q3

D0

D1

D2D3D0～D3可隨意處理QCCT

P復位法實現(xiàn)N進制計數(shù)器總結同步置數(shù)（清零）端，同異，由SN-1狀態(tài)寫歸零邏輯；異步置數(shù)（清零）端，異同，由SN狀態(tài)寫歸零邏輯；置數(shù)（清零）端高電平有效用與門，低電平有效用與非門。1

2

3

4

5

67

8

910

11

1213CPtt(4).時序圖和狀態(tài)圖Q0tQ1tQ2tQ3t0010101000010011101100000100010101101000100101111100異步端構成N進制：N為觸發(fā)狀態(tài)（無效，所占時間很短），且N與0狀態(tài)共占一個CP周期。例2：用74LS90的異步清零端構成七進制計數(shù)器000001010011100101110111CP1CP

Q0

Q1

Q2

Q3CP0

74LS90

S91S92R01R02&(2).寫出SN的二進制代碼

SN＝S7＝0111(3).寫歸零邏輯(1).先接成十進制計數(shù)器Q0Q1Q2例3：用復位法，使用同步置數(shù)端將74LS161接成67進制計數(shù)器。(1).N=67，需要先將兩片161級聯(lián)成16×16=256進制計數(shù)器

(8位二進制計數(shù)器)。(4).畫連線圖SN-1＝S66＝(01000010)2(3).求歸零邏輯:(2)寫出SN-1的二進制狀態(tài):&

CTT

CTPCP

CO

LD

CR

74LS161(0)Q0Q1Q2

Q3

D0D1D2D3

CTTCTPCP11

CO

LD

CR

Q4Q5Q6

Q71

74LS161(1)D4

D5

D6D7D0～D7必須都接0（1）片（0）片CP順序

Q3Q2Q1Q0Q3Q2Q1Q0狀態(tài)數(shù)1……160000…000112…170000000000000000000010000150000161111…………310001321111320010330000…………470010481111480011490000…………6300116411116401006500006765010000016601000010進制N:N

=16×4+3=67(5).計數(shù)狀態(tài)表6667LD=0&例4：用復位法將2片74LS90接成24進制。

QQQ

Q

CP1

Q0

Q1

Q2

Q3

CP1

CPCP0

74LS90(個位)0

1

2

3CP0

74LS90(十位)

S9AS9BR0AR0B

S9AS9BR0AR0BSN=(00100100)8421R01=R02=Q1(十位)Q2(個位)(1).N=24，先將每一片90接成十進制，再將兩片90級聯(lián)成10×10=100進制計數(shù)器。(2)寫出SN的狀態(tài)(異步清零):(3).求歸零邏輯:(4).畫連線圖：方法一：？例4：用復位法將2片74LS90接成24進制。

QQQ

Q

CP1

Q0

Q1

Q2

Q3

CP1

CPCP0

74LS90(個位)0

1

2

3CP0

74LS90(十位)

S9AS9BR0AR0B

S9AS9BR0AR0BSN=(00100100)8421R01=R02=Q1(十位)Q2(個位)(1).N=24，先將每一片90接成十進制，再將兩片90級聯(lián)成10×10=100進制計數(shù)器。(2)寫出SN的狀態(tài)(異步清零):(3).求歸零邏輯:(4).畫連線圖方法二：？采用置數(shù)法必須對計數(shù)器進行置數(shù)。方法有多種：2.反饋置數(shù)法:例3：用置數(shù)法將74LS161接成8進制計數(shù)器。

(1)有效狀態(tài)為：1000~1111-1000（置最小數(shù)）

(2)有效狀態(tài)為：0000~0110-1111-0000(置最大數(shù))(3)有效狀態(tài)為：0101-1110~1111~0101(置中間數(shù))解：(1)也可以使10001101100111101111101010111100(2)0000~0110-1111(3)0101-1110~111111110100000001010110000100100011有效循環(huán)(2)0000~0110-1111(3)0101-1110~111111110100000001010110000100100011有效循環(huán)11110100000001011110000100100011有效循環(huán)方法：先分別實現(xiàn)N1進制和N2進制，然后再級聯(lián)。實現(xiàn)4×6=24進制，要求4進制為低位。例2：CP1

Q0

Q1

Q2

Q3CP0

74LS90(高位)N2=6

S9AS9BR0AR0Bb:實現(xiàn)N2=6a:實現(xiàn)N1=4

Q0Q1

Q2

Q3CP1CPCP0

74LS90(低位)N1=4

S9AS9BR0AR0BQ0Q1Q2CP0(高位)=Q1(低)或Q2(低)或

Q2(低)

c:找中間連接線3.級聯(lián)法:N=N1×N2方法：先分別實現(xiàn)N1進制和N2進制，然后再級聯(lián)。實現(xiàn)4×6=24進制，要求4進制為低位。例2：CP1

Q0

Q1

Q2

Q3CP0

74LS90(高位)N2=6

S9AS9BR0AR0Bb:實現(xiàn)N2=6a:實現(xiàn)N1=4

Q0Q1

Q2

Q3CP1CPCP0

74LS90(低位)N1=4

S9AS9BR0AR0BCP0(高位)=Q1(低)或Q2(低)或

Q2(低)

c:找中間連接線N=N1×N2……↓↑→0003→20→…→53→10→→13→…→503.級聯(lián)法:§6.4寄存器§6.4.1數(shù)碼寄存器在數(shù)字系統(tǒng)和計算機中，經(jīng)常要把一些數(shù)據(jù)信息暫時存放起來，等待處理。寄存器就是能暫時寄存數(shù)碼的邏輯器件。寄存器內(nèi)部的記憶單元是觸發(fā)器。一個觸發(fā)器可以存儲一位二進制數(shù)，N個觸發(fā)器就可以存儲N位二進制數(shù)。主要數(shù)碼寄存器、鎖存器及移位寄存器。數(shù)碼寄存器具有存儲二進制代碼，并可輸出所存二進制代碼的功能。具有雙拍和單拍兩種工作方式：

雙拍工作方式是指接收數(shù)碼時，先清零，再接收數(shù)碼。單拍工作方式是指只需一個接收脈沖就可完成接收數(shù)碼集成數(shù)碼寄存器幾乎都采用單拍工作方式。數(shù)碼寄存器要求所存的代碼與輸入代碼相同，故由D觸發(fā)器構成。

下為由四位下降沿D觸發(fā)器所構成的四位數(shù)碼寄存器：1.在時鐘脈沖CP=0期間，異步清零端有效，輸出0000。2.在時鐘脈沖CP上升沿到來時，異步清零從有效變成無效；

D觸發(fā)器脈沖滿足下降沿要求，接受輸入數(shù)據(jù)，并輸出；3.在時鐘脈沖CP=1期間，觸發(fā)器保持上升沿時刻的狀態(tài)，封鎖輸入信號，同時異步清零端無效。數(shù)碼寄存器74LS175數(shù)碼寄存器74LS175Q0Q1

Q2Q3Di

D0

D1D2D31DC11DC11DC11DC1Q0Q1

Q2Q3FF0FF1

FF2FF3CP移位時鐘脈沖右移輸出右移輸入Q0Q1

Q2Q3并行輸出§6.4.2移位寄存器

1.四位右移移位寄存器的原理：M=0時右移M=1時左移

2.四位雙向移位寄存器的原理：

D0D1

D2

D3FF0FF1

FF2FF3Q0Q1

Q2Q31DC11DC11DC11DC1Q0Q1

Q2Q3CPDSL&≥1&≥1&≥1&≥11DSRMQ0Q1

Q2Q3四位雙向移位寄存器74194清零保持右移左移送數(shù)××0001101101111工作狀態(tài)S1

S0狀態(tài)表

=0、S1S0=××、D3D2D1D0=××××，Q3Q2Q1Q0=00002.=1、S1S0=00、Q3Q2Q1Q0保持不變3.=1、S1S0=01，4.=1、S1S0=10，5.=1、

S1S0=11，Q3Q2Q1Q0=

D3D2D1D0功能：兩片194組成并行輸入串行輸出八位右移移位寄存器。0N1N2N3N4N5N6N710S1S0=01→右移N7N6N5N4N3N2N10001S1S0=11→送數(shù)10N1N2N3N4N5N6110N1N2N3N4N511

10

N1N2N3N41111

0N1N2N31111

10N1N21111

110N1111111101啟動命令ST=0使S1S0=11→送數(shù)。例1.由74LS194構成8位寄存器。1、環(huán)形計數(shù)器§6.4.4移位寄存器型計數(shù)器將移位寄存器首尾相接即構成環(huán)型計數(shù)器。不斷輸入時鐘信號時，寄存器中的數(shù)據(jù)依次右移。0000111110100101100001000001001011000110100100111110011111011011若(a)為有效循環(huán)，則(b)—(e)無效循環(huán)，功能循環(huán)移位一個1。從狀態(tài)轉換圖知，此電路不能自啟動。若(e)為有效循環(huán)，則(a)—(d)無效循環(huán)，功能循環(huán)移位一個0。(a)(b)(c)(d)(e)2、扭環(huán)形計數(shù)器

有8個有效狀態(tài)，利用率較高，左邊有效循環(huán)中，相鄰兩狀態(tài)之間只有一位不同，不會產(chǎn)生競爭冒險現(xiàn)象。從狀態(tài)轉換圖知，此電路不能自啟動。將環(huán)形計數(shù)器的反饋函數(shù)改成。

01011011011011010010101001001001無效循環(huán)11000000000100110111111111101000有效循環(huán)Q3Q2Q1Q0§6.6時序邏輯電路的設計§6.6.1同步時序邏輯電路設計步驟1.畫出原始狀態(tài)圖或狀態(tài)表，并簡化（此步驟不要求）；2.由狀態(tài)圖選擇觸發(fā)器的類型和個數(shù)(一般選JK或D觸發(fā)器)；5.求出驅動方程；4.求出狀態(tài)方程；6.畫出邏輯圖;時序邏輯電路的設計，就是要求設計者根據(jù)具體的邏輯問題要求，設計出實現(xiàn)這一邏輯功能要求的電路；時序邏輯電路的設計,需要大家把所學到的知識融會貫通,形成一個系統(tǒng),從而初步具備分析解決時序電路問題的能力；3.求出輸出方程；7.檢查能否自啟動。例:設計一個按自然態(tài)序變化的7進制同步加法計數(shù)器，計數(shù)規(guī)則為逢七進一，產(chǎn)生一個進位輸出。解：1.畫出狀態(tài)圖：2.選擇觸發(fā)器因需用3位二進制代碼，選用3個下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。3.求輸出方程：4、求狀態(tài)方程(a)10+nQ的卡諾圖0001111001101100×0nnQQ12nQ0(c)12+nQ的卡諾圖0001111000001101×1nnQQ12nQ0(b)11+nQ的卡諾圖0001111000100110×1nnQQ12nQ010+nQ的卡諾圖0001111001nnQQ12nQ012+nQ11+nQ001011000101010100×××1104、求狀態(tài)方程(a)10+nQ的卡諾圖0001111001101100×0nnQQ12nQ0(c)12+nQ的卡諾圖0001111000001101×1nnQQ12nQ0(b)11+nQ的卡諾圖0001111000100110×1nnQQ12nQ0不是最簡，以便使之與JK觸發(fā)器的特性方程的形式一致。5、比較，得驅動方程：6、邏輯電路圖：7、檢查電路能否自啟動將無效狀態(tài)111代入狀態(tài)方程計算：可見111的次態(tài)為有效狀態(tài)000，電路能夠自啟動。作業(yè)P2426.26.76.86.106.13例1分析同步時序邏輯電路的邏輯功能1.時鐘方程：2.輸出方程：同步時序電路的時鐘方程可省去不寫。解：分析步驟如下：第六章習題課一、時序邏輯電路分析例題3.驅動方程：特性方程：狀態(tài)方程：???íì======nnnnnnQKQJQKQJQKQJ202001011212

000001010011100101110111001011101111000010100110000011004.狀態(tài)表：5.畫狀態(tài)轉換圖

000→001011/1↑

↓/0100110111/0

/0/0

/0(a)

有效循環(huán)010

101(b)無效循環(huán)/0/1排列順序：

/Y

nnnQQQ012→→→6.時序圖CPQ0Q1Q2Y7.電路功能有效循環(huán)的6個狀態(tài)，稱為六進制同步計數(shù)器。當對第6個脈沖計數(shù)時，計數(shù)器又重新從000開始計數(shù)，并產(chǎn)生輸出Y＝1。8.自啟動問題如果無效狀態(tài)構成循環(huán)，則一旦受到干擾，使得電路進入無效狀態(tài)，則電路就沒有可能再回到有效狀態(tài)，即不能在正常工作，必須重起系統(tǒng)才能正常工作，此類電路不能自啟動。例2

分析邏輯電路。1.時鐘方程：2.驅動方程：3.狀態(tài)方程：4.狀態(tài)表5.狀態(tài)表3個有效狀態(tài)，即3制計數(shù)器6.畫時序圖設電路的初始狀態(tài)為000。CPQ1Q2Q07.邏輯功能分析此電路功能為序列脈沖發(fā)生器或者3進制計數(shù)器。由狀態(tài)圖可知，若由于某種原因進入無效狀態(tài)時，在CP脈沖作用后，經(jīng)過若干個CP周期之后，電路能自動回到有效序列中，稱為電路具有自啟動能力。例3試分析圖下圖時序電路的邏輯功能。

1.時鐘方程：2.輸出方程：3.驅動方程：4.狀態(tài)方程：

X=0，回到00狀態(tài)，且F=0；只有連續(xù)輸入四個或四個以上個1時，才使F=1否則F=0。該電路為1111序列檢測器。

5.狀態(tài)表6.狀態(tài)圖7.分析邏輯功能

X

000000010000000001101111000001010011100101110111F例4分析如圖所示電路的邏輯功能，畫出狀態(tài)轉換圖和時序圖輸出方程：解：驅動方程：狀態(tài)方程:狀態(tài)表：電路功能當輸入X

＝0時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞增規(guī)律循環(huán)變化，即：

00→01→10→11→00→…當輸入X＝1時，在時鐘脈沖CP的作用下，電路的4個狀態(tài)按遞減規(guī)律循環(huán)變化，即：00→11→10→01→00→…可見，該電路既具有遞增計數(shù)功能，又具有遞減計數(shù)功能，是一個2位二進制同步可逆計數(shù)器。畫狀態(tài)圖時序圖1、寫時鐘方程：2、寫驅動方程：解：CPQ2Q21D

C11D

C1Q1Q1FF0

FF1FF21D

C1Q0Q0求狀態(tài)方程例5

分析異步時序邏輯電路的邏輯功能4、電路功能是3位二進制異步減法計數(shù)器或8進制減法計數(shù)器3、畫狀態(tài)圖、時序圖

000←001←010←011↓

↑111→110→101→100狀態(tài)圖(b)排列順序：nnnQQQ012(a)

時序圖CPQ0Q1Q21.分析該電路的邏輯功能并畫出時序圖CP1

Q0

Q1

Q2

Q3CP0

74LS90

S9AS9BR0AR0BCPtQ0tQ1tQ2t五進制加法計數(shù)器000001010011100101二、時序邏輯電路N進制計數(shù)器例題2.分析邏輯功能七進制計數(shù)器CP1

Q0

Q1

Q2

Q3CP0

74LS90

S9AS9BR0AR0BCPQ0Q1Q2Q3000000010010001101000101011010013.分析邏輯功能

CO

LD

CR

Q0

Q1

Q2

Q3

D0

D1

D2D3

CTT

CTP

CP&11

74LS163SN-1=1100N-1=1100N=1374163的清零端為同步清零13進制加法計數(shù)器

CO

CR

LD

Q0

Q1

Q2

Q3

D0

D1

D2D3

CTT

CTP

CP&11

74LS161同步置數(shù)SN-1=1100N-1=1100N=134.分析邏輯功能5.用74161的異步清零功能實現(xiàn)六進制計數(shù)器

CO

LD

CR

Q0

Q1

Q2

Q3

D0

D1

D2D3

CTT

CTP

CP&11

74LS161異步清零SN=01106.用74163的同步清零功能實現(xiàn)六進制計數(shù)器

CO

LD

CR

Q0

Q1

Q2

Q3

D0

D1

D2D3

CTT

CTP

CP&11

74LS163同步清零SN-1=01017.用74290的異步清零功能實現(xiàn)六進制計數(shù)器異步清零SN=0110CP1CP

Q0

Q1

Q2

Q3CP0

74LS90

S9AS9BR0AR0B&8.用74161的異步清零功能實現(xiàn)60進制計數(shù)器異步清零SN=(60)10=(00111100)2

D4

D5

D6D7

CTT

CTPCP

CO

LD

CR74LS161(0)Q0Q1Q2

Q3

D0

D1

D2D3

CTTCTPCP11

CO

LD

CR

Q4Q5Q6

Q71

74LS161(1)&9.用74161的同步置數(shù)功能實現(xiàn)60進制計數(shù)器同步置數(shù)SN-1=(59)10=(00111011)2

D4

D5

D6D7

CTT

CTPCP

CO

LD

CR74LS161(0)Q0Q1Q2

Q3

D0

D1

D2D3

CTTCTPCP11

CO

LD

CR

Q4Q5Q6

Q71

74LS161(1)&10.用74290的異步清零功能實現(xiàn)88進制計數(shù)器異步清零SN=(88)10=(10001000)8421

CP1

Q0

Q1

Q2

Q3CP1CPCP0

74LS90(個位)

Q4

Q5

Q6

Q7CP0

74LS90(十位)

S9AS9BR0AR0B

S9AS9BR0AR0B&

CP1

Q0

Q1

Q2

Q3

CP1

CPCP0

74LS90(個位)

Q4

Q5

Q6

Q37CP0

74LS90(十位)

S9AS9BR0AR0B

S9AS9BR0AR0B11.用74290的異步清零功能實現(xiàn)88進制計數(shù)器異步清零SN=(88)10=(10001000)8421(1)根據(jù)任務要求，確定狀態(tài)圖選擇3下降沿JK觸發(fā)器(2)確定觸發(fā)器的類型。001011010110100101(3)畫出次態(tài)卡諾圖QA、QB、QC分別表示三個繞組A、B、C，以QCQBQA為序排列：1C+nQ0001111000110101101101001×××100nnQQABnQC×××1B+nQ1A+nQ(4)狀態(tài)方程(5)驅動方程三、時序邏輯電路設計例題

CP1

CP1CPCP0

74LS90(個位)

Q0Q1

Q2Q3CP0

74LS90(十位)

S9AS9BR0AR0B

S9AS9BR0AR0B

Q0Q1

Q2Q3QCQCJCKCQBQBJBKBJAQAQAKA計數(shù)脈沖CP(6)畫出計數(shù)器的邏輯電路圖。(7)檢驗該計數(shù)電路能否自動啟動。本計數(shù)電路有三個觸發(fā)器，可有八個狀態(tài)組合，可是只用去六個，尚有兩個未利用，因此需要檢驗一下，若不能自行啟動要進行修改。10+nQ0101nQ0nQ111+nQZ例2

試用主從JK觸發(fā)器設計一個時序電路，要求該電路的輸入Z與CP之間的關系應滿足圖示的的波形圖。解：由波形圖可以看出這是一個三進制的計數(shù)器。2.畫次態(tài)和Z的卡諾圖01/000/110/0××/×

3.寫輸出方程，狀態(tài)方程，驅動方程1.選擇3個下降沿的JK觸發(fā)器5.檢測自啟動：4.畫出邏輯圖：此電路能夠自啟動例3設計一個串行數(shù)據(jù)檢測電路，當連續(xù)輸入3個或3個以上1時，電路的輸出為1，其它情況下輸出為0。例如：輸入X 101100111011110輸出Y 000000001000110S0S1S2S3設電路開始處于初始狀態(tài)為S0。第一次輸