E接口介紹全解

會(huì)計(jì)學(xué)1E接口介紹全解主要內(nèi)容1、概述2、E1基礎(chǔ)知識(shí)介紹3、名詞解釋4、收發(fā)器DS21Q59的運(yùn)用第1頁(yè)/共31頁(yè)一概述

E1是ITU-T制定并由歐洲郵政與電信協(xié)會(huì)（CEPT）命名的數(shù)字傳輸系統(tǒng)一次群（即PCM30）標(biāo)準(zhǔn)，由32個(gè)64kbps的PCM話路經(jīng)過分時(shí)復(fù)用形成，其傳輸速率為2.048Mbps，其中30個(gè)話路傳輸語音等用戶信息，另兩個(gè)話路作為系統(tǒng)開銷，傳輸同步碼、信令碼及其他輔助信號(hào)。E1接口的物理及電特性符合CCITT的G.703標(biāo)準(zhǔn)。我國(guó)也采用E1標(biāo)準(zhǔn)作為PCM系統(tǒng)和N-ISDN的基群。目前，建立在G.703基礎(chǔ)上的E1接口在分組網(wǎng)、幀中繼網(wǎng)、GSM移動(dòng)基站及軍事通信中得到廣泛的應(yīng)用，傳送語音信號(hào)、數(shù)據(jù)、圖像等業(yè)務(wù)。

第2頁(yè)/共31頁(yè)二、E1基礎(chǔ)知識(shí)介紹1、E1簡(jiǎn)介

一條E1是2.048M的鏈路，用PCM編碼。

一個(gè)E1的幀長(zhǎng)為256個(gè)bit,分為32個(gè)時(shí)隙，一個(gè)時(shí)隙為8個(gè)bit。

每秒有8k個(gè)E1的幀通過接口，即8K*256=2048kbps。

每個(gè)時(shí)隙在E1幀中占8bit，8*8k=64k，即一條E1中含有32個(gè)64K。第3頁(yè)/共31頁(yè)2、E1幀結(jié)構(gòu)

E1分為有成幀，成復(fù)幀與不成幀三種方式，在成幀的E1中第0時(shí)隙用于傳輸幀同步數(shù)據(jù)，其余31個(gè)時(shí)隙可以用于傳輸有效數(shù)據(jù)；在成復(fù)幀的E1中，除了第0時(shí)隙外，第16時(shí)隙是用于傳輸信令的，只有第1到15，第17到第31共30個(gè)時(shí)隙可用于傳輸有效數(shù)據(jù)；而在不成幀的E1中，所有32個(gè)時(shí)隙都可用于傳輸有效數(shù)據(jù)。

第4頁(yè)/共31頁(yè)3、E1信道的幀結(jié)構(gòu)

在E1信道中，8bit組成一個(gè)時(shí)隙（TS），由32個(gè)時(shí)隙組成了一個(gè)幀（F），16個(gè)幀組成一個(gè)復(fù)幀（MF）。在一個(gè)幀中，TS0主要用于傳送幀定位信號(hào)（FAS）、CRC-4（循環(huán)冗余校驗(yàn)）和對(duì)端告警指示，TS16主要傳送隨路信令（CAS）、復(fù)幀定位信號(hào)和復(fù)幀對(duì)端告警指示，TS1至TS15和TS17至TS31共30個(gè)時(shí)隙傳送話音或數(shù)據(jù)等信息。我們稱TS1至TS15和TS17至TS31為“凈荷”，TS0和TS16為“開銷”。如果采用帶外公共信道信令（CCS），TS16就失去了傳送信令的用途，該時(shí)隙也可用來傳送信息信號(hào)，這時(shí)幀結(jié)構(gòu)的凈荷為TS1至TS31，開銷只有TS0了。第5頁(yè)/共31頁(yè)4、由PCM編碼介紹E1

由PCM編碼中E1的時(shí)隙特征可知，E1共分32個(gè)時(shí)隙TS0-TS31。每個(gè)時(shí)隙為64K，其中TS0為被幀同步碼，Si、Sa4、Sa5、sa6、Sa7、A比特占用，若系統(tǒng)運(yùn)用了CRC校驗(yàn)，則Si比特位置改傳CRC校驗(yàn)碼。TS16為信令時(shí)隙，當(dāng)使用到信令(共路信令或隨路信令)時(shí)，該時(shí)隙用來傳輸信令，用戶不可用來傳輸數(shù)據(jù)。所以2M的PCM碼型有：

PCM30：PCM30用戶可用時(shí)隙為30個(gè)，TS1-TS15,TS17-TS31。TS16傳送信令，無CRC校驗(yàn)。

第6頁(yè)/共31頁(yè)

PCM31：PCM30用戶可用時(shí)隙為31個(gè)，TS1-TS15,TS16-TS31。TS16不傳送信令，無CRC校驗(yàn)。

PCM30C：PCM30用戶可用時(shí)隙為30個(gè)，TS1-TS15,TS17-TS31。TS16傳送信令，有CRC校驗(yàn)。

PCM31C：PCM30用戶可用時(shí)隙為31個(gè)，TS1-TS15,TS16-TS31。TS16不傳送信令，有CRC校驗(yàn)。

CE1,就是把2M的傳輸分成了30個(gè)64K的時(shí)隙，一般寫成N*64，你可以利用其中的幾個(gè)時(shí)隙，也就是只利用n個(gè)64K，必須接在CE1/pri接口上。CE1/pri接口擁有兩種工作方式：E1工作方式（也稱為非通道化工作方式）和CE1/PRI工作方式（也稱為通道化工作方式）。

第7頁(yè)/共31頁(yè)5、E1接口阻抗匹配

G．703標(biāo)準(zhǔn)終端阻抗匹配非平衡為75ohm，平衡為120ohm第8頁(yè)/共31頁(yè)6、E1三種使用方法

將整個(gè)2M用作一條鏈路，如DDN（數(shù)字?jǐn)?shù)據(jù)網(wǎng)）2M；

將2M用作若干個(gè)64k及其組合，如128K，256K等，這就是CE1；

在用作語音交換機(jī)的數(shù)字中繼時(shí)，這也是E1最本來的用法，是把一條E1作為32個(gè)64K來用，但是時(shí)隙0和時(shí)隙15是用作signaling即信令的，所以一條E1可以傳30路話音。PRI就是其中的最常用的一種接入方式，標(biāo)準(zhǔn)叫PRA信令。

第9頁(yè)/共31頁(yè)三、名詞解釋FASFrameAlignmentSignal基本幀信號(hào)CASChannelAssociatedSignaling通道關(guān)聯(lián)信令MF Multiframe復(fù)幀SiInternationalBits國(guó)際標(biāo)準(zhǔn)位CRC4CyclicalRedundancyCheck 循環(huán)冗余檢驗(yàn)CCSCommonChannelSignaling公共信道信令Sa AdditionalBits 額外附加位E-BitCRC4ErrorBits 循環(huán)冗余檢驗(yàn)錯(cuò)誤位LOC LossofClock 時(shí)鐘丟失

TCLK此文中TCLK基本上引用發(fā)送速率時(shí)鐘和參考實(shí)際的輸入信號(hào)或者內(nèi)部驅(qū)動(dòng)信號(hào)RCLK引用幀恢復(fù)網(wǎng)絡(luò)時(shí)鐘和作為輸出時(shí)鐘或者內(nèi)部信號(hào)的參考。第10頁(yè)/共31頁(yè)四、DS21Q59應(yīng)用1、DS21Q59概述

DS21Q59是美國(guó)MAXIM公司出品的單片四路E1收發(fā)器芯片，是一種優(yōu)化的高密度E1線路終端。它包含四個(gè)由線路接口單元（LIU）和成幀器組成的完全獨(dú)立的收發(fā)器，具備了連接四條E1線路所需的各種功能，并且還有一個(gè)TDM背板接口，用于在片內(nèi)進(jìn)行多路E1信號(hào)的交叉復(fù)用。該芯片是制作四路E1數(shù)字中繼接口的極佳選擇，可廣泛用于路由器、復(fù)用器、接入設(shè)備、數(shù)字程控交換機(jī)及信道服務(wù)單元（CSU）與數(shù)據(jù)服務(wù)單元（DSU）中。第11頁(yè)/共31頁(yè)2、DS21Q59的主要性能與特點(diǎn)

有4個(gè)完整的E1收發(fā)器；32/128位的無晶振抖動(dòng)抑制器，用于消除時(shí)鐘或數(shù)據(jù)的相位抖動(dòng)；片內(nèi)的系統(tǒng)時(shí)鐘合成器能夠產(chǎn)生2.048MHz、4.096MHz、8.192MHz及16.384MHz等幾種時(shí)鐘，用于多路E1信號(hào)的交叉式PCM總線工作（IBO）方式；支持隨路信令（CAS）和公共信道信令（CCS）第12頁(yè)/共31頁(yè)接收通路有兩幀容量的滑動(dòng)緩沖存儲(chǔ)器,用于消除接收數(shù)據(jù)與背板異步時(shí)鐘之間的相位差和頻率差；四個(gè)收發(fā)器具有獨(dú)立的環(huán)回診斷能力，包括遠(yuǎn)端環(huán)回、本地環(huán)回與幀環(huán)回；附加的8根輸出引腳（每個(gè)收發(fā)器2根）可由用戶靈活配置使用；能夠檢測(cè)并產(chǎn)生遠(yuǎn)端告警及AIS告警；

符合ITU-T的G.703、G.704以及G.732等E1標(biāo)準(zhǔn)。

第13頁(yè)/共31頁(yè)3、DS21Q59基本工作原理DS21Q59芯片主要集成了線路接口單元和成幀器功能，由外部的控制器或處理器通過串口或并口總線對(duì)芯片實(shí)施控制與功能配置。下圖是DS21Q59內(nèi)部功能框圖（圖中只畫出了四個(gè)收發(fā)器中的一個(gè)）。"TSER1"是發(fā)送串行數(shù)據(jù)流的輸入端，"RSER1"是接收串行數(shù)據(jù)流的輸出端。線路接口單元包括發(fā)送接口、接收接口和抖動(dòng)抑制器，由"LICR"寄存器控制。

第14頁(yè)/共31頁(yè)第15頁(yè)/共31頁(yè)數(shù)據(jù)發(fā)送 發(fā)送數(shù)據(jù)時(shí)，發(fā)送成幀器提供E1傳輸所必須的幀和復(fù)幀數(shù)據(jù)開銷，背板接口部分為成幀器提供時(shí)鐘、數(shù)據(jù)和幀同步信號(hào)，由成幀器插入適當(dāng)?shù)膸酱a型和告警信息，并通過計(jì)算插入CRC碼字，然后完成AMI和HDB3編碼；最后利用一組經(jīng)過激光修整的延遲線和一個(gè)精密的D/A轉(zhuǎn)換器產(chǎn)生波形，發(fā)送到E1線路上去。波形的產(chǎn)生要根據(jù)使用的傳輸介質(zhì)的情況，產(chǎn)生相應(yīng)的驅(qū)動(dòng)波形，分別用于75的同軸電纜或120的雙絞線對(duì)傳輸。發(fā)送波形通常通過一個(gè)1：2的升壓變壓器耦合到同軸線或屏蔽的雙絞線對(duì)上去。

第16頁(yè)/共31頁(yè)數(shù)據(jù)接收

接收時(shí)，E1波形從"RRING"和"RTIP"引腳進(jìn)入芯片，首先進(jìn)行時(shí)鐘和數(shù)據(jù)恢復(fù)，經(jīng)過抖動(dòng)抑制器送到接收成幀器；接收成幀器完成對(duì)AMI和HDB3線路碼的解碼及數(shù)據(jù)流的同步，確定幀和復(fù)幀的碼型，同時(shí)完成CRC碼字的錯(cuò)誤計(jì)數(shù)，檢測(cè)接收到的AIS、同步丟失以及對(duì)端告警等各種告警信號(hào)，并為背板接口部分提供時(shí)鐘、數(shù)據(jù)和幀同步信號(hào)。接收通路有兩幀容量的滑動(dòng)緩沖存儲(chǔ)器，可通過"RCR"寄存器控制啟用，用于消除接收數(shù)據(jù)與背板異步時(shí)鐘"SYSCLK"之間的相位差和頻率差。

第17頁(yè)/共31頁(yè)線路接口阻抗選擇

用戶通過設(shè)置“CCR5”寄存器的“IRTSEL”位（CCR5.4），即可實(shí)現(xiàn)DS21Q59芯片與75或120接收終端的匹配。也可以使用內(nèi)部的終端功能，此時(shí)，外部終端接電阻為120歐（一般為兩只60電阻串聯(lián)），將“IRTSEL”位置為“1”，使DS21Q59的內(nèi)部電阻與外部電阻相并聯(lián)，從而將端接電阻調(diào)整到75歐。相位抖動(dòng)消除 每個(gè)收發(fā)器都有一個(gè)時(shí)鐘與數(shù)據(jù)抖動(dòng)抑制器，通過"LICR"寄存器的"JAS"位（即D3位），可以將其配置到發(fā)送通路中，也可以配置到接收通路中，用于從發(fā)送或接收信號(hào)中消除相位抖動(dòng)。也可以選擇不用此項(xiàng)功能。

第18頁(yè)/共31頁(yè)用戶操作口

“OUTA”和“OUTB”是用戶選用輸出口，根據(jù)需要可靈活配置。通過控制“OUTAC”寄存器，可以使OUTA口輸出CMI碼，用于直接驅(qū)動(dòng)光接口。時(shí)鐘合成器

片內(nèi)的系統(tǒng)時(shí)鐘合成器能夠產(chǎn)生2.048MHz、4.096MHz、8.192MHz及16.384MHz等頻率的時(shí)鐘，既為每個(gè)收發(fā)器提供時(shí)鐘，還可以為多路E1信號(hào)的交叉總線（簡(jiǎn)稱IBO）方式提供時(shí)鐘。以IBO方式工作時(shí)，每個(gè)收發(fā)器的接收緩沖存儲(chǔ)器都必須啟用，系統(tǒng)時(shí)鐘合成器允許任意一條E1線路被選中作為系統(tǒng)的參考時(shí)鐘源，16.384MHz的系統(tǒng)時(shí)鐘支持最多8個(gè)E1數(shù)據(jù)流復(fù)用到單條高速PCM總線上（用兩片DS21Q59實(shí)現(xiàn)），高速的PCM串行數(shù)據(jù)流從TSER1"引腳輸入、從"RSER1"輸出。

第19頁(yè)/共31頁(yè)4、功能模塊及其功能（1）總線接口 外部的微控制器或微處理器通過多路總線/簡(jiǎn)單總線或者串行接口總線來控制DS21Q59的工作。器件工作有Intel和

Motorola兩種定時(shí)配置。由

PBTS/BTS1/BTS0來配置總線模式。

第20頁(yè)/共31頁(yè)（2）寄存器

DS21Q59的工作環(huán)境是通過9個(gè)控制寄存器來配置的。接收控制器（RCR）、發(fā)送控制器（TCR）和7個(gè)公共控制寄存器（CCR1-CCR7）。這些寄存器在上電時(shí)就初始化配置，正常工作后無需改動(dòng)，除非系統(tǒng)配置需要改變。

地址0F是一個(gè)地址識(shí)別寄存器（只讀寄存器），高4位固定為1001，指出E1收發(fā)器器件存在，低4位用來識(shí)別器件的id。此寄存器僅存在收發(fā)器1（TS0，TS1=0）。

工廠測(cè)試寄存器地址為1EHex，上電工作時(shí)，此寄存器應(yīng)該設(shè)置為00h。

DS21Q59有4個(gè)寄存器表征數(shù)據(jù)幀實(shí)時(shí)狀態(tài)信息。即狀態(tài)寄存器（SR1）、狀態(tài)寄存器（SR2）、接收信息寄存器（RIR）和同步狀態(tài)寄存器（SSR）。

第21頁(yè)/共31頁(yè)RAF接收幀定位寄存器

(1BH)RNAF接收幀非定位寄存器（40H）TAF 發(fā)送幀定位寄存器

TNAF發(fā)送幀非定位寄存器

第22頁(yè)/共31頁(yè)（3）上電時(shí)序

上電時(shí)，由于內(nèi)部寄存器的內(nèi)容都是無法預(yù)知的，固DS21Q59應(yīng)配置所有的工作寄存器，包括設(shè)置測(cè)試寄存器為00H（地址為1EHex）。LIRST（CCR4.7位）應(yīng)該從0置為1復(fù)位線路接口電路（設(shè)置LIRST后，大概需要40ms后器件才能恢復(fù)），然后穩(wěn)定輸入系統(tǒng)時(shí)鐘（SYSCLK），同時(shí)ESR（CCR4.5和CCR4.6）也需要從0設(shè)置為1（如果彈性存儲(chǔ)不選擇可以忽略這步設(shè)置）。（４）成幀器環(huán)路

環(huán)路運(yùn)用在測(cè)試和調(diào)試應(yīng)用中，SCT環(huán)路數(shù)據(jù)從發(fā)送器返回到接收器。FLB使能時(shí)，出現(xiàn)下面情況：

在TPOSO和TNEGO作為正常數(shù)據(jù)發(fā)送，數(shù)據(jù)通過RPOSI輸入，RNEGI忽略；RCLK輸出用TCLK輸入替代。

第23頁(yè)/共31頁(yè)（５）遠(yuǎn)程環(huán)路

CCR3.7=1，DS21Q59強(qiáng)制進(jìn)入遠(yuǎn)程環(huán)路模式。此環(huán)路中，通過RPOSI和RNEGI引腳輸入的數(shù)據(jù)返回到TPOSO和TNEGO引腳被發(fā)送。數(shù)據(jù)為正常模式連續(xù)的通過接收成幀器，而此時(shí)發(fā)送成幀器的數(shù)據(jù)是被忽略的。

（６）本地環(huán)路

CCR3.6=1，進(jìn)入本地環(huán)路模式。此環(huán)路中，數(shù)據(jù)作為正常模式連續(xù)發(fā)送。在RTIP和RRING接收的數(shù)據(jù)被發(fā)送數(shù)據(jù)替代。環(huán)路中的數(shù)據(jù)經(jīng)過振動(dòng)抑制器。

第24頁(yè)/共31頁(yè)（７）系統(tǒng)時(shí)鐘接口

獨(dú)立的系統(tǒng)時(shí)鐘接口（SCI）四個(gè)收發(fā)器公用。SCI可以設(shè)計(jì)為使用4個(gè)接收器中的任一個(gè)來作為系統(tǒng)的主參考時(shí)鐘。同理，多個(gè)DS21Q59組成N口系統(tǒng)，SCI允許N路中任何一個(gè)作為主時(shí)鐘。此參考時(shí)鐘還可以通過REFCLK引腳為其它DS21Q59提供時(shí)鐘。REFCLK作為輸出，選擇4路接收之一作為參考。此引腳配置為輸入（對(duì)SCSx位寫入0）時(shí)，其選擇的參考時(shí)鐘不能作為主時(shí)鐘。通過時(shí)鐘合成器PLL能產(chǎn)生2.048M、4.098M、8.192M和16.384M幾種系統(tǒng)時(shí)鐘。系統(tǒng)時(shí)鐘也可以同IBO功能一起使用把8路E1線合并到一路高速的PCM總線上。當(dāng)E1線路口停止時(shí)（接收負(fù)載信號(hào)丟失條件下），系統(tǒng)時(shí)鐘接口自動(dòng)會(huì)把MCLK切換過來作為系統(tǒng)時(shí)鐘，因此MCLK實(shí)際上是作為主時(shí)鐘的備份源。主機(jī)也能找到并選擇一個(gè)正在工作E1口作為主源。由于被選擇接口時(shí)鐘需要通過其它的DS21Q59器件上（在多器件配置中），因此一個(gè)DS21Q59時(shí)鐘合成器總是一個(gè)高速時(shí)鐘源，這允許在時(shí)鐘源能夠平穩(wěn)的切換。SCI控制寄存器只在收發(fā)器1中存在（TS0，TS1=0）。

第25頁(yè)/共31頁(yè)（８）接收時(shí)鐘和數(shù)據(jù)恢復(fù)

DS21Q59具有一個(gè)數(shù)字時(shí)鐘恢復(fù)系統(tǒng)。器件通過一個(gè)1：1變壓器與帶屏蔽雙絞線或者同軸電纜接收E1線路連接。MCLK引腳提供的2.048MHz時(shí)鐘通過內(nèi)部PLL進(jìn)行16x倍頻，然后提供給時(shí)鐘恢復(fù)系統(tǒng)。時(shí)鐘恢復(fù)系統(tǒng)使用PLL提供的時(shí)鐘形成一個(gè)16倍的超采樣器，用來恢復(fù)時(shí)鐘和數(shù)據(jù)。此超采樣技術(shù)確保了突出的抖動(dòng)誤差。

通常RCLK是從RTIP和RRING輸入端E1線上AMI/HDB3波形中恢復(fù)出來的，如果輸入端不存在AMI信號(hào)時(shí)，RCLK來源于MCLK引腳。如果抖動(dòng)抑制器用在發(fā)送模塊或禁止時(shí)，由于超采樣數(shù)字時(shí)鐘恢復(fù)電路的緣故，RCLK的高電平周期變短（即正脈沖變窄）。而如果抖動(dòng)抑制器用在接收模塊（大部分方案應(yīng)用）時(shí)，抖動(dòng)抑制器恢復(fù)RCLK幾乎50%的職責(zé)。

第26頁(yè)/共31頁(yè)（９）發(fā)送時(shí)鐘源 根據(jù)DS21Q59的不同工作模式，發(fā)送時(shí)鐘源也不同?；九渲脮r(shí)，IBO功能禁止，發(fā)送時(shí)鐘源來至TCLK引腳，這種模式一般TCLK引腳上是一個(gè)2.048MHz±50ppm。如果TCLK丟失，則是自動(dòng)切換到REFCLK引腳上的系統(tǒng)參考時(shí)鐘或者同一接口上的恢復(fù)時(shí)鐘由主機(jī)來分配。主機(jī)通過查詢到發(fā)送時(shí)鐘丟失中斷來切換2個(gè)備份時(shí)鐘的一個(gè)，而此時(shí)不管TCLK腳狀態(tài)如何。

當(dāng)IBO功能模式時(shí)，由于在發(fā)送端時(shí)滑動(dòng)（slips）是禁止的，故發(fā)送時(shí)鐘必須與系統(tǒng)時(shí)鐘同步。這種模式下，