觸發(fā)器與時(shí)序邏輯電路

第21章觸發(fā)器和時(shí)序邏輯電路(重點(diǎn)內(nèi)容)21.1

雙穩(wěn)態(tài)觸發(fā)器21.2

寄存器21.3

計(jì)數(shù)器21.4555定時(shí)器及其應(yīng)用21.5

應(yīng)用舉例本章要求1.掌握RS、JK、D

觸發(fā)器的邏輯功能及不同結(jié)構(gòu)觸發(fā)器的動(dòng)作特點(diǎn);2.掌握寄存器、移位寄存器、二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器的邏輯功能，會(huì)分析時(shí)序邏輯電路;3.學(xué)會(huì)使用本章所介紹的各種集成電路;4.了解集成定時(shí)器及由它組成的單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器的工作原理。第21章觸發(fā)器和時(shí)序邏輯電路

電路的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且與電路原來的狀態(tài)有關(guān)，當(dāng)輸入信號(hào)消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時(shí)序邏輯電路。時(shí)序邏輯電路的特點(diǎn)：

下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時(shí)序電路的基本邏輯單元。21.1

雙穩(wěn)態(tài)觸發(fā)器特點(diǎn)：

1.有兩個(gè)穩(wěn)定狀態(tài)

0態(tài)和

1態(tài)；

2.能根據(jù)輸入信號(hào)將觸發(fā)器置成

0或

1態(tài)；

3.輸入信號(hào)消失后，被置成的

0或

1態(tài)能保存下來，即具有記憶功能。雙穩(wěn)態(tài)觸發(fā)器：是一種具有記憶功能的邏輯單元電路，它能儲(chǔ)存一位二進(jìn)制碼。21.1.1RS

觸發(fā)器兩互補(bǔ)輸出端1.基本RS觸發(fā)器兩輸入端正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時(shí)，稱為

1態(tài),反之為

0態(tài)。反饋線觸發(fā)器輸出與輸入的邏輯關(guān)系1001設(shè)觸發(fā)器原態(tài)為“1”態(tài)。翻轉(zhuǎn)為“0”態(tài)(1)SD=1，RD=010101設(shè)原態(tài)為“0”態(tài)1001110觸發(fā)器保持0態(tài)不變復(fù)位0結(jié)論:不論觸發(fā)器原來為何種狀態(tài)，當(dāng)SD=1，

RD=0時(shí)，

將使觸發(fā)器置0或稱為復(fù)位。01設(shè)原態(tài)為“0”態(tài)011100翻轉(zhuǎn)為“1”態(tài)(2)SD=0，RD=1設(shè)原態(tài)為“1”態(tài)0110001觸發(fā)器保持1態(tài)不變置位1結(jié)論:不論觸發(fā)器原來為何種狀態(tài)，當(dāng)SD=0，

RD=1時(shí)，

將使觸發(fā)器置1或稱為

置位。11設(shè)原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3)SD=1，RD=1設(shè)原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1當(dāng)SD=1，

RD=1時(shí)，觸發(fā)器保持原來的狀態(tài)，

即觸發(fā)器具有保持、記憶功能。110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)

1態(tài)(4)SD=0，RD=010若先翻轉(zhuǎn)

當(dāng)信號(hào)SD=RD=0同時(shí)變?yōu)?時(shí),由于與非門的翻轉(zhuǎn)時(shí)間不可能完全相同，觸發(fā)器狀態(tài)可能是

1態(tài)，也可能是

0態(tài)，不能根據(jù)輸入信號(hào)確定?；綬S

觸發(fā)器狀態(tài)表邏輯符號(hào)RD(ResetDirect)-直接置“0”端(復(fù)位端)SD(SetDirect)-直接置“1”端(置位端)SDRDQ100置0011置111不變保持00同時(shí)變1后不確定功能低電平有效2.可控RS

觸發(fā)器基本RS觸發(fā)器導(dǎo)引電路時(shí)鐘脈沖當(dāng)CP=0時(shí)011

R，S

輸入狀態(tài)不起作用。

觸發(fā)器狀態(tài)不變11

SD，RD用于預(yù)置觸發(fā)器的初始狀態(tài)，

工作過程中應(yīng)處于高電平，對(duì)電路工作狀態(tài)無影響。被封鎖被封鎖當(dāng)CP=1時(shí)1打開觸發(fā)器狀態(tài)由R，S

輸入狀態(tài)決定。11打開觸發(fā)器的翻轉(zhuǎn)時(shí)刻受C控制(CP高電平時(shí)翻轉(zhuǎn)),而觸發(fā)器的狀態(tài)由R,S的狀態(tài)決定。當(dāng)CP=1時(shí)1打開(1)S=0,R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R，S

輸入狀態(tài)決定。11打開1101010(2)S=0,R=1觸發(fā)器置“0”(3)S=1,R=0觸發(fā)器置“1”111110011110若先翻Q=1Q=011(4)S=1,R=1

當(dāng)時(shí)鐘由1變0后觸發(fā)器狀態(tài)不定11若先翻可控RS狀態(tài)表00SR01010111不定Qn+1QnQn—時(shí)鐘到來前觸發(fā)器的狀態(tài)Qn+1—時(shí)鐘到來后觸發(fā)器的狀態(tài)動(dòng)作特點(diǎn)：CP高電平時(shí)觸發(fā)器狀態(tài)由R、S確定例：畫出可控RS

觸發(fā)器的輸出波形不定不定可控RS狀態(tài)表

CP高電平時(shí)觸發(fā)器狀態(tài)由R、S確定QQ0100SR01010111不定Qn+1Qn存在問題：時(shí)鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象,即在一個(gè)時(shí)鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。CP克服辦法：采用JK

觸發(fā)器或D

觸發(fā)器00SR

010

10

1

11

不定Qn+1Qn21.1.2JK觸發(fā)器1.電路結(jié)構(gòu)從觸發(fā)器主觸發(fā)器反饋線CP

CP1互補(bǔ)時(shí)鐘控制主、從觸發(fā)器不能同時(shí)翻轉(zhuǎn)2.工作原理主觸發(fā)器打開主觸發(fā)器狀態(tài)由J、K決定，接收信號(hào)并暫存。從觸發(fā)器封鎖從觸發(fā)器狀態(tài)保持不變。01CP0110狀態(tài)保持不變從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。從觸發(fā)器打開主觸發(fā)器封鎖0C01010CP高電平時(shí)觸發(fā)器接收信號(hào)并暫存。要求CP高電平期間J、K狀態(tài)保持不變。CP下降沿時(shí)()觸發(fā)器翻轉(zhuǎn)。CP低電平時(shí)J、K不起作用。動(dòng)作特點(diǎn)：1001001CP010分析JK觸發(fā)器的邏輯功能(1)J=1,K=1設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)110110101001主從狀態(tài)一致01狀態(tài)不變狀態(tài)不變CP01010設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“？”狀態(tài)J=1,K=1時(shí)，每來一個(gè)時(shí)鐘脈沖，狀態(tài)翻轉(zhuǎn)一次，即具有計(jì)數(shù)功能。(1)J=1,K=11010011001CP010(2)J=0，K=1設(shè)觸發(fā)器原態(tài)為“1”態(tài)翻轉(zhuǎn)為“0”態(tài)01100101011001設(shè)觸發(fā)器原態(tài)為“0”態(tài)為“？”態(tài)01CP010(3)J=1，K=0設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)10011010100101設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“？”態(tài)CP010(4)J=0，K=0設(shè)觸發(fā)器原態(tài)為“0”態(tài)保持原態(tài)00010001保持原態(tài)保持原態(tài)CP01001結(jié)論：

CP高電平時(shí)主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變。

CP下降沿()觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致）。3.JK觸發(fā)器的邏輯功能Qn10011100Qn01

J

K

Qn

Qn+1

00011011

JK觸發(fā)器狀態(tài)表0101010100010101Qn+1QnS'R'CP高電平時(shí)觸發(fā)器接收信號(hào)并暫存。CP低電平時(shí)J、K不起作用。CP下降沿時(shí)()觸發(fā)器翻轉(zhuǎn)。J

K

Qn+1

00Qn

010

101

11

Qn

JK觸發(fā)器狀態(tài)表(保持功能)

(置“0”功能)

(置“1”功能)

(計(jì)數(shù)功能)SD

、RD為直接置1、置0端，不受時(shí)鐘控制，低電平有效，觸發(fā)器工作時(shí)SD

、RD應(yīng)接高電平。

(翻轉(zhuǎn)功能)C下降沿觸發(fā)翻轉(zhuǎn)例：JK

觸發(fā)器工作波形CPJKQ下降沿觸發(fā)翻轉(zhuǎn)0011011011保持翻轉(zhuǎn)置0置1翻轉(zhuǎn)根據(jù)C下降沿前J、K的狀態(tài)，確定下降沿后Q的狀態(tài)74LS112雙JK觸發(fā)器74LS112引腳圖1615141312111091234567874LS112

每個(gè)芯片內(nèi)有兩個(gè)獨(dú)立的JK觸發(fā)器

每個(gè)JK

有各自的置0端(清零端)和置1端(預(yù)置端),

低電平有效。

CP下降沿()觸發(fā)器翻轉(zhuǎn)JK觸發(fā)器邏輯符號(hào)

CPQJKSDRDQ基本RS觸發(fā)器導(dǎo)引電路21.1.3D

觸發(fā)器1.電路結(jié)構(gòu)反饋線21.1.3D

觸發(fā)器2.邏輯功能01（1）D

=01觸發(fā)器狀態(tài)不變0當(dāng)CP=0時(shí)110當(dāng)CP=1時(shí)0101觸發(fā)器置“0”封鎖在CP=1期間，觸發(fā)器保持“0”不變21.1.3維持阻塞

D

觸發(fā)器2.邏輯功能01(1)D

=10觸發(fā)器狀態(tài)不變1當(dāng)CP=0時(shí)111當(dāng)CP=1時(shí)0110觸發(fā)器置“1”封鎖在CP=1期間，觸發(fā)器保持“1”不變封鎖D觸發(fā)器狀態(tài)表D

Qn+1

0101

CP上升沿前接收信號(hào)，上降沿時(shí)觸發(fā)器翻轉(zhuǎn)，(其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1=Dn；上升沿后輸入D不再起作用，觸發(fā)器狀態(tài)保持。即(不會(huì)空翻)結(jié)論：上升沿觸發(fā)翻轉(zhuǎn)74LS74雙D觸發(fā)器74LS74引腳圖每個(gè)芯片內(nèi)有兩個(gè)獨(dú)立的D觸發(fā)器

CP上升沿()觸發(fā)器翻轉(zhuǎn)每個(gè)D有各自的置“0”端和置“1”端,低電平有效。D觸發(fā)器邏輯符號(hào)DCPQQRDSD例：D

觸發(fā)器工作波形圖CPDQ上升沿觸發(fā)翻轉(zhuǎn)21.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換1.將JK觸發(fā)器轉(zhuǎn)換為D

觸發(fā)器當(dāng)J=D，K=D時(shí)，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表D

Qn+1

0101J

K

Qn+1

00Qn

010

101

11

Qn

JK觸發(fā)器狀態(tài)表仍為下降沿觸發(fā)翻轉(zhuǎn)2.將JK觸發(fā)器轉(zhuǎn)換為T

觸發(fā)器T觸發(fā)器狀態(tài)表T

Qn+1

01QnQn(保持功能)(計(jì)數(shù)功能)J

K

Qn+1

00Qn

010

101

11

Qn

JK觸發(fā)器狀態(tài)表當(dāng)J=K時(shí)，兩觸發(fā)器狀態(tài)相同3.將D

觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計(jì)數(shù)功能即要求來一個(gè)CP，

觸發(fā)器就翻轉(zhuǎn)一次。CPQD=QD觸發(fā)器狀態(tài)表D

Qn+1

010121.2

寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個(gè)觸發(fā)器只能存放一位二進(jìn)制數(shù)，存放n

位二進(jìn)制時(shí),要n個(gè)觸發(fā)器。按功能分?jǐn)?shù)碼寄存器移位寄存器21.2.1數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令通常由D觸發(fā)器或RS觸發(fā)器組成并行輸入方式00001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變10清零1100寄存指令取數(shù)指令1100并行輸出方式&&&&0000001110101111QQQQ狀態(tài)保持不變21.2.2移位寄存器不僅能寄存數(shù)碼，還有移位的功能。所謂移位，就是每來一個(gè)移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動(dòng)一位。按移位方式分類單向移位寄存器雙向移位寄存器o寄存數(shù)碼1.單向移位寄存器清零1移位脈沖23410110000000100101011010110111011數(shù)據(jù)依次向左移動(dòng)，稱左移寄存器，輸入方式為串行輸入。從高位向低位依次輸入數(shù)碼輸入1110010110011000輸出再輸入四個(gè)移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式5移位脈沖786數(shù)碼輸入0左移寄存器波形圖1111011Q0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器0111從Q3取出四位左移移位寄存器狀態(tài)表0001123移位脈沖Q2Q1Q0移位過程Q3寄存數(shù)碼D001110000清零110左移一位001011左移二位01011左移三位10114左移四位101并行輸出再繼續(xù)輸入四個(gè)移位脈沖,從Q3端串行輸出1011數(shù)碼右移移位寄存器1清零0寄存指令并行輸入串行輸出串行輸入移位脈沖DCP2.并行、串行輸入/串行輸出寄存器寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出3.雙向移位寄存器：既能左移也能右移。左移輸入待輸數(shù)據(jù)由低位至高位依次輸入待輸數(shù)據(jù)由高位至低位依次輸入101右移輸入移位控制端000000010&&&0111100011011直接清零(異步)保持右移(從Q0向右移動(dòng))左移(從Q3向左移動(dòng))并行輸入

RDCPS1

S0功能

74LS194功能表并行輸入控制端輸出端右移串行輸入右移串行輸入21.3計(jì)數(shù)器計(jì)數(shù)器是數(shù)字電路和計(jì)算機(jī)中廣泛應(yīng)用的一種邏輯部件，可累計(jì)輸入脈沖的個(gè)數(shù)，可用于定時(shí)、分頻、時(shí)序控制等。分類加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器

(按計(jì)數(shù)功能)異步計(jì)數(shù)器同步計(jì)數(shù)器(按計(jì)數(shù)脈沖引入方式)

二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器

N

進(jìn)制計(jì)數(shù)器(按計(jì)數(shù)制)21.3.1二進(jìn)制計(jì)數(shù)器按二進(jìn)制的規(guī)律累計(jì)脈沖個(gè)數(shù),它也是構(gòu)成其它進(jìn)制計(jì)數(shù)器的基礎(chǔ)。要構(gòu)成n位二進(jìn)制計(jì)數(shù)器，需用n個(gè)具有計(jì)數(shù)功能的觸發(fā)器。1.異步二進(jìn)制計(jì)數(shù)器異步計(jì)數(shù)器：計(jì)數(shù)脈沖C不是同時(shí)加到各位觸發(fā)器。最低位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時(shí)需由相鄰低位觸發(fā)器輸出的進(jìn)位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時(shí)間先后不一，只有在前級(jí)觸發(fā)器翻轉(zhuǎn)后,后級(jí)觸發(fā)器才能翻轉(zhuǎn)。二進(jìn)制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000計(jì)數(shù)脈沖數(shù)三位二進(jìn)制加法計(jì)數(shù)器狀態(tài)表從狀態(tài)表可看出：

最低位觸發(fā)器來一個(gè)脈沖就翻轉(zhuǎn)一次，高位觸發(fā)器是在相鄰的低位觸發(fā)器由“1”

變“0”(低位有進(jìn)位）時(shí)翻轉(zhuǎn)。三位二進(jìn)制減法計(jì)數(shù)器狀態(tài)表二進(jìn)制計(jì)數(shù)器：按二進(jìn)制規(guī)律計(jì)數(shù)1010當(dāng)J、K=1時(shí)，具有計(jì)數(shù)功能，每來一個(gè)脈沖觸發(fā)器就翻轉(zhuǎn)一次.CP計(jì)數(shù)脈沖三位異步二進(jìn)制加法計(jì)數(shù)器在電路圖中J、Ｋ懸空表示J、K=1每來一個(gè)CP翻轉(zhuǎn)一次當(dāng)相鄰低位觸發(fā)器由1變0時(shí)翻轉(zhuǎn)下降沿觸發(fā)翻轉(zhuǎn)異步二進(jìn)制加法器工作波形2分頻4分頻8分頻Q0Q1Q2每個(gè)觸發(fā)器翻轉(zhuǎn)的時(shí)間有先后，與計(jì)數(shù)脈沖不同步每經(jīng)一個(gè)觸發(fā)器，脈沖的周期就增加一倍，頻率減為一半。用D觸發(fā)器構(gòu)成三位二進(jìn)制異步加法器2、若構(gòu)成減法計(jì)數(shù)器CP又如何連接？思考1、各觸發(fā)器CP應(yīng)如何連接？各D觸發(fā)器已接成T′觸發(fā)器，即具有計(jì)數(shù)功能？？八進(jìn)制異步減法計(jì)數(shù)器電路

(a)D

觸發(fā)器構(gòu)成；(b)JK觸發(fā)器構(gòu)成74LS197集成4位異步二進(jìn)制加法計(jì)數(shù)器芯片內(nèi)有一個(gè)二進(jìn)制計(jì)數(shù)器和一個(gè)八進(jìn)制計(jì)數(shù)器

CP下降沿()觸發(fā)器翻轉(zhuǎn)有置“0”端和置數(shù)端，低電平有效。2.同步二進(jìn)制計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器線路聯(lián)接簡(jiǎn)單。各觸發(fā)器是逐級(jí)翻轉(zhuǎn)，因而工作速度較慢。同步計(jì)數(shù)器：計(jì)數(shù)脈沖同時(shí)接到各位觸發(fā)器，各位觸發(fā)器狀態(tài)的變換與計(jì)數(shù)脈沖同步。同步計(jì)數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復(fù)雜。同步計(jì)數(shù)器組成原則:根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級(jí)間連接方式—找出J、K輸入端的聯(lián)接方式。二進(jìn)制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(CP)二進(jìn)制加法計(jì)數(shù)器狀態(tài)表

從狀態(tài)表可看出：最低位觸發(fā)器FF0每來一個(gè)脈沖就翻轉(zhuǎn)一次；FF1：當(dāng)Q0=1時(shí),再來一個(gè)脈沖則翻轉(zhuǎn)一次；FF2：當(dāng)Q0=Q1=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次。2.同步二進(jìn)制計(jì)數(shù)器計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1Q0012345678000000010010001101000101011001111000012345678計(jì)數(shù)脈沖數(shù)二進(jìn)制數(shù)十進(jìn)制數(shù)Q3Q2Q1Q0910111213141510011010101111001101111011119101112131415

16

00000四位二進(jìn)制加法計(jì)數(shù)器的狀態(tài)表四位二進(jìn)制同步加法計(jì)數(shù)器級(jí)間連接的邏輯關(guān)系由J、K端邏輯表達(dá)式，可得出四位同步二進(jìn)制計(jì)數(shù)器的邏輯電路。觸發(fā)器翻轉(zhuǎn)條件

J、K端邏輯表達(dá)式J、K端邏輯表達(dá)式FF0每輸入一C翻一次FF1FF2FF3J0=K0=1Q0=1J1=K1=Q0Q1=Q0=1J2=K2=Q1

Q0Q2=Q1=Q0=1J3=K3=Q2

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0（加法）（減法）計(jì)數(shù)脈沖同時(shí)加到各位觸發(fā)器上，當(dāng)每個(gè)到來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。由主從型JK觸發(fā)器組成的同步四位二進(jìn)制加法計(jì)數(shù)器

最低位觸發(fā)器FF0每一個(gè)脈沖就翻轉(zhuǎn)一次；FF1：當(dāng)Q0=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次；FF2：當(dāng)Q1=Q0=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次。FF3：當(dāng)Q2=Q1=Q0=1時(shí)再來一個(gè)時(shí)鐘FF3翻轉(zhuǎn)。與關(guān)系

74LS161型四位同步二進(jìn)制計(jì)數(shù)器(a)外引線排列圖；(b)邏輯符號(hào)01111110

0

RD

CPEPET表21.3.474LS161型同步二進(jìn)制計(jì)數(shù)器的功能表0111LD輸入輸出Q3Q2Q1Q0A3A2A1A0d3d2d1d0d3d2d1d0計(jì)數(shù)保持保持0000例:分析圖示邏輯電路的邏輯功能,說明其用處。

設(shè)初始狀態(tài)為“000”。解：1.寫出各觸發(fā)器J、K端和CP端的邏輯表達(dá)式

CP0=CP

K0=1

J0=Q2K1=1

J1=1CP1=Q0J2=Q0Q1K2=1CP2=CP

解：當(dāng)初始狀態(tài)為“000”時(shí)，

各觸發(fā)器J、K端和C端的電平為

CP0=CP=0K0=1

J0=Q2=1K1=1

J1=1CP1=Q0=0J2=Q0Q1=0K2=1CP2=CP=0

011111CPJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000由表可知，經(jīng)5個(gè)脈沖循環(huán)一次,為五進(jìn)制加法計(jì)數(shù)器。2.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程CP1=Q0由于計(jì)數(shù)脈沖沒有同時(shí)加到各位觸發(fā)器上，所以為異步計(jì)數(shù)器。異步五進(jìn)制計(jì)數(shù)器工作波形CP12345Q0Q1Q221.3.2十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器：計(jì)數(shù)規(guī)律：“逢十進(jìn)一”。它是用四位二進(jìn)制數(shù)表示對(duì)應(yīng)的十進(jìn)制數(shù)，所以又稱為二-十進(jìn)制計(jì)數(shù)器。四位二進(jìn)制可以表示十六種狀態(tài)，為了表示十進(jìn)制數(shù)的十個(gè)狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用8421編碼的十進(jìn)制計(jì)數(shù)器。十進(jìn)制加法計(jì)數(shù)器狀態(tài)表二進(jìn)制數(shù)Q3Q2Q1Q0脈沖數(shù)(CP)十進(jìn)制數(shù)01234567891000000001001000110100010101100111100010010000012345678901.同步十進(jìn)制計(jì)數(shù)器十進(jìn)制同步加法計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器工作波形常用74LS160型同步十進(jìn)制加法計(jì)數(shù)器,其外引腳排列及功能表與74LS161型計(jì)數(shù)器相同。2.異步十進(jìn)制計(jì)數(shù)器(1)74LS290型二-五-十進(jìn)制計(jì)數(shù)器清零邏輯功能及外引線排列110

100000（1）R01、

R02：

置“0”輸入端邏輯功能RD高電平清零0置“9”1100（1）S91、

S92：

置“9”輸入端邏輯功能1

1Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0邏輯功能及外引線排列邏輯功能及外引線排列計(jì)數(shù)功能0011Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF0Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF00011輸出五進(jìn)制輸入計(jì)數(shù)脈沖二進(jìn)制計(jì)數(shù)輸入計(jì)數(shù)脈沖下降沿觸發(fā)翻轉(zhuǎn)Q1RDCP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSDCP1Q0QJKQFF00011輸入脈沖輸出十進(jìn)制8421異步十進(jìn)制計(jì)數(shù)器74LS290型計(jì)數(shù)器功能表輸入輸出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一為“0”有任一為“0”計(jì)數(shù)清零置9輸入計(jì)數(shù)脈沖8421異步十進(jìn)制計(jì)數(shù)器十分頻輸出(進(jìn)位輸出)計(jì)數(shù)狀態(tài)計(jì)數(shù)器輸出(2)74LS290的應(yīng)用輸入脈沖十分頻輸出5421異步十進(jìn)制計(jì)數(shù)器Q1Q2Q3Q0工作波形五進(jìn)制輸出計(jì)數(shù)脈沖輸入異步五進(jìn)制計(jì)數(shù)器Q1Q2Q3工作波形如何構(gòu)成N進(jìn)制計(jì)數(shù)器反饋置“0”法：當(dāng)滿足一定的條件時(shí)，利用計(jì)數(shù)器的復(fù)位端強(qiáng)迫計(jì)數(shù)器清零,重新開始新一輪計(jì)數(shù)。

利用反饋置“0”法可用已有的計(jì)數(shù)器得出小于原進(jìn)制的計(jì)數(shù)器。

例：用一片74LS290可構(gòu)成十進(jìn)制計(jì)數(shù)器，再將十進(jìn)制計(jì)數(shù)器適當(dāng)改接,利用其清零端進(jìn)行反饋清零，則可得出十以內(nèi)的任意進(jìn)制計(jì)數(shù)器。用一片74LS290構(gòu)成十以內(nèi)的任意進(jìn)制計(jì)數(shù)器例：六進(jìn)制計(jì)數(shù)器六種狀態(tài)二進(jìn)制數(shù)Q3Q2Q1Q0脈沖數(shù)(CP)十進(jìn)制數(shù)0123456789100000000100100011010001010110011110001001000001234567890一般計(jì)數(shù)器有幾種狀態(tài)就稱為幾進(jìn)制計(jì)數(shù)器。六個(gè)脈沖循環(huán)一次例：六進(jìn)制計(jì)數(shù)器六種狀態(tài)Q3Q2Q1Q000000001001000110100010101100111100010010000當(dāng)狀態(tài)0110(6)出現(xiàn)時(shí),將QC=1，QB=1送到清零端RD(即RD=QCQB)，使計(jì)數(shù)器立即清零。狀態(tài)0110僅瞬間存在。74LS390為異步清零的計(jì)數(shù)器反饋置“0”實(shí)現(xiàn)方法:清零不受時(shí)鐘CP控制，只要RD端出現(xiàn)高電平信號(hào)，計(jì)數(shù)器立即清零。1111六進(jìn)制計(jì)數(shù)器計(jì)數(shù)器清零七進(jìn)制計(jì)數(shù)器

當(dāng)出現(xiàn)0110(6)時(shí)，應(yīng)立即使計(jì)數(shù)器清零，重新開始新一輪計(jì)數(shù)。RD=QCQB。當(dāng)出現(xiàn)

0111(7)時(shí)，計(jì)數(shù)器立即清零，重新開始新一輪計(jì)數(shù)。RD=QCQBQA。計(jì)數(shù)器清零&.二片74LS290構(gòu)成100以內(nèi)的計(jì)數(shù)器例1：二十四進(jìn)制計(jì)數(shù)器二十四分頻輸出.0010(2)0100(4)十位個(gè)位兩位十進(jìn)制計(jì)數(shù)器(100進(jìn)制)RD=2Q1·1Q2例2:六十進(jìn)制計(jì)數(shù)器個(gè)位為十進(jìn)制，十位為六進(jìn)制。個(gè)位的最高位Q3接十位的CP0

，個(gè)位十進(jìn)制計(jì)數(shù)器經(jīng)過十個(gè)脈沖循環(huán)一次，每當(dāng)?shù)谑畟€(gè)脈沖來到后Q3由1變?yōu)?，相當(dāng)于一個(gè)下降沿，使十位六進(jìn)制計(jì)數(shù)器計(jì)數(shù)。經(jīng)過六十個(gè)脈沖，個(gè)位和十位計(jì)數(shù)器都恢復(fù)為0000。二-五-十進(jìn)制計(jì)數(shù)器二進(jìn)制RD高電平清零五進(jìn)制五進(jìn)制每個(gè)芯片內(nèi)有兩個(gè)十進(jìn)制計(jì)數(shù)器每個(gè)計(jì)數(shù)器包含一個(gè)二進(jìn)制和一個(gè)五進(jìn)制計(jì)數(shù)器。二進(jìn)制和五進(jìn)制經(jīng)適當(dāng)聯(lián)接可組成十進(jìn)制計(jì)數(shù)器下降沿翻轉(zhuǎn)十位

0100(4)個(gè)位0110(6)計(jì)數(shù)脈沖十位個(gè)位兩位十進(jìn)制計(jì)數(shù)器（100進(jìn)制）例：用一片74LS390構(gòu)成四十六進(jìn)制計(jì)數(shù)器&D(DOWN)—減法脈沖輸入端U(UP)—加法脈沖輸入端L(LOAD)—置數(shù)端CO—進(jìn)位端BO—借位端C(CLR)—清零端

74LS192外引線排列圖

74LS192功能表

110

加

計(jì)數(shù)

00D0~D3

置數(shù)

1110

保持

110

減計(jì)數(shù)

1

清零

U

D

LOAD

CLR

D0~D3功能

十進(jìn)制同步加/減計(jì)數(shù)器21.3.4環(huán)行計(jì)數(shù)器工作原理：先將計(jì)數(shù)器置為Q3Q2Q1Q0=1000

而后每來一個(gè)C，其各觸發(fā)器狀態(tài)依次右移一位。即：1000010000100001環(huán)行計(jì)數(shù)器工作波形CP1234Q2Q1Q0Q3環(huán)行計(jì)數(shù)器可作為順序脈沖發(fā)生器。21.3.5環(huán)行分配器K0=Q2

J0=Q2

J1=Q0J2=Q1

K1=Q0

K2=Q1環(huán)行分配器工作波形可產(chǎn)生相移為的順序脈沖。21.4555定時(shí)器及其應(yīng)用

555定時(shí)器是一種將模擬電路和數(shù)字電路集成于一體的電子器件。用它可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等多種電路。555定時(shí)器在工業(yè)控制、定時(shí)、檢測(cè)、報(bào)警等方面有廣泛應(yīng)用。21.4.1555定時(shí)器的結(jié)構(gòu)及工作原理1.分壓器：由三個(gè)等值電阻構(gòu)成2.比較器：由電壓比較器C1和C2構(gòu)成3.RS觸發(fā)器4.放電開關(guān)管TVAVB輸出端電壓控制端高電平觸發(fā)端低電平觸發(fā)端放電端復(fù)位端UCC分壓器比較器RS觸發(fā)器放電管調(diào)轉(zhuǎn)地<2/3UCC<1/3UCC10>2/3UCC>1/3UCC01<2/3UCC>1/3UCC11>2/3UCC<1/3UCC00RDSDV6V2比較結(jié)果不允許1/3UCC2/3UCCV6V2<2/3UCC<1/3UCC>2/3UCC>1/3UCC<2/3UCC>1/3UCCQT10保持導(dǎo)通截止保持綜上所述，555功能表為：RDSD101011QT10保持導(dǎo)通截止保持1.由555定時(shí)器組成的多諧振蕩器

多諧振蕩器是一種無穩(wěn)態(tài)觸發(fā)器，接通電源后，不需外加觸發(fā)信號(hào)，就能產(chǎn)生矩形波輸出。由于矩形波中含有豐富的諧波，故稱為多諧振蕩器。多諧振蕩器是一種常用的脈沖波形發(fā)生器，觸發(fā)器和時(shí)序電路中的時(shí)鐘脈沖一般是由多諧振蕩器產(chǎn)生。21.4.2定時(shí)器電路的應(yīng)用1.由555定時(shí)器組成的多諧振蕩器接通電源通電前uC=0011100>2/3UCCRD=1SD=0C充電C放電1<1/3UCCuCR1R2.+–tp1tp22/3UCC1/3UCCQ=1Q=0Q=0Q=1tp1=(R1+R2)Cln2=0.7(R1+R2)Ctp2=R2Cln2=0.7R2CT=tp1+tp2=0.7(R1+2R2)C接通電源T截止C充電

T導(dǎo)通C放電RD=1SD=0RD=0SD=1uCtOuOtO本電路只能產(chǎn)生占空比大于0.5的矩形波本電路可以產(chǎn)生占空比處于0和1之間的矩形波。這是因?yàn)樗某浞烹姷穆窂讲煌Ｕ伎毡瓤烧{(diào)的多諧