第12章 組合邏輯電路

什么是電子技術(shù)是研究電子器件及電子器件應(yīng)用的一門(mén)學(xué)科通過(guò)控制器件中電子的運(yùn)動(dòng)而進(jìn)行工作小結(jié)與回顧一類(lèi)稱(chēng)為模擬信號(hào)，它是指時(shí)間上和數(shù)值上的變化都是連續(xù)平滑的信號(hào)，如圖（a）中的正弦信號(hào)，處理模擬信號(hào)的電路叫做模擬電路。電子電路中的信號(hào)分為兩大類(lèi)：一類(lèi)信號(hào)稱(chēng)為數(shù)字信號(hào)，它是指時(shí)間上和數(shù)值上的變化都是不連續(xù)的，如圖（b）中的信號(hào)，處理數(shù)字信號(hào)的電路稱(chēng)為數(shù)字電路。(a)(b)如各種脈沖信號(hào)。如：模擬聲音的音頻信號(hào)；模擬圖象的視頻信號(hào)；熱電偶等傳感器產(chǎn)生的電信號(hào)等。模擬電路主要包括：各種交、直流放大電路、信號(hào)運(yùn)算與處理電路、信號(hào)產(chǎn)生電路、直流電源等。電路構(gòu)成：分立元件——二、三極管、場(chǎng)效應(yīng)管；

集成器件——集成運(yùn)算放大器。數(shù)字電路的特點(diǎn)：1.元器件工作在開(kāi)關(guān)狀態(tài)2.研究的對(duì)象：輸入輸出之間的邏輯關(guān)系3.分析的工具：邏輯代數(shù)(只有0、1兩個(gè)數(shù)值)4.功能描述：真值表、邏輯表達(dá)式、卡諾圖、波形圖等5.采用二進(jìn)制：對(duì)元器件要求低，集成度高6.抗干擾性強(qiáng)7.信息可長(zhǎng)期保存，保密性強(qiáng)8.通用性強(qiáng)，并可實(shí)現(xiàn)在線系統(tǒng)編程t脈沖信號(hào)v1、工作頻率很高的信號(hào)只能由模擬電路處理。2、微弱信號(hào)的放大，數(shù)字電路不能完成。3、大功率放大電路，只能由模擬電路完成。4、與物理世界的接口，必須經(jīng)過(guò)一定的模擬信號(hào)處理。5、與傳輸介質(zhì)接口（載波傳輸），主要應(yīng)用模擬信號(hào)。6、易于實(shí)現(xiàn)各種非線性電路，如相乘器等。完整的電子系統(tǒng)是模擬－數(shù)字混合系統(tǒng)，物理量傳感器模擬電量A/D變換器數(shù)字信號(hào)DSPD/A變換器模擬信號(hào)轉(zhuǎn)換器物理量模擬電路的地位和作用模擬電路的性能?chē)?yán)重地影響整個(gè)系統(tǒng)的性能EABCF

與邏輯：當(dāng)決定事件的各個(gè)條件全部具備之后，事件才會(huì)發(fā)生。（一）與門(mén)電路12.1集成基本門(mén)電路門(mén)電路：實(shí)現(xiàn)各種邏輯關(guān)系的基本電路開(kāi)關(guān)的接通與斷開(kāi)可用0和1表示，如開(kāi)關(guān)接通用1表示，開(kāi)關(guān)斷開(kāi)用0表示。燈亮可用1表示，燈滅可用0表示。A、B、C三個(gè)開(kāi)關(guān)能組成8個(gè)狀態(tài)，它與F之間的邏輯關(guān)系如表，這種表示邏輯關(guān)系的表稱(chēng)為邏輯狀態(tài)表，又稱(chēng)真值表。ABCF00000000000111100001111010101011真值表ABCFF=ABC&與門(mén)真值表ABCF00000000000111100001111010101011與門(mén)邏輯符號(hào)邏輯式（一）與門(mén)電路實(shí)現(xiàn)與邏輯關(guān)系的電路稱(chēng)為與門(mén)電路。開(kāi)關(guān)的接通、斷開(kāi)與燈亮的邏輯關(guān)系反映在邏輯電路中則是輸入和輸出電位的高與低。通常稱(chēng)高電位為高電平，低電位為低電平，并分別用1和0來(lái)表示。這種邏輯關(guān)系稱(chēng)為正邏輯，反之稱(chēng)為負(fù)邏輯。

+5VABCDADBDC設(shè)uA=uB=uC=0VDA、DB、DC都導(dǎo)通F=0uF=0.3VFuF=0.3V二極管與門(mén)電路（一）與門(mén)電路F=ABABF&ABF例：根據(jù)輸入A、B波形畫(huà)出輸出F波形。AEBCF或邏輯：當(dāng)決定事件的各個(gè)條件中有一個(gè)或一個(gè)以上具備之后，事件就會(huì)發(fā)生。??或門(mén)真值表ABCF00010111110111100001111010101011或門(mén)邏輯符號(hào)或門(mén)邏輯式FABC>1F=A+B+C（二）或門(mén)電路實(shí)現(xiàn)或邏輯關(guān)系的電路稱(chēng)為或門(mén)電路。（二）或門(mén)電路例：圖所示為一保險(xiǎn)柜的防盜報(bào)警電路。保險(xiǎn)柜的兩層門(mén)上各裝有一個(gè)開(kāi)關(guān)。門(mén)關(guān)上時(shí)，開(kāi)關(guān)閉合。當(dāng)任一層門(mén)打開(kāi)時(shí)，報(bào)警燈亮，試說(shuō)明該電路的工作原理。F1K>130+5VS1S2EF非邏輯：

決定事件的條件只有一個(gè)，當(dāng)條件具備時(shí)，

事件不會(huì)發(fā)生，條件不存在時(shí)，事件發(fā)生。A1FF=AAR??非門(mén)真值表AF0011非門(mén)邏輯符號(hào)非門(mén)邏輯式（三）非門(mén)電路實(shí)現(xiàn)非邏輯關(guān)系的電路稱(chēng)為非門(mén)電路。（四）邏輯代數(shù)的基本運(yùn)算規(guī)則及定理1.基本運(yùn)算規(guī)則

或：0+1=1+0=1+10+0=0非：0=11=0A+A=1A+A=AA?A=0A?A=AA=A2.邏輯代數(shù)的基本定律分配律：A(B+C)=A?B+A?CA+B?C=(A+B)?(A+C)反演定理：A?B=A+BA+B=A?B吸收規(guī)則：A+AB=A+B與：0?0=0?1=1?01?1=1推論：A+0=AA+1=1A?0=0?A=0A?1=A交換律：A+B=B+AA?B=B?A結(jié)合律：A+(B+C)=(A+B)+CA?(B?C)=(A?B)?C例：證明AB+AC+BC=AB+AC解：AB+AC+BC=AB+AC+(A+A)BC

=AB+AC+ABC+ABC=AB+ABC+AC+ABC=AB(1+C)+AC(1+B)=AB+AC例：證明A+AB+BC=A+B解：A+AB+BC=A+B(1+C)例：證明：若F=AB+AB則F=AB+AB解：F=AB+AB=AB?AB=(A+B)?(A+B)=AA+AB+AB+BB=AB+AB=A+B=A+B+BC（四）邏輯代數(shù)的基本運(yùn)算規(guī)則及定理(五)

邏輯函數(shù)的表示方法2.邏輯代數(shù)式1.邏輯圖F=BC+A3.真值表真值表ABCF11011111101111001010100110000011BCAB>11C&F1.與門(mén)和非門(mén)構(gòu)成與非門(mén)

2.或門(mén)和非門(mén)構(gòu)成或非門(mén)F=ABCF=A+B+CABC1F&ABCF&（一）復(fù)合門(mén)電路12.2集成復(fù)合門(mén)電路ABC>1FABC>11F4.異或門(mén)

F=AB+AB5.同或門(mén)AC=1FF=AB+ABABF=13.與或非門(mén)F=AB+CD（一）復(fù)合門(mén)電路ABCDF&&>1例：試用與非門(mén)來(lái)組成非門(mén)、與門(mén)及或門(mén)。AB&FA&F非門(mén)AB&&F與門(mén)=ABF=ABF=A+B=AB=A+BB&A&F&或門(mén)

TTL與非門(mén)組件就是將若干個(gè)與非門(mén)電路，經(jīng)過(guò)集成電路工藝制作在同一芯片上。&+VC141312111098

1234567地74LS00&&&74LS00組件含有兩個(gè)輸入端的與非門(mén)四個(gè)。已知組合邏輯電路圖，確定它們的邏輯功能。分析步驟：（1）根據(jù)邏輯圖，寫(xiě)出邏輯函數(shù)表達(dá)式

由輸入變量開(kāi)始，逐級(jí)推導(dǎo)出各個(gè)門(mén)電路

的輸出，并將結(jié)果標(biāo)明在圖上。

（2）對(duì)邏輯函數(shù)表達(dá)式化簡(jiǎn)。（3）根據(jù)最簡(jiǎn)表達(dá)式列出真值表。（4）由真值表確定邏輯電路的功能。12.3組合邏輯電路的分析&例:分析下圖邏輯電路的功能。&&ABFAB=AB+AB真值表ABF000011101110功能:當(dāng)A、B取值不相同時(shí)，輸出為1。是異或門(mén)。AB=1F&AABBABAABBABF==BABAAB+AABBAB=A(A+B)+B(A+B)12.3組合邏輯電路的分析&1例:分析下圖邏輯電路的功能。&1&ABFABABABF=ABAB=AB+AB真值表ABF001010100111功能:當(dāng)A、B取值相同時(shí)，輸出為1。是同或電路。AB=1FF=AB+AB=AB+AB根據(jù)給定的邏輯要求，設(shè)計(jì)出邏輯電路圖。設(shè)計(jì)步驟：（1）根據(jù)邏輯要求，定義輸入輸出邏輯變量，列出真值表。

（2）由真值表寫(xiě)出邏輯函數(shù)表達(dá)式。

（3）化簡(jiǎn)邏輯函數(shù)表達(dá)式。

（4）畫(huà)出邏輯圖。12.4組合邏輯電路的設(shè)計(jì)三人表決電路例：設(shè)計(jì)三人表決電路10A+5VBCRFABCF00000001101110001111010010111011真值表F=AB+AC+BC=AB+AC+BC=ABACBC邏輯代數(shù)式F=ABC+ABC+ABC+ABC=ABC+ABC+AB（C+C）=ABC+ABC+AB=ABC+A(BC+B)=ABC+A(C+B)=ABC+AB+AC=B(AC+A)+AC=B(C+A)+AC三人表決電路10A+5VBCRF=ABACBCF&&&&編碼：用數(shù)字或符號(hào)來(lái)表示某一對(duì)象或信號(hào)的過(guò)程稱(chēng)為編碼。

n位二進(jìn)制代碼可以表示2n個(gè)信號(hào)8421編碼：將十進(jìn)制的十個(gè)數(shù)0、1、2…9編成二進(jìn)制的8421（BCD碼）代碼，又稱(chēng)二—十進(jìn)制編碼。0000~1001每位的權(quán)：23、22、21、2012.5編碼器編碼器&&&&???????????????+5VR10DCBA0123456789

0111DCBA=011112.5編碼器數(shù)字集成編碼器T1147T114716151413121110912345678I4I5

I6

I7

I8

Y2Y1

地

VCCN

Y3I3I2I1I0Y0I0I8：信號(hào)輸入端低電平有效Y0~Y3：信號(hào)輸出端以反碼形式輸出12.5編碼器譯碼是編碼的反過(guò)程，將二進(jìn)制代碼按編碼時(shí)的原意翻譯成有特定意義的輸出量。（一）二進(jìn)制譯碼器若輸入變量的數(shù)目為n，則輸出端的數(shù)目N=2n例如：2線—4線譯碼器、3線—8線譯碼器、4線—16線譯碼器等?，F(xiàn)以2線—4線譯碼器為例說(shuō)明如輸入的信號(hào)是兩位數(shù)的二進(jìn)制數(shù)，它有四種組合，共有四種輸出狀態(tài)。12.6譯碼器（一）二進(jìn)制譯碼器&&&&11111A1A2EF1F2F3F4A1、A2：輸入端F1~F4：輸出端E：使能端譯碼器真值表EA1A2F1F2F3F41

11110

0001110

0110110

1011010

111110（二）顯示譯碼器abfgecd?fg

abedc?+abcdefg?abcdefg+++++?1數(shù)碼顯示器：用來(lái)顯示數(shù)字、文字或符號(hào)。共陰極接法共陽(yáng)極接法半導(dǎo)體數(shù)碼管74LS24816151413121110912345678A1A2

LTIB/YBRIBRA3A0

地

VCCYfYgYaYbYcYdYeYa~Yg:

譯碼器輸出端，與共陰極半導(dǎo)體數(shù)碼管中對(duì)應(yīng)字段ag的管腳相連。

2.74LS248七段字形顯示譯碼器顯示譯碼器有四個(gè)輸入端，七個(gè)輸出端。它將8421碼譯成七個(gè)輸出信號(hào)以驅(qū)動(dòng)七段LED顯示器。IBR：滅零輸入端YBR：滅零輸出端LT: