第10章 輸入輸出系統(tǒng)

10.1輸入輸出(I/O)系統(tǒng)概述10.2程序中斷輸入輸出方式10.3DMA輸入輸出方式10.4通道控制方式和外圍處理機(jī)10.5總線結(jié)構(gòu)10.6外設(shè)接口第10章輸入輸出(I/O)系統(tǒng)110.1輸入輸出(I/O)系統(tǒng)概述輸入輸出系統(tǒng)包括外部設(shè)備(輸入輸出設(shè)備和輔助存儲(chǔ)器)及其與主機(jī)(CPU和存儲(chǔ)器)之間的控制部件。控制部件又稱為設(shè)備控制器、或設(shè)備適配器、或接口。其作用是控制并實(shí)現(xiàn)主機(jī)與外部設(shè)備之間的數(shù)據(jù)傳送。接口是主機(jī)和外設(shè)間的交接界面，可解決主機(jī)和外設(shè)間的信息交換、信息格式和工作速度的差異。返回2接口與主機(jī)、外設(shè)間的連接3為什么需要I/O接口各種外設(shè)的操作方法不同，由CPU統(tǒng)一控制不切合實(shí)際。外設(shè)的數(shù)據(jù)傳輸速率比存儲(chǔ)器和CPU慢，使得高速總線不能直接與外設(shè)相連。外設(shè)所使用的數(shù)據(jù)格式各不一致。I/O接口外部設(shè)備(I/O設(shè)備)4I/O接口的基本組成接口(Interface)和端口(Port)的概念:端口是指接口電路中可以被CPU直接訪問的寄存器。接口是若干端口加上相應(yīng)的控制邏輯電路。一個(gè)接口中包含：數(shù)據(jù)端口(數(shù)據(jù)寄存器)

命令端口(控制命令寄存器)）

狀態(tài)端口(狀態(tài)寄存器）。CPU通過輸入指令可以從有關(guān)端口中讀取信息，通過輸出指令可以把信息寫入有關(guān)端口。注：

狀態(tài)信息和控制信息通常共用一個(gè)端口，稱之為設(shè) 備的控制/狀態(tài)寄存器5I/O模塊的一般結(jié)構(gòu)I/O邏輯數(shù)據(jù)寄存器狀態(tài)/控制寄存器外部設(shè)備界面接口外部設(shè)備界面接口…...系統(tǒng)接口外設(shè)接口數(shù)據(jù)線地址線控制線數(shù)據(jù)狀態(tài)控制數(shù)據(jù)狀態(tài)控制6I/O接口的基本功能I/O接口的基本功能⑴實(shí)現(xiàn)主機(jī)和外圍設(shè)備之間的數(shù)據(jù)傳送控制。⑵實(shí)現(xiàn)數(shù)據(jù)緩沖，以達(dá)到主機(jī)同外圍設(shè)備之間的速度匹配。⑶接受主機(jī)的命令，提供設(shè)備接口的狀態(tài)，并按照主機(jī)的命令控制設(shè)備。7I/O設(shè)備的編址I/O設(shè)備的編址

為了CPU便于對(duì)I/O設(shè)備進(jìn)行尋址和選擇，必須給眾多的I/O設(shè)備進(jìn)行編址，也就是給每一臺(tái)設(shè)備規(guī)定一些地址碼，稱為設(shè)備號(hào)或設(shè)備代碼。CPU對(duì)I/O設(shè)備有兩種尋址方法：⑴獨(dú)立編址（I/O映射方式）——專設(shè)I/O指令⑵統(tǒng)一編址（存儲(chǔ)器映射方式）——利用訪存(取數(shù)/存 數(shù))指令完成I/O功能8I/O設(shè)備的編址（2）⑴專設(shè)I/O指令——獨(dú)立編址方式例如：指令I(lǐng)N完成輸入，指令OUT完成輸出操作。這是I/O空間獨(dú)立于存儲(chǔ)器空間的情況，即設(shè)備碼的編碼和存儲(chǔ)器的存儲(chǔ)單元的編碼是平行存在的?！纠縈OV AX，[1000] //訪問內(nèi)存、1000為內(nèi)存地址 IN AX，[1000] //訪問I/O設(shè)備、1000為I/O地址特點(diǎn)：I/O地址不占用內(nèi)存地址空間，但需要專門的I/O指令進(jìn)行訪問，用專門的硬件信號(hào)線來區(qū)分訪存還是訪問I/O操作。910⑵利用訪存(取數(shù)/存數(shù))指令完成I/O功能——統(tǒng)一編址將I/O接口中的端口看作存儲(chǔ)器單元，與主存儲(chǔ)器單元統(tǒng)一編址，I/O地址與內(nèi)存地址不重疊?！纠縈OVAX，[1000]//1000可能為內(nèi)存地址，也可能為I/O地址特點(diǎn)：不需要設(shè)置專門的I/O指令，可利用訪存指令訪問I/O接口中的寄存器，程序設(shè)計(jì)簡單。但外設(shè)占用了存儲(chǔ)器的地址空間。1112I/O接口類型I/O接口類型⑴按照數(shù)據(jù)傳送的寬度可分為并行接口和串行接口。并行接口中，設(shè)備和接口是將一個(gè)字節(jié)(或字)的所有位同時(shí)傳送的。串行接口中，設(shè)備和接口間的數(shù)據(jù)是一位一位串行傳送的，而接口和主機(jī)之間是按字節(jié)或字并行傳送，接口要完成數(shù)據(jù)格式的串—并變換。⑵按照數(shù)據(jù)傳送的控制方式可分成：程序控制輸入輸出接口，程序中斷輸入輸出接口和直接存儲(chǔ)器存取(DMA)接口等。13I/O設(shè)備數(shù)據(jù)傳送控制方式程序直接控制（編程I/O）方式程序中斷傳送（中斷驅(qū)動(dòng)I/O）方式直接存儲(chǔ)器存?。―MA）方式I/O通道控制方式外圍處理機(jī)方式14程序直接控制(programeddirectcontrol)方式完全通過程序來控制主機(jī)和外圍設(shè)備之間的信息傳送。特點(diǎn)：控制簡單。CPU和外設(shè)只能串行工作，系統(tǒng)效結(jié)率低。CPU在一個(gè)時(shí)間內(nèi)只能和一個(gè)外設(shè)交換信息。15程序中斷傳送(programinterrupttransfer)方式通常在程序中安排一條指令，發(fā)出START信號(hào)啟動(dòng)外圍設(shè)備，然后主機(jī)繼續(xù)執(zhí)行程序。當(dāng)外圍設(shè)備完成數(shù)據(jù)傳送的準(zhǔn)備后，便向CPU發(fā)“中斷請(qǐng)求”(INT)信號(hào)。CPU接到請(qǐng)求后若可以停止正在運(yùn)行的程序，則在一條指令執(zhí)行完后(非流水線計(jì)算機(jī))，轉(zhuǎn)去執(zhí)行“中斷服務(wù)程序”，完成傳送數(shù)據(jù)工作，通常傳送一個(gè)字或一個(gè)字節(jié)。傳送完畢仍然返回原來的程序。因此，在一定程度上實(shí)現(xiàn)了CPU和外圍設(shè)備的并行工作。但對(duì)于一些工作頻率較高的外設(shè)，例如，磁盤，磁帶等，數(shù)據(jù)交換是成批的，且單位數(shù)據(jù)之間的時(shí)間間隔較短，如果也采用程序中斷方式，將可能造成信息丟失。16直接存儲(chǔ)器存取(directmemoryaccess)方式基本思想是在外圍設(shè)備和主存之間開辟直接的數(shù)據(jù)傳送通路。在正常工作時(shí)，所有工作周期均用于執(zhí)行CPU的程序。當(dāng)外圍設(shè)備完成輸入或輸出數(shù)據(jù)的準(zhǔn)備工作后，占用總線一個(gè)工作周期，和主存直接交換數(shù)據(jù)。這個(gè)周期過后，CPU又繼續(xù)控制總線執(zhí)行原程序。如此重復(fù)，直到整個(gè)數(shù)據(jù)塊的數(shù)據(jù)傳送完畢。這項(xiàng)工作是由I/O系統(tǒng)中增設(shè)的DMA控制器完成的，由它給出每次傳送數(shù)據(jù)的主存地址，并統(tǒng)計(jì)已傳送數(shù)據(jù)的個(gè)數(shù)以確定是否傳送結(jié)束。除了在數(shù)據(jù)塊傳送的起始和結(jié)束時(shí)需用中斷分別進(jìn)行前處理和后處理外，無需CPU的頻繁干預(yù)。主存儲(chǔ)器被并行工作的CPU和I/O子系統(tǒng)所共享。17DMA的不足之處:首先對(duì)外圍設(shè)備的管理和某些操作的控制仍需由CPU承擔(dān)。在大中型計(jì)算機(jī)系統(tǒng)中，系統(tǒng)所配備的外設(shè)種類多，數(shù)量大，這樣，對(duì)外設(shè)的管理和控制也就愈來愈多，愈來愈復(fù)雜。大容量外存的使用，使主存和外存之間的數(shù)據(jù)流量大幅度增加，有時(shí)還要求多個(gè)DMA同時(shí)使用，引起訪問主存的沖突增加。18I/O通道控制(I/Ochannelcontrol)方式“通道”是專用名稱。通道能獨(dú)立地執(zhí)行用通道命令編寫的輸入輸出控制程序，產(chǎn)生相應(yīng)的控制信號(hào)送給由它管轄的設(shè)備控制器，繼而完成復(fù)雜的輸入輸出過程。通道是一種通用性和綜合性都較強(qiáng)的輸入輸出方式，它代表了現(xiàn)代計(jì)算機(jī)組織向功能分布方向發(fā)展的初始發(fā)展階段。1920輸入輸出處理機(jī)，通常稱作外圍處理機(jī)(peripheralprocessorunit簡稱PPU)外圍處理機(jī)的結(jié)構(gòu)更接近一般處理機(jī)，甚至就是一般小型通用計(jì)算機(jī)或微機(jī)。它可完成I/O通道所要完成的I/O控制，還可完成碼制變換，格式處理，數(shù)據(jù)塊的檢錯(cuò)，糾錯(cuò)等操作。它可具有相應(yīng)的運(yùn)算處理部件，緩沖部件，還可形成I/O程序所必需的程序轉(zhuǎn)移手段。有了外圍處理機(jī)，不但可簡化設(shè)備控制器，而且可用它作為維護(hù)、診斷、通信控制、系統(tǒng)工作情況顯示和人機(jī)聯(lián)系的工具。外圍處理機(jī)基本上獨(dú)立于主機(jī)工作。有了外圍處理機(jī)后，使計(jì)算機(jī)系統(tǒng)結(jié)構(gòu)有了質(zhì)的飛躍------由功能集中式發(fā)展為功能分散的分布式系統(tǒng)。21中斷的基本概念中斷的提出

基本思想：CPU啟動(dòng)外設(shè)后，不再查詢等待I/O接口，而是繼續(xù)執(zhí)行程序處理其他事務(wù)，I/O接口在必要的時(shí)候主動(dòng)向CPU發(fā)信息（中斷請(qǐng)求）。

中斷(程序中斷)：指CPU在執(zhí)行現(xiàn)行程序的過程中，出現(xiàn)了某些突發(fā)事件急待處理，CPU必須暫停正在執(zhí)行的程序，轉(zhuǎn)去處理突發(fā)事件，處理結(jié)束后又返回到原程序被中斷的位置繼續(xù)執(zhí)行。 中斷方式的引入，不僅可使CPU與多臺(tái)外設(shè)并行工作，而且使CPU具有了處理突發(fā)事件的能力。在故障處理、實(shí)時(shí)控制、系統(tǒng)調(diào)度、網(wǎng)絡(luò)通信和人機(jī)對(duì)話方面得到了應(yīng)用。22中斷的基本類型按不同的分類方法，有：⑴自愿中斷/強(qiáng)迫中斷⑵程序中斷/簡單中斷(早期DMA方式的一種叫法)⑶內(nèi)中斷/外中斷 外中斷又可以分為不可屏蔽中斷和可屏蔽中斷⑷向量中斷/非向量中斷⑸單重中斷和多重中斷向量中斷：發(fā)出中斷請(qǐng)求的外設(shè)主動(dòng)向CPU發(fā)出一個(gè)識(shí)別代碼（稱為中斷向量），CPU通過中斷向量識(shí)別各個(gè)中斷源，并產(chǎn)生中斷服務(wù)程序的入口地址。23中斷源：引起計(jì)算機(jī)中斷的事件。①中斷源的種類外中斷:I/O設(shè)備，定時(shí)時(shí)鐘等來自處理機(jī)外部設(shè)備的中斷。內(nèi)中斷:處理機(jī)硬件故障或程序“出錯(cuò)”引起的中斷。例如，電源故障，算術(shù)溢出，除數(shù)為零，校驗(yàn)錯(cuò)，指令非法，用戶程序執(zhí)行特權(quán)指令以及虛擬存儲(chǔ)器頁面失效等。由“Trap”指令產(chǎn)生的軟中斷。②中斷觸發(fā)器當(dāng)中斷源發(fā)生引起中斷的事件時(shí)，先將它保存在設(shè)備控制器的“中斷觸發(fā)器”中，即置“1”，當(dāng)中斷觸發(fā)器為“1”時(shí)，向CPU發(fā)出“中斷請(qǐng)求”信號(hào)。中斷的基本概念24每個(gè)中斷源有一個(gè)中斷觸發(fā)器。多個(gè)中斷觸發(fā)器構(gòu)成中斷寄存器。其內(nèi)容稱為中斷字或中斷碼。CPU進(jìn)行中斷處理時(shí)，根據(jù)中斷字確定中斷源，轉(zhuǎn)入相應(yīng)的服務(wù)程序。中斷的分級(jí)與中斷優(yōu)先權(quán)優(yōu)先權(quán):指有多個(gè)中斷同時(shí)發(fā)生時(shí)，對(duì)各個(gè)中斷響應(yīng)的優(yōu)先次序。在設(shè)計(jì)中斷系統(tǒng)時(shí)，要把全部中斷源按中斷性質(zhì)和處理的輕重緩急進(jìn)行排隊(duì)并給予優(yōu)先權(quán)。中斷級(jí):中斷源數(shù)量很多時(shí)，中斷字就會(huì)很長，一般把所有中斷按不同的類別分為若干級(jí)，稱為中斷級(jí)，在同一級(jí)中還可以有多個(gè)中斷源。首先按中斷級(jí)確定優(yōu)先次序，然后在同一級(jí)內(nèi)再確定各個(gè)中斷源的優(yōu)先權(quán)。中斷的基本概念25禁止中斷和中斷屏蔽①禁止中斷:產(chǎn)生中斷源后，由于某種條件的存在，CPU不能中止現(xiàn)行程序的執(zhí)行，稱為禁止中斷。一般在CPU內(nèi)部設(shè)有一個(gè)“中斷允許”觸發(fā)器。只有該觸發(fā)器為“1”時(shí)，才允許處理機(jī)響應(yīng)中斷;該觸發(fā)器為“0”，則不響應(yīng)所有中斷源申請(qǐng)的中斷。前者叫允許中斷，后者叫禁止中斷。“中斷允許”觸發(fā)器是通過“開中斷”或“關(guān)中斷”指令來置位、復(fù)位，進(jìn)入中斷服務(wù)程序后自動(dòng)“關(guān)中斷”。中斷的基本概念26②中斷屏蔽:當(dāng)產(chǎn)生中斷請(qǐng)求后，用程序方式有選擇地封鎖部分中斷，而允許其余部分中斷仍得到響應(yīng)，稱為中斷屏蔽。實(shí)現(xiàn)方法是為每個(gè)中斷源設(shè)置一個(gè)中斷屏蔽觸發(fā)器來屏蔽該設(shè)備的中斷請(qǐng)求。具體說，用程序方法將該觸發(fā)器置“1”，則對(duì)應(yīng)的設(shè)備中斷被封鎖;若將其置“0”，才允許該設(shè)備的中斷請(qǐng)求得到響應(yīng)。由各設(shè)備的中斷屏蔽觸發(fā)器組成中斷屏蔽寄存器。有些中斷請(qǐng)求是不可屏蔽的，也就是說，不管中斷系統(tǒng)是否開中斷，這些中斷源的中斷請(qǐng)求一旦提出，CPU必須立即響應(yīng)。例如，電源掉電就是不可屏蔽中斷。所以，中斷又可分為可屏蔽中斷和非屏蔽中斷。非屏蔽中斷具有最高優(yōu)先權(quán)。中斷的基本概念27中斷源種類：內(nèi)部中斷/外部中斷建立：中斷觸發(fā)器分級(jí)：中斷禁止/開放，中斷優(yōu)先級(jí)中斷響應(yīng)的條件CPU接收到中斷請(qǐng)求；CPU允許中斷；CPU執(zhí)行完后當(dāng)前指令。中斷的基本概念（小結(jié)）28中斷處理過程↓關(guān)中斷↓保存斷點(diǎn)，保存現(xiàn)場↓判別中斷條件轉(zhuǎn)入中斷服務(wù)程序↓開中斷↓執(zhí)行中斷服務(wù)程序↓關(guān)中斷↓↓恢復(fù)現(xiàn)場，恢復(fù)斷點(diǎn)↓開中斷↓返回?cái)帱c(diǎn)進(jìn)入中斷時(shí)執(zhí)行的關(guān)中斷，保存斷點(diǎn)等操作一般是由硬件實(shí)現(xiàn)的，它類似于一條指令，但它與一般的指令不同，不能被編寫在程序中。因此，常常稱為“中斷隱指令”。演示29中斷全過程中斷全過程分為5個(gè)階段：中斷請(qǐng)求中斷判優(yōu)中斷響應(yīng)中斷處理中斷返回其中中斷處理又分為三個(gè)部分：準(zhǔn)備部分處理部分結(jié)尾部分演示30中斷全過程中斷全過程分為5個(gè)階段：中斷請(qǐng)求中斷判優(yōu)中斷響應(yīng)中斷處理中斷返回其中中斷處理又分為三個(gè)部分：準(zhǔn)備部分處理部分結(jié)尾部分進(jìn)入中斷時(shí)執(zhí)行的關(guān)中斷，保存斷點(diǎn)等操作一般是由硬件實(shí)現(xiàn)的，它類似于一條指令，但它與一般的指令不同，不能被編寫在程序中。因此，常常稱為“中斷隱指令”。31進(jìn)入中斷服務(wù)程序軟件的方法:由中斷隱指令控制進(jìn)入一個(gè)中斷總服務(wù)程序，在那里判優(yōu)，尋找中斷源并且轉(zhuǎn)入相應(yīng)的中斷服務(wù)程序。硬件的方法:硬件自動(dòng)形成并找出與該中斷源對(duì)應(yīng)的中斷服務(wù)程序的入口地址。中斷源CPU發(fā)中斷請(qǐng)求INTR——→中斷響應(yīng)INTA向量地址形成向量地址→啟動(dòng)中斷服務(wù)程序32識(shí)別中斷源（1）⑴查詢法由測試程序按一定優(yōu)先排隊(duì)次序檢查各個(gè)設(shè)備的“中斷觸發(fā)器”(或稱為中斷標(biāo)志)，當(dāng)遇到第一個(gè)“1”標(biāo)志時(shí)，即找到了優(yōu)先進(jìn)行處理的中斷源，通常取出其設(shè)備碼，根據(jù)設(shè)備碼轉(zhuǎn)入相應(yīng)的中斷服務(wù)程序。⑵串行排隊(duì)鏈法

由硬件確定中斷源，當(dāng)任一設(shè)備的中斷觸發(fā)器為“1”時(shí)，通過“或”門向CPU發(fā)出中斷請(qǐng)求信號(hào)INTR。33識(shí)別中斷源（2）34多重中斷處理多重中斷：指在處理某一個(gè)中斷過程又發(fā)生了新的中斷請(qǐng)求，從而中斷該服務(wù)程序的執(zhí)行，又轉(zhuǎn)去進(jìn)行新的中斷處理，這種重疊處理中斷的現(xiàn)象又稱為中斷嵌套。一般情況下，在處理某級(jí)中的某個(gè)中斷時(shí)，與它同級(jí)的或比它低級(jí)的新中斷請(qǐng)求應(yīng)不能中斷它的處理，而在處理完該中斷返回主程序后，再去響應(yīng)和處理這些新中斷，而比它們優(yōu)先權(quán)高的新中斷請(qǐng)求卻能中斷它的處理。35例：有4個(gè)中斷，分別為1，2，3，4。設(shè)現(xiàn)在2，3都有中斷請(qǐng)求，則CPU響應(yīng)2的請(qǐng)求，并進(jìn)行處理，此時(shí)又有4提出請(qǐng)求，2不予考慮。2結(jié)束后，進(jìn)行3的處理，3以后進(jìn)行4的處理?，F(xiàn)在2再次有中斷請(qǐng)求，CPU予以響應(yīng)，進(jìn)行處理，處理期間1提出中斷請(qǐng)求，因?yàn)?的級(jí)別高于2，因此2的處理被暫停，先進(jìn)行1的處理，在1處理結(jié)束后，再繼續(xù)2的處理。多重中斷處理36多重中斷與單重中斷的區(qū)別多重中斷單重中斷中斷隱指令關(guān)中斷保存斷點(diǎn)和舊PSW取中斷服務(wù)程序入口地址及新PSW同左保護(hù)現(xiàn)場送屏蔽字，開中斷保護(hù)現(xiàn)場中斷服務(wù)程序服務(wù)處理(允許響應(yīng)更高級(jí)別請(qǐng)求)服務(wù)處理關(guān)中斷

恢復(fù)現(xiàn)場及原屏蔽字開中斷，中斷返回恢復(fù)現(xiàn)場開中斷中斷返回37程序中斷設(shè)備接口的組成程序中斷設(shè)備接口，一般由設(shè)備選擇器、中斷控制和工作狀態(tài)邏輯、中斷排隊(duì)控制邏輯、設(shè)備碼回送邏輯和數(shù)據(jù)緩沖寄存器等組成。接口標(biāo)準(zhǔn)化，通過總線與主機(jī)相連。不同機(jī)器的程序中斷設(shè)備接口邏輯是不同的，但基本原理是一致的。38程序中斷設(shè)備接口框圖39作業(yè)P35910.2、10.3、10.5、10.7返回40中斷傳送流程中斷傳送流程返回4110.3DMA輸入輸出方式返回42DMA輸入輸出方式1.DMA方式的基本概念DMA方式是直接依靠硬件(DMA控制器)來實(shí)現(xiàn)主存與外設(shè)之間的數(shù)據(jù)傳送。2．DMA方式的特點(diǎn)及應(yīng)用場合數(shù)據(jù)的傳送是在主存與I/O設(shè)備之間直接由硬件實(shí)現(xiàn)數(shù)據(jù)交換，傳送期間不需CPU介入。即，外部設(shè)備可以直接訪問主存。(用在高速設(shè)備上傳送一整批數(shù)據(jù)).使用DMA方式時(shí)，每傳完一個(gè)數(shù)據(jù)后向CPU發(fā)一次DMA請(qǐng)求；傳送一批后發(fā)中斷請(qǐng)求。DMA傳送時(shí)通常采用周期挪用工作方式。演示43DMA三種工作方式⒈CPU暫停方式:主機(jī)響應(yīng)DMA請(qǐng)求后，讓出存儲(chǔ)總線，直到一組數(shù)據(jù)傳送完畢后DMA控制器才把總線控制權(quán)交還給CPU，采用這種工作方式的I/O設(shè)備，在其接口中一般設(shè)置有存取速度較快的小容量存儲(chǔ)器，I/O設(shè)備與小容量存儲(chǔ)交換數(shù)據(jù)，小容量存儲(chǔ)器與主機(jī)交換數(shù)據(jù)，這樣可減少DMA傳送占用存儲(chǔ)總線的時(shí)間，也即減少CPU暫停工作時(shí)間。⒉CPU周期竊取方式:DMA控制器與主存儲(chǔ)器之間傳送一個(gè)數(shù)據(jù)，占用(竊取)一個(gè)CPU周期，即CPU暫停工作一個(gè)周期，然后繼續(xù)執(zhí)行程序。⒊直接訪問存儲(chǔ)器工作方式:這是標(biāo)準(zhǔn)的DMA工作方式。如傳送數(shù)據(jù)時(shí)CPU正好不占用存儲(chǔ)總線，則對(duì)CPU不產(chǎn)生任何影響。如DMA和CPU同時(shí)需要訪問存儲(chǔ)總線，則DMA的優(yōu)先級(jí)高于CPU。在DMA傳送數(shù)據(jù)過程中不能占用或破壞CPU硬件資源或工作狀態(tài)，否則將影響CPU的程序執(zhí)行。44DMA控制器:它包括多個(gè)設(shè)備寄存器，中斷控制邏輯和DMA控制邏輯。見圖10.8：DMA控制器組成Ⅰ45DMA控制器組成Ⅱ⒈設(shè)備寄存器⑴主存地址寄存器(MAR)—該寄存器初始值為主存緩沖區(qū)的首地址，在傳送前由程序送入。主存緩沖區(qū)地址是連續(xù)的。在DMA傳送期間，每交換一個(gè)字，由硬件邏輯將其自動(dòng)加1，而成為下一次數(shù)據(jù)傳送的主存地址。⑵外圍設(shè)備地址寄存器(ADR)—該寄存器存放I/O設(shè)備的設(shè)備碼，或者表示設(shè)備信息存儲(chǔ)區(qū)的尋址信息，如磁盤數(shù)據(jù)所在的區(qū)號(hào)，盤面號(hào)和柱面號(hào)等。具體內(nèi)容取決于I/O設(shè)備的數(shù)據(jù)格式和地址字編址方式。46⑶字?jǐn)?shù)計(jì)數(shù)器(WC)—該計(jì)數(shù)器對(duì)傳送數(shù)據(jù)的總字?jǐn)?shù)進(jìn)行統(tǒng)計(jì)，在傳送開始前，由程序?qū)⒁獋魉偷囊唤M數(shù)據(jù)的字?jǐn)?shù)送入WC，以后每傳送一個(gè)字(或字節(jié))計(jì)數(shù)器自動(dòng)減1，當(dāng)WC內(nèi)容為零時(shí)表示數(shù)據(jù)已全部傳送完畢。⑷控制與狀態(tài)寄存器(CSR)—該寄存器用來存放控制字和狀態(tài)字。⑸數(shù)據(jù)緩沖寄存器(DBR)—該寄存器用來暫存I/O設(shè)備與主存?zhèn)魉偷臄?shù)據(jù)。通常，DMA與主存是按字傳送的，DMA與設(shè)備之間可能是按字節(jié)或位傳送的，因此DMA還可能要包括裝配和拆卸字信息的硬件，如數(shù)據(jù)移位緩沖寄存器、字節(jié)計(jì)數(shù)器等。各寄存器均有自己的總線地址，它們是主存的指定單元或I/O設(shè)備號(hào)，CPU可對(duì)這些寄存器進(jìn)行讀/寫。DMA控制器組成Ⅲ47DMA控制器組成Ⅳ⒉中斷控制邏輯:DMA中斷控制邏輯負(fù)責(zé)申請(qǐng)CPU對(duì)DMA進(jìn)行預(yù)處理和后處理。⒊DMA控制邏輯:一般包括設(shè)備碼選擇電路，DMA優(yōu)先排隊(duì)電路，產(chǎn)生DMA請(qǐng)求的線路等，在DMA取得總線控制權(quán)后控制主存和設(shè)備之間的數(shù)據(jù)傳送。⒋DMA接口與主機(jī)和I/O設(shè)備兩個(gè)方向的數(shù)據(jù)線、地址線和控制信號(hào)線以及有關(guān)收發(fā)與驅(qū)動(dòng)線路。48DMA的數(shù)據(jù)傳送過程DMA的數(shù)據(jù)傳送過程可分為三個(gè)階段:DMA傳送前預(yù)處理數(shù)據(jù)傳送傳送后處理49DMA數(shù)據(jù)傳送過程框圖演示50DMA和中斷的區(qū)別1）中斷方式是程序切換，需要保護(hù)和恢復(fù)現(xiàn)場；而DMA方式除了開始和結(jié)束時(shí)，不占用CPU任何資源。2）對(duì)中斷請(qǐng)求的響應(yīng)只能發(fā)生在每條指令執(zhí)行完畢時(shí)，而對(duì)DMA請(qǐng)求的響應(yīng)可以發(fā)生在每個(gè)機(jī)器周期結(jié)束時(shí)。3）DMA請(qǐng)求的優(yōu)先級(jí)高于中斷請(qǐng)求。4）中斷方式具有對(duì)異常事件的處理能力，而DMA方式僅局限于完成傳送數(shù)據(jù)塊的I/O操作。51DMA的局限性在大、中型計(jì)算機(jī)中，外設(shè)配置多，數(shù)據(jù)傳送頻繁，如仍采用DMA方式，存在下述問題:⑴如果為數(shù)眾多的外設(shè)都配置專用的DMA控制器，將大幅度增加硬件，因而提高成本，而且要為解決眾多DMA同時(shí)訪問主存的沖突，使控制復(fù)雜化。⑵采用DMA傳送方式的眾多外設(shè)均直接由CPU管理控制，由CPU進(jìn)行初始化，勢必會(huì)占用更多的CPU時(shí)間，而且頻繁的周期挪用會(huì)降低CPU執(zhí)行程序的效率。為避免上述弊病，在大、中型計(jì)算機(jī)系統(tǒng)中采用I/O通道方式進(jìn)行數(shù)據(jù)交換。返回5210.4通道控制方式和

外圍處理機(jī)方式返回53通道控制方式與DMA方式的區(qū)別：（1）DMA控制器是通過專門設(shè)計(jì)的硬件控制邏輯來實(shí)現(xiàn)對(duì)數(shù)據(jù)傳送的控制；而通道則是一個(gè)具有特殊功能的處理器，它具有自己的指令和程序，通過執(zhí)行通道程序來實(shí)現(xiàn)對(duì)數(shù)據(jù)傳送的控制，故通道具有更強(qiáng)的獨(dú)立處理數(shù)據(jù)輸入輸出的功能。（2）DMA控制器通常只能控制一臺(tái)或少數(shù)幾臺(tái)同類設(shè)備；而一個(gè)通道則可以同時(shí)控制許多臺(tái)同類或不同類的設(shè)備。5455I/O通道（Channel）通道：是一個(gè)數(shù)據(jù)的輸入/輸出控制設(shè)備。它可以通過執(zhí)行I/O指令來完成對(duì)I/O操作的控制。在帶有這種設(shè)備的計(jì)算機(jī)系統(tǒng)中，CPU不執(zhí)行I/O指令，這些指令存儲(chǔ)在主存中，由I/O通道中的一個(gè)專用處理器執(zhí)行。CPUMemory通道I/O設(shè)備控制器I/O設(shè)備控制器I/O設(shè)備控制器設(shè)備1設(shè)備2設(shè)備n56IBM4300系統(tǒng)的I/O結(jié)構(gòu)57通道的組織和功能采用通道方式組織輸入輸出系統(tǒng)，多使用主機(jī)—通道—設(shè)備控制器—I/O設(shè)備四級(jí)連接方式。通道的功能:⑴根據(jù)CPU要求選擇某一指定外設(shè)與系統(tǒng)相連，向該外設(shè)發(fā)出操作命令，并進(jìn)行初始化。⑵指出外設(shè)讀/寫信息的位置以及與外設(shè)交換信息的主存緩沖區(qū)地址。⑶控制外設(shè)與主存之間的數(shù)據(jù)交換，并完成數(shù)據(jù)字的分拆與裝配。⑷指定數(shù)據(jù)傳送結(jié)束時(shí)的操作內(nèi)容，并檢查外設(shè)的狀態(tài)(良好或有故障)。58DMA與通道的重要區(qū)別DMA完全借助于硬件完成數(shù)據(jù)傳送，而通道則通過一組通道命令與硬件一起完成數(shù)據(jù)傳送。通道的分類根據(jù)多臺(tái)設(shè)備共享通道的不同情況，可將通道分為三類：（按信息的傳送方式不同

）1.字節(jié)多路通道 （慢速設(shè)備）2.選擇通道 （高速設(shè)備）3.數(shù)組多路通道 59通道型I/O處理機(jī)(IOP)IOP不是一臺(tái)獨(dú)立的計(jì)算機(jī)，而是計(jì)算機(jī)系統(tǒng)中的一個(gè)部件。IOP可以和CPU并行工作，提供高速的DMA處理能力，實(shí)現(xiàn)數(shù)據(jù)的高速傳送。此外，有些IOP還提供數(shù)據(jù)的變換、搜索和字裝配/分拆能力。例如，在8位和16位微機(jī)中使用的Intel8089I/O處理器就是這種通道型I/O處理器。608089IOP的基本結(jié)構(gòu)61↓↓等待請(qǐng)求建立信息↓通知CPU任務(wù)已完成等待READY或中斷請(qǐng)求↓↓執(zhí)行分配的任務(wù)執(zhí)行8086的指令↓↓取信息用OUT指令喚醒8089↓↓80898086/808862外圍處理機(jī)外圍處理機(jī)結(jié)構(gòu)更接近于一般處理機(jī)，或者就是選用已有的通用機(jī)。外圍機(jī)基本上是獨(dú)立于主處理機(jī)工作的，應(yīng)用于大型高效率的計(jì)算機(jī)系統(tǒng)中。如CYBER170系列計(jì)算機(jī)，其基本結(jié)構(gòu)如圖10.13所示。CYBER-172的外圍處理機(jī)子系統(tǒng)包括10臺(tái)外圍處理機(jī)(PPU)，共享12個(gè)輸入輸出通道，分時(shí)使用主存。每個(gè)PPU有一個(gè)4K×13位的MOS存儲(chǔ)器。外圍處理機(jī)PP0裝有系統(tǒng)監(jiān)督程序，PP1裝有操作臺(tái)顯示程序。每臺(tái)PPU都能獨(dú)立工作，執(zhí)行有關(guān)的外圍處理機(jī)程序，管理外圍設(shè)備。各臺(tái)PPU的指令系統(tǒng)都相同，完成算術(shù)/邏輯運(yùn)算、讀/寫主存儲(chǔ)器、與外圍設(shè)備交換信息等功能。63CYBER17064DMA傳送流程DMA傳送流程返回6510.5總線結(jié)構(gòu)返回661總線概述1．總線 能為系統(tǒng)中多個(gè)部件分時(shí)、共享的一組傳輸線及相關(guān)邏輯。各模塊之間傳送信息的通路稱為總線。 總線系統(tǒng)的組成：·總線：一組信息傳輸線；·總線接口：三態(tài)門驅(qū)動(dòng)器、緩沖寄存器；·總線協(xié)議及總線控制器：維護(hù)總線，進(jìn)行爭用總線裁決。672．總線分類按總線連接的部件分：芯片內(nèi)總線/系統(tǒng)總線/外總線按傳送方向分：單向/雙向按數(shù)據(jù)傳送格式分：并行/串行 注：總線的數(shù)據(jù)寬度------可同時(shí)傳送的二進(jìn)制位數(shù)按時(shí)序控制方式分：同步/異步/準(zhǔn)同步按傳送數(shù)據(jù)的種類分：數(shù)據(jù)/地址/控制三種按總線的組織方法分：單總線和多總線683．總線標(biāo)準(zhǔn)化 總線的標(biāo)準(zhǔn)化便于不同廠家之間設(shè)備的互連和互換，也為設(shè)計(jì)和組成實(shí)際的計(jì)算機(jī)應(yīng)用系統(tǒng)提供了良好的環(huán)境。 常見的總線標(biāo)準(zhǔn)有：系統(tǒng)總線：連接計(jì)算機(jī)內(nèi)部各模塊的總線，如連接 CPU、存儲(chǔ)器和I/O接口的總線。

PCI總線 PC總線（8位） ISA總線（16位，AT總線） ……693．總線標(biāo)準(zhǔn)化 總線的標(biāo)準(zhǔn)化便于不同廠家之間設(shè)備的互連和互換，也為設(shè)計(jì)和組成實(shí)際的計(jì)算機(jī)應(yīng)用系統(tǒng)提供了良好的環(huán)境。 常見的總線標(biāo)準(zhǔn)有：外總線：系統(tǒng)之間或系統(tǒng)與外部設(shè)備之間連接的總線。 RS-232C、RS485等--串行總線。例如串口IEEE1284標(biāo)準(zhǔn)--并口。例如打印機(jī)的并口IEEE488--智能儀器互連的并行異步總線；USB(通用串行總線)--串口的替代產(chǎn)品， 即插即用并支持熱插拔IEEE-1394--并口的替代產(chǎn)品（高速）702系統(tǒng)總線數(shù)據(jù)總線：實(shí)現(xiàn)數(shù)據(jù)傳送，一般為雙向傳送。地址總線：單向，只有掌握總線控制權(quán)的部件（如CPU、DMA、 IOP）向其發(fā)送信號(hào)，用于指定主存和I/O設(shè)備接口電路 的地址?？刂瓶偩€：傳送各種控制/狀態(tài)信號(hào) 控制總線的組成情況體現(xiàn)了不同總線的特點(diǎn)。數(shù)據(jù)總線(DataBus)地址總線(AddressBus)控制總線(ControlBus)電源線系統(tǒng)總線包括：71總線結(jié)構(gòu)Ⅰ計(jì)算機(jī)系統(tǒng)大多采用模塊結(jié)構(gòu)，一個(gè)模塊就是具有專門功能的插件板，或叫做部件、插件、插卡。例如，主機(jī)板、存儲(chǔ)器卡、I/O接口板等。隨著集成電路集成度的提高，一塊板上可安裝多個(gè)模塊。各模塊之間傳送信息的通路稱為總線。為便于不同廠家生產(chǎn)的模塊能靈活構(gòu)成系統(tǒng)，形成了總線標(biāo)準(zhǔn)。一般情況下有兩類標(biāo)準(zhǔn)，即正式公布的標(biāo)準(zhǔn)和實(shí)際存在的工業(yè)標(biāo)準(zhǔn)。正式公布的標(biāo)準(zhǔn)由IEEE(電氣電子工程師學(xué)會(huì))或CCITT(國際電報(bào)電話咨詢委員會(huì))等國際組織正式確定和承認(rèn)，并有嚴(yán)格的定義。實(shí)際的工業(yè)標(biāo)準(zhǔn)首先由某一廠家提出，而又得到其他廠家廣泛使用，這種標(biāo)準(zhǔn)可能還沒有經(jīng)過正式、嚴(yán)格的定義，也有可能經(jīng)過一段時(shí)間后提交給有關(guān)組織討論而被確定為正式標(biāo)準(zhǔn)。72總線結(jié)構(gòu)Ⅱ在標(biāo)準(zhǔn)中對(duì)插件引線的幾何尺寸、引線數(shù)、各引線的定義、時(shí)序及電氣參數(shù)等都作出明確規(guī)定，這對(duì)子系統(tǒng)的設(shè)計(jì)和功能的擴(kuò)充都帶來了方便?？偩€有兩類：一類是連接計(jì)算機(jī)內(nèi)部各模塊的總線，如連接CPU、存儲(chǔ)器和I/O接口的總線。常用的有ISA總線、EISA總線、VME總線、STD總線和PCI總線等。另一類為系統(tǒng)之間或系統(tǒng)與外部設(shè)備之間連接的總線，常用的有EIA－RS232C串行總線和IEEE－488并行總線，USB通用串行總線等。733總線類型（1）總線的組織方法很多，基本上可分成單總線和多總線。1．單總線所有模塊都連接到單一總線上，如下圖所示。結(jié)構(gòu)簡單便于擴(kuò)充；所有數(shù)據(jù)傳送都通過共享的總線，不允許兩個(gè)以上模塊在同一時(shí)刻交換信息，傳輸效率不高。為了提高數(shù)據(jù)傳輸率，并解決I/O設(shè)備和CPU、主存之間傳送速率的差異，而采用多總線。742.多總線將速度較低的I/O設(shè)備從總線上分出去，而形成系統(tǒng)總線與I/O總線分開的雙總線結(jié)構(gòu)。3總線類型（2）752.多總線根據(jù)雙總線的思想，可以組成三總線結(jié)構(gòu)。在系統(tǒng)總線和擴(kuò)展總線之間增加一條高速總線，將圖形、視頻和網(wǎng)絡(luò)等連到高速總線上，而慢速I/O設(shè)備仍連到擴(kuò)展總線。在圖上增加了一個(gè)稱之為橋的電路。3總線類型（3）764總線組成由于多個(gè)模塊(或部件)連接到一條共用總線上，因此：必須對(duì)每個(gè)發(fā)送的信息規(guī)定其信息類型和接收信息的部件，協(xié)調(diào)信息的傳送；必須經(jīng)過選擇判優(yōu)，避免多個(gè)部件同時(shí)發(fā)送信息的矛盾；還需要對(duì)信息的傳送定時(shí)，防止信息的丟失。這就需要設(shè)置總線控制線路。總線控制線路包括總線判優(yōu)或仲裁邏輯、驅(qū)動(dòng)器和中斷邏輯等。77（1）總線判優(yōu)控制Ⅰ 由于存在多個(gè)設(shè)備或部件同時(shí)申請(qǐng)對(duì)總線的使用權(quán)，為保證在同一時(shí)間內(nèi)只能有一個(gè)申請(qǐng)者使用總線，需要設(shè)置總線判優(yōu)控制機(jī)構(gòu)。主控器(主設(shè)備):可以控制總線并啟動(dòng)數(shù)據(jù)傳送的任何設(shè)備受控器(從設(shè)備):能夠響應(yīng)總線主控器發(fā)出的總線命令的任何設(shè)備。 通常CPU為主設(shè)備，存儲(chǔ)器為從設(shè)備，I/O設(shè)備可以為主設(shè)備也可以為從設(shè)備?？偩€判優(yōu)控制按其仲裁控制機(jī)構(gòu)的設(shè)置可分為：集中式控制和分布式控制兩種。集中式控制：總線控制邏輯基本上集中于一個(gè)設(shè)備(如CPU)；分布式控制：總線控制邏輯分散在連接總線的各個(gè)部件或設(shè)備中。78常用的優(yōu)先權(quán)仲裁方式為串行鏈接方式(如右圖)，其基本原理與中斷判優(yōu)相似。原理參見課本相關(guān)內(nèi)容。

可以看出，其優(yōu)先次序是由“總線可用”線所接部件的位置決定的，離總線控制器越近的部件其優(yōu)先權(quán)越高。（1）總線判優(yōu)控制Ⅱ總線控制器使用三根控制線與所有部件相連，它們是“總線請(qǐng)求”、“總線可用”、“總線忙”。與總線相連的所有部件經(jīng)公共的“總線請(qǐng)求”線發(fā)出申請(qǐng)。只有在“總線可用”信號(hào)未建立時(shí)，“總線請(qǐng)求”才能被總線控制器響應(yīng)，并送出“總線可用”回答信號(hào)，串行地通過每個(gè)部件。如果某個(gè)部件接收到“總線可用”信號(hào)，但沒有“總線請(qǐng)求”，則將該信號(hào)傳給下一個(gè)部件，否則，停止傳送。該部件建立“總線忙”信號(hào)。去除“總線請(qǐng)求”之后，即可進(jìn)行數(shù)據(jù)的傳送。“總線忙”信號(hào)維持“總線可用”信號(hào)。“總線忙”在數(shù)據(jù)傳送完后撤消，“總線可用”信號(hào)也隨之去除。79（2）總線通信信息在總線上的傳送方式可分為同步和異步兩種方式：(1)同步通信。在同步方式下，通信雙方由統(tǒng)一的時(shí)鐘控制數(shù)據(jù)的傳送，時(shí)鐘通常是由CPU發(fā)出的，并送到總線上的所有部件。經(jīng)過一段固定時(shí)間，本次總線傳送周期結(jié)束，開始下一個(gè)新的總線傳送周期。(2)異步通信。利用數(shù)據(jù)發(fā)送部件和接收部件之間的相互“握手”信號(hào)來實(shí)現(xiàn)總線數(shù)據(jù)傳送的方式稱作異步通信方式。在異步通信方式下，發(fā)送部件將數(shù)據(jù)放到總線上后，經(jīng)過一定的時(shí)間延遲后，在控制線上發(fā)出“數(shù)據(jù)準(zhǔn)備好”信號(hào)。而接收部件則應(yīng)發(fā)“數(shù)據(jù)接收”信號(hào)來響應(yīng)，送此信號(hào)到發(fā)送部件，并接收數(shù)據(jù)。發(fā)送部件收到這個(gè)響應(yīng)信號(hào)后，去除原數(shù)據(jù)，至此結(jié)束本次傳送。異步通信方式便于實(shí)現(xiàn)不同速度部件之間的數(shù)據(jù)傳送。80（3）出錯(cuò)處理和總線驅(qū)動(dòng)出錯(cuò)處理:數(shù)據(jù)傳送過程可能產(chǎn)生錯(cuò)誤，有些接收部件有自動(dòng)糾錯(cuò)能力，可以自動(dòng)糾正錯(cuò)誤；而有些部件無自動(dòng)糾錯(cuò)能力但能發(fā)現(xiàn)錯(cuò)誤，可發(fā)出“數(shù)據(jù)出錯(cuò)”信號(hào)，通常向CPU發(fā)出中斷請(qǐng)求信號(hào)，CPU響應(yīng)中斷后，轉(zhuǎn)入出錯(cuò)處理程序。總線驅(qū)動(dòng):總線上可連接多個(gè)部件，具有擴(kuò)充靈活的優(yōu)點(diǎn)，但總線的驅(qū)動(dòng)能力總是有限制的，因此在擴(kuò)充時(shí)要加以注意。通常一個(gè)模塊或一個(gè)部件限制在1~2個(gè)負(fù)載以內(nèi)。815微機(jī)總線PC/XT總線是8位總線標(biāo)準(zhǔn)。PC/AT總線(ISA總線)提高到16位，增加了C，D插座。VL總線也叫VESA總線。PC機(jī)總線的發(fā)展圖片821.ISA總線ISA:工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)(IndustryStandardArchitecture)，是IBM公司為其生產(chǎn)的PC系列微機(jī)制定的總線標(biāo)準(zhǔn)。ISA-8總線(即XT總線)用于CPU為8088的IBMPC/XT微機(jī)系統(tǒng)?？偩€信號(hào)連接到一個(gè)62針插座，分成A、B兩排，每排31針，其中數(shù)據(jù)線8根，地址線20根；可接收6路中斷請(qǐng)求，3路DMA請(qǐng)求；此外還包括時(shí)鐘、電源線和地線。80年代中期ISA總線擴(kuò)充到16位(即AT總線)，適用于CPU為80286的IBMPC/AT系統(tǒng)?？偩€信號(hào)連接到2個(gè)插座，一個(gè)是與XT總線兼容的62針插座，引線仍標(biāo)以A1~A3l，B1~B3l。另一個(gè)為擴(kuò)充的36針插座，引線標(biāo)以C1~C18，D1~D18?？偩€信號(hào)包括數(shù)據(jù)線16根，地址線24根，支持16級(jí)中斷和7個(gè)DMA通道。8位數(shù)據(jù)線的I/O接口卡可以在ISA-16的62針插座上運(yùn)行。ISA總線的最大傳輸率為5MB/s。832.MCA總線隨著80386，80486的問世，ISA的弱點(diǎn)顯露出來，如24位地址線、16位數(shù)據(jù)線與32位CPU不匹配，傳輸速率低，不支持自動(dòng)配置，不支持總線主控技術(shù)，缺乏對(duì)多處理器的支持等。MCA：微通道結(jié)構(gòu)（MicroChannelArchitecture）總線。

MCA總線的特點(diǎn)是：將數(shù)據(jù)線和地址線都擴(kuò)展到32位，成為標(biāo)準(zhǔn)的32位擴(kuò)展總線系統(tǒng)，同時(shí)系統(tǒng)的尋址范圍增加到4GB。它的傳輸速率為40MB/s，且具有多總線功能；有總線仲裁機(jī)構(gòu)，可支持多任務(wù)處理；支持多處理器，具有并行處理能力；具有可編程任選機(jī)制，可自動(dòng)進(jìn)行系統(tǒng)配置和安裝。MCA總線也有令人不滿意的地方。首先它與已被廣泛使用的ISA總線不兼容，失去了一大批PC機(jī)市場。其次MCA技術(shù)不開放，從而影響了MCA總線的推廣。它只在IBMPS/2機(jī)中被使用，在其他微機(jī)上很少被使用。843.EISA總線1989年，Compaq，HP，AST，Epson，NEC等九家計(jì)算機(jī)公司聯(lián)合推出了一個(gè)32位總線標(biāo)準(zhǔn)—EISA(ExtendedISA)即擴(kuò)展ISA總線。EISA保持了與ISA的完全兼容。由于EISA的公開性，因此適合于EISA總線的插卡(如LAN，SCSI，圖形卡等)相繼問世，使EISA在應(yīng)用領(lǐng)域得到充分發(fā)展。由于EISA是從ISA發(fā)展起來的，而且又與ISA兼容，并在許多方面參考了MCA的設(shè)計(jì)，受到PC機(jī)眾多廠家及用戶的歡迎，成為一種與MCA相抗衡的總線標(biāo)準(zhǔn)。85EISA總線ⅡEISA總線支持CPU，DMA設(shè)備和總線主設(shè)備對(duì)存儲(chǔ)器的32位地址尋址，16位或32位數(shù)據(jù)傳送寬度?？偩€時(shí)鐘仍保持為8MHz。32位的DMA采用成組傳送(burst)方式時(shí)，傳輸率可達(dá)33MB/s。

Burst(猝發(fā))方式指的是當(dāng)數(shù)據(jù)傳送開始后以一定周期連續(xù)重復(fù)傳送一組數(shù)據(jù)的工作方式，其所能達(dá)到的最高傳輸速率，稱為傳輸率。EISA總線雖有很多改進(jìn)，但比較復(fù)雜，而且隨著人們對(duì)視頻顯示要求的不斷提高，使得總線的傳輸率不能滿足要求，于是出現(xiàn)了局部總線。864.VESA總線VESA:(VideoElectronicsStandardsAssociation)總線是“視頻電子標(biāo)準(zhǔn)協(xié)會(huì)”于1991年推出的32位局部總線，把對(duì)數(shù)據(jù)傳輸率要求高的顯示卡，網(wǎng)絡(luò)卡等通過局部總線控制器與CPU總線相連，局部總線時(shí)鐘與CPU時(shí)鐘同步。但由于總線擴(kuò)展插槽的電氣性能限制了最高工作頻率，一般選定為33MHz，所以數(shù)據(jù)傳輸率最大為132MB/s。低速的I/O設(shè)備，如打印機(jī)，CD-ROM，F(xiàn)AX/Modem等，仍通過ISA總線控制器，以8MHz/16MHz的速率運(yùn)行。這樣構(gòu)成的系統(tǒng)是VESA和ISA兩種總線的結(jié)合，在主板上同時(shí)有兩種擴(kuò)展插槽。87VESA總線ⅡVESA總線沒有制定嚴(yán)格的標(biāo)準(zhǔn)，因此各廠家產(chǎn)品的兼容性較差。另外VESA總線主要是針對(duì)80486設(shè)計(jì)的，最適合使用于80486系統(tǒng)中。1992年5月，視頻電子標(biāo)準(zhǔn)委員會(huì)VESA制定了VL總線(VESALocal總線)規(guī)范。VL總線的數(shù)據(jù)寬度為32位，其操作頻率最高可達(dá)60MHz。VL總線的優(yōu)點(diǎn)是：協(xié)議簡單，傳輸速率高，能夠支持多種硬件，如圖形加速器，網(wǎng)絡(luò)適配器及多媒體控制卡的工作。但是，它的規(guī)范性，兼容性和擴(kuò)展性均較差。885.PCI總線PCI:外圍部件互連(peripheralcomponentinterconnect，簡稱PCI)總線也是局部總線。隨著Pentium芯片的推出，Intel公司分別于1992年6月和1995年6月頒布了PCIV1.0和V2.1規(guī)范，目前已得到廣泛應(yīng)用。PCI是一種同步且獨(dú)立于處理器的32位(V2.1支持64位)局部總線，它除了適用于Intel公司的芯片外，還適用于其他型號(hào)(如DEC公司的Alpha)的微處理器芯片。并能實(shí)現(xiàn)即插即用(P&P)，即在加電時(shí)，BIOS可自動(dòng)檢測機(jī)器配置，而給各個(gè)外圍設(shè)備分配中斷請(qǐng)求號(hào)，存儲(chǔ)器的緩沖區(qū)等，從而避免了IRQ(中斷請(qǐng)求)，DMA(直接存儲(chǔ)器存取)和I/O通道之間的沖突。89PCI總線Ⅱ在多處理器系統(tǒng)中，可以有1個(gè)或多個(gè)橋連接到系統(tǒng)總線上，而系統(tǒng)總線僅連接處理器/cache，主存儲(chǔ)器和橋。90PCI總線結(jié)構(gòu)PCI有l(wèi)00根引出線(現(xiàn)在為188根)，其中50根是必備的，其余50根信號(hào)線是可選的。50根必備信號(hào)線分成以下5組：(1)系統(tǒng)信號(hào)線：Clock和Reset。(2)地址與數(shù)據(jù)線：包括32根地址和數(shù)據(jù)的復(fù)用線以及其他用來解釋數(shù)據(jù)與地址的信號(hào)線。(3)接口控制線：控制工作時(shí)序，并在主從設(shè)備之間進(jìn)行協(xié)調(diào)。(4)仲裁線：與PCI其他信號(hào)線不同，這組線不是共享的，每個(gè)I/O設(shè)備都有一對(duì)仲裁線直接連到仲裁器上。(5)出錯(cuò)報(bào)告線：報(bào)告奇偶校錯(cuò)或其他錯(cuò)誤。在50根可選的信號(hào)線上包括有32根擴(kuò)充用的地址和數(shù)據(jù)的復(fù)用線。91總線帶寬【例1】(1)某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，則總線帶寬是多少? (2)如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，則總線帶寬是多少?[解] (1)設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得

： Dr=D/T=D×1/T=D×f=4B×33×1000000/s=132MB/s(2)64位=8B，

Dr=D×f=8B×66×1000000/s=528MB/s總線帶寬=一個(gè)總線周期傳送的數(shù)據(jù)量×總線時(shí)鐘頻率9210.6外設(shè)接口返回93外設(shè)接口計(jì)算機(jī)的外部設(shè)備，如磁盤驅(qū)動(dòng)器，CD-ROM，鼠標(biāo)器，鍵盤，顯示器等，都是獨(dú)立的物理設(shè)備。這些設(shè)備與主機(jī)相連時(shí)，必須按照規(guī)定的物理互連特性，電氣特性等進(jìn)行連接，這些特性的技術(shù)規(guī)范，稱為接口。94IDE接口IDE(integrateddriveelectronics)是從IBMPC/AT上使用的ATA接口發(fā)展而來的，IDE/ATA磁盤驅(qū)動(dòng)器比之早期的ATA驅(qū)動(dòng)器增加了任務(wù)文件寄存器(包括數(shù)據(jù)寄存器，狀態(tài)寄存器以及反映地址的驅(qū)動(dòng)器號(hào)，磁頭號(hào)，道號(hào)和扇區(qū)號(hào)寄存器等)。而早期的ATA驅(qū)動(dòng)器，任務(wù)文件寄存器位于磁盤控制器中。能夠配置CD-ROM驅(qū)動(dòng)器的ATA稱為ATAPI(ATAPacketInterface)。隨著計(jì)算機(jī)系統(tǒng)對(duì)硬盤速度和容量要求的提高，出現(xiàn)了增強(qiáng)型IDE(EIDE)標(biāo)準(zhǔn)。IDE標(biāo)準(zhǔn)有以下三點(diǎn)限制：(1)讀寫磁盤的數(shù)據(jù)傳輸率一般不超過1.5MB/s。(2)最多可連接兩個(gè)IDE設(shè)備(磁盤機(jī)或其他)。(3)如果連接磁盤驅(qū)動(dòng)器，每個(gè)磁盤驅(qū)動(dòng)器容量不超過528MB。95EIDE接口EIDE標(biāo)準(zhǔn)改進(jìn)如下：(1)讀寫磁盤的數(shù)據(jù)傳輸率可達(dá)12MB/s~18MB/s。(2)最多可連接4個(gè)IDE設(shè)備。(3)每個(gè)磁盤驅(qū)動(dòng)器的容量可超過528MB。EIDE通常接在VL-BUS(VESALocalBus)和PCI總線上。其數(shù)據(jù)傳送帶寬可由IDE接口的8位擴(kuò)展到32位。為了充分發(fā)揮EIDE的效率，應(yīng)選用有較大容量cache的磁盤。96SCSI接口SCSl：小型計(jì)算機(jī)系統(tǒng)接口(smallcomputersysteminterface)是當(dāng)前最流行的用于小型機(jī)和微型機(jī)的外部設(shè)備接口標(biāo)準(zhǔn)，1986年美國國家標(biāo)準(zhǔn)局(ANSI)制定出SCSI標(biāo)準(zhǔn)，后被國際標(biāo)準(zhǔn)化組織(ISO)確認(rèn)為國際標(biāo)準(zhǔn)。之后又經(jīng)過修訂、擴(kuò)充，到1991年定稿，稱為EnhancedsmallcomputersystemInterface，即SCSI-2。與原有的SCSI標(biāo)準(zhǔn)兼容。SCSI總線的數(shù)據(jù)線由8位擴(kuò)展到16位/32位(由于各種原因，實(shí)用的總線只有16位)。并提高了數(shù)據(jù)傳輸率，擴(kuò)充了功能和設(shè)備命令集。目前，最新的是SCSI-3標(biāo)準(zhǔn)，其中又定義了UltraSCSI，WideUltraSCSI，Ultra2SCSI等。97SCSI接口ⅡSCSI接口系統(tǒng)的結(jié)構(gòu)見下圖，SCSI接口是以主機(jī)系統(tǒng)對(duì)智能外設(shè)的統(tǒng)一I/O接口總線的形式出現(xiàn)的，它處在主機(jī)適配器(SCSI接口板)與智能外設(shè)控制器之間的界面上，它不僅可以控制磁盤驅(qū)動(dòng)器，而且可以控制磁帶機(jī)、光盤、打印機(jī)、掃描儀等外設(shè)。由于設(shè)備中包括了控制器，設(shè)備的功能更復(fù)雜，因而稱為智能外設(shè)。98SCSI接口ⅢSCSI標(biāo)準(zhǔn)規(guī)定了兩種輸出方式：單端輸出方式和差分輸出方式。8位單端輸出SCSI接口信號(hào)線的安排中，它把全部信號(hào)集中在一根50芯扁平電纜上，其中大部分是地線，保證信號(hào)屏蔽良好。信號(hào)線共18根，包括9條數(shù)據(jù)線(8位數(shù)據(jù)加1位奇偶校驗(yàn)位)和9條控制線。目前絕大多數(shù)SCSI設(shè)備使用單端輸出方式，SCSI總線的總長度限制為6米。差分輸出方式把單端輸出方式中的一部分地線改成了數(shù)據(jù)線和控制信號(hào)線的對(duì)稱差分信號(hào)線，提高了數(shù)據(jù)抗干擾能力，允許總線的總長度可延伸到25米。目前大部分SCSI外設(shè)為8位數(shù)據(jù)總線，但也有少數(shù)高速磁盤機(jī)及適配器采用16位，稱之為寬帶(wide)，信號(hào)線從60根擴(kuò)充到68根。99SCSI接口ⅣSCSI總線有異步和同步兩種數(shù)據(jù)傳輸方式。SCSI-1的8位數(shù)據(jù)線可使通常使用的異步傳輸方式能夠?qū)崿F(xiàn)最大1.5MB/s的傳輸速率，在同步方式下的傳輸速率為5MB/s。SCSI-2的最高傳輸速率為20MB/s，UltraSCSI的最高傳輸速率為40MB/s。SCSI的通信協(xié)議采用消息傳送方式，連接到SCSI上的設(shè)備都有一個(gè)標(biāo)識(shí)號(hào)(ID)，從0，1，…到7，共8個(gè)。ID號(hào)較高的主機(jī)享有較高的優(yōu)先權(quán)，兩臺(tái)以上的設(shè)備互連時(shí)，采用菊花鏈方式。100IEEE-488總線標(biāo)準(zhǔn)1．IEEE-488總線標(biāo)準(zhǔn)IEEE-488總線，最初是為電子儀器設(shè)計(jì)的并行接口總線，已在電子儀器廠家中廣泛應(yīng)用，HP(惠普)公司除用于電子儀器，還應(yīng)用于計(jì)算機(jī)。488總線允許連到該總線的設(shè)備，選擇以下三種基本方式之一進(jìn)行工作：(1)“接收”(聽者)方式，從數(shù)據(jù)總線接收數(shù)據(jù)；(2)“發(fā)送”(講者)方式，向數(shù)據(jù)總線發(fā)送數(shù)據(jù)；(3)“控制”(控制者)方式，控制其他設(shè)備，例如對(duì)其他設(shè)備進(jìn)行尋址，或允許“發(fā)送”設(shè)備使用總線。連接在總線上的多種設(shè)備，在任一時(shí)刻只能有一個(gè)總線“控制”設(shè)備或“發(fā)送”設(shè)備是活躍的?？偩€上的設(shè)備都分配有唯一的地址，控制設(shè)備可選擇若干個(gè)接收設(shè)備。101IEEE-488總線標(biāo)準(zhǔn)ⅡIEEE-488總線使用24針插座，其中8根地線，16根信號(hào)線：8根雙向數(shù)據(jù)線(與地址復(fù)用)，3根字節(jié)傳送控制線和5根接口控制線。利用發(fā)送設(shè)備和接收設(shè)備的“握手”信號(hào)(字節(jié)傳送控制線)來控制數(shù)據(jù)的傳送。引腳號(hào)符號(hào)引腳號(hào)符號(hào)引腳號(hào)符號(hào)引腳號(hào)符號(hào)1DIO17NRFD13DIO519地2DIO28NDAC14DIO620地3DIO39IFC15DIO721地4DIO410SRQ16DIO822地5EOI11ATN17REN23地6DAV12機(jī)殼地18地24地102EIARS-232C標(biāo)準(zhǔn)有些外設(shè)，由于速度較慢，或者離主機(jī)較遠(yuǎn)，往往采用串行數(shù)據(jù)傳送方式，它只需要一對(duì)線來傳送信號(hào)。目前幾乎在所有計(jì)算機(jī)中都采用的串行接口標(biāo)準(zhǔn)是EIARS-232C標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)包括了按位串行傳輸?shù)碾姎夂蜋C(jī)械方面的規(guī)定，適用于數(shù)據(jù)終端設(shè)備DTE和數(shù)據(jù)通信設(shè)備DCE之間的接口，完整的RS-232C接口有25根線，采用一個(gè)25芯插頭座，但大多數(shù)計(jì)算機(jī)終端只要使用其中的3至5根線即可工作，其中最主要的是“發(fā)送數(shù)據(jù)”和“接收數(shù)據(jù)”線，以及信號(hào)地，它們用來在兩個(gè)系統(tǒng)之間傳送串行信息，其傳輸率可從50、75至19200b/s(位/秒)。103EIARS-232C標(biāo)準(zhǔn)ⅡRS-232C數(shù)據(jù)線的電氣特性是：低于-3伏表示“1”，高于+4伏表示“0”，通常額定的信號(hào)電平為-10伏和+10伏左右。因此RS-232C的電平與標(biāo)準(zhǔn)的TTL的邏輯電平不同，需要使用1488和1489(或其它)集成電路發(fā)送器和接收器來進(jìn)行電平轉(zhuǎn)換。串行接口用于連接慢速外圍設(shè)備到計(jì)算機(jī)總線上，其設(shè)備一端按位串行傳送，計(jì)算機(jī)一端并行(通常是字節(jié))傳送。異步串行接口的數(shù)據(jù)傳輸是基于一個(gè)叫通用異步收發(fā)器(universalasynchronousreceivertransmitter，簡稱UART)的集成電路來實(shí)現(xiàn)的。104EIARS-232C標(biāo)準(zhǔn)Ⅲ引腳說明引腳說明*1保護(hù)地14STXD(輔信道)發(fā)送數(shù)據(jù)*2TXD發(fā)送數(shù)據(jù)*15TTC發(fā)送信號(hào)元定時(shí)(DCE為源)*3RXD接收數(shù)據(jù)16SRXD(輔信號(hào))接收數(shù)據(jù)*4RTS請(qǐng)求發(fā)送*17MRC接收信號(hào)元定時(shí)(DCE為源)*5CTS允許發(fā)送或清除發(fā)送18未定義*6數(shù)傳機(jī)(DCE)準(zhǔn)備好(DSR)19RTS(輔信道)請(qǐng)求發(fā)送*7信號(hào)地(公共回線)*20DTR*數(shù)據(jù)終端準(zhǔn)備號(hào)*8接收線信號(hào)檢測(CD)*21SQD信號(hào)質(zhì)量檢測9(保留供數(shù)傳機(jī)測試)*22BELL振鈴指示10(保留供數(shù)傳機(jī)測試)*23DSRS數(shù)據(jù)信號(hào)速率選擇(DTE/DCE為源)11未定義12SCD(輔信道)接收線信號(hào)檢測*24TTC發(fā)送信號(hào)元定時(shí)(DTE為源)13CTS(輔信道)允許發(fā)送25未定義*組成主信道通信105USB接口USB：通用串行總線(UniversalSerialBus)，是由DEC，IBM，Intel，Microsoft，Compaq以及NEC等7家高技術(shù)企業(yè)制定的串行接口總線標(biāo)準(zhǔn)。它是一種通用萬能插口，可以將下列的任一部件插入U(xiǎn)SB端口：顯示器、鍵盤、鼠標(biāo)、調(diào)制解調(diào)器、游戲桿、打印機(jī)、掃描儀、數(shù)碼相機(jī)等。還可以將一些USB外設(shè)進(jìn)行串接，即一大串設(shè)備共用PC機(jī)上一個(gè)端口。USB總線可提供電源，但如將多個(gè)耗電量大的外設(shè)串接起來有可能使總線過載，此時(shí)可使用一個(gè)自供電的集線器來補(bǔ)充功耗。另外USB外設(shè)可以熱插拔。但是一些USB外設(shè)不能在Windows95環(huán)境下使用，而需要軟件升級(jí)到W