第3章邏輯門(mén)電路

第3章門(mén)電路3.1

二極管及三極管的開(kāi)關(guān)特性3.2

基本邏輯門(mén)電路3.1.1

二極管的開(kāi)關(guān)特性

3.1.2

三極管的開(kāi)關(guān)特性

3.2.1

二極管與門(mén)3.2.2

二極管或門(mén)3.2.3

關(guān)于高低電平的概念及狀態(tài)賦值3.2.4

二極管非門(mén)（反相器）2.2.5

關(guān)于正邏輯和負(fù)邏輯的概念返回結(jié)束放映2/3/20231§3.1

概述門(mén)電路的作用：是用以實(shí)現(xiàn)邏輯關(guān)系的電子電路，與基本邏輯關(guān)系相對(duì)應(yīng)。

：與門(mén)、或門(mén)、與非門(mén)、或非門(mén)、異或門(mén)等。門(mén)電路的輸出狀態(tài)與賦值對(duì)應(yīng)關(guān)系：正邏輯：高電位對(duì)應(yīng)“1”；低電位對(duì)應(yīng)“0”?；旌线壿嫞狠斎胗谜壿?、輸出用負(fù)邏輯；或者輸入用負(fù)邏輯、輸出用正邏輯。一般采用正邏輯負(fù)邏輯：高電位對(duì)應(yīng)“0”；低電位對(duì)應(yīng)“1”。2/3/20232100VVcc在數(shù)字電路中，對(duì)電壓值為多少并不重要，只要能判斷高低電平即可。K開(kāi)------VO輸出高電平，對(duì)應(yīng)“1”。K合------VO輸出低電平，對(duì)應(yīng)“0”。VOKVccRVV2/3/202333.2

二極管及三極管的開(kāi)關(guān)特性數(shù)字電路中的晶體二極管、三極管和MOS管工作在開(kāi)關(guān)狀態(tài)。導(dǎo)通狀態(tài)：相當(dāng)于開(kāi)關(guān)閉合截止?fàn)顟B(tài)：相當(dāng)于開(kāi)關(guān)斷開(kāi)。邏輯變量←→兩狀態(tài)開(kāi)關(guān)：在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開(kāi)關(guān)有兩種狀態(tài)：閉合、斷開(kāi)。半導(dǎo)體二極管、三極管和MOS管，則是構(gòu)成這種電子開(kāi)關(guān)的基本開(kāi)關(guān)元件。2/3/20234

(1)靜態(tài)特性：斷開(kāi)時(shí)，開(kāi)關(guān)兩端的電壓不管多大，等效電阻ROFF=無(wú)窮，電流IOFF=0。

閉合時(shí)，流過(guò)其中的電流不管多大，等效電阻RON=0，電壓UAK=0。

(2)動(dòng)態(tài)特性：開(kāi)通時(shí)間ton=0

關(guān)斷時(shí)間toff

=0

理想開(kāi)關(guān)的開(kāi)關(guān)特性：

2/3/20235客觀(guān)世界中，沒(méi)有理想開(kāi)關(guān)。乒乓開(kāi)關(guān)、繼電器、接觸器等的靜態(tài)特性十分接近理想開(kāi)關(guān)，但動(dòng)態(tài)特性很差，無(wú)法滿(mǎn)足數(shù)字電路一秒鐘開(kāi)關(guān)幾百萬(wàn)次乃至數(shù)千萬(wàn)次的需要。半導(dǎo)體二極管、三極管和MOS管做為開(kāi)關(guān)使用時(shí)，其靜態(tài)特性不如機(jī)械開(kāi)關(guān)，但動(dòng)態(tài)特性很好。2/3/202363.2.1

二極管的開(kāi)關(guān)特性

返回1.靜態(tài)特性及開(kāi)關(guān)等效電路正向?qū)〞r(shí)UD(ON)≈0.7V（硅）

0.3V（鍺）RD≈幾Ω～幾十Ω相當(dāng)于開(kāi)關(guān)閉合圖2-1二極管的伏安特性曲線(xiàn)2/3/20237反向截止時(shí)反向飽和電流極小反向電阻很大（約幾百kΩ）相當(dāng)于開(kāi)關(guān)斷開(kāi)圖2-1二極管的伏安特性曲線(xiàn)2/3/20238圖2-2二極管的開(kāi)關(guān)等效電路(a)導(dǎo)通時(shí)(b)截止時(shí)圖2-1二極管的伏安特性曲線(xiàn)開(kāi)啟電壓理想化伏安特性曲線(xiàn)2/3/20239高電平：VIH=VCC低電平：VIL=0VI=VIH

D截止，VO=VOH=VCCVI=VIL

D導(dǎo)通，VO=VOL=0.7V動(dòng)畫(huà)二極管開(kāi)關(guān)特性應(yīng)用

2/3/2023102.動(dòng)態(tài)特性：若輸入信號(hào)頻率過(guò)高，二極管會(huì)雙向?qū)?，失去單向?qū)щ娮饔?。因此高頻應(yīng)用時(shí)需考慮此參數(shù)。二極管從截止變?yōu)閷?dǎo)通和從導(dǎo)通變?yōu)榻刂苟夹枰欢ǖ臅r(shí)間。通常后者所需的時(shí)間長(zhǎng)得多。反向恢復(fù)時(shí)間tre

：二極管從導(dǎo)通到截止所需的時(shí)間。一般為納秒數(shù)量級(jí)（通常tre≤5ns）。2/3/2023113.1.2

三極管的開(kāi)關(guān)特性

1.靜態(tài)特性及開(kāi)關(guān)等效電路在數(shù)字電路中，三極管作為開(kāi)關(guān)元件，主要工作在飽和和截止兩種開(kāi)關(guān)狀態(tài)，放大區(qū)只是極短暫的過(guò)渡狀態(tài)。圖2-3三極管的三種工作狀態(tài)（a）電路（b）輸出特性曲線(xiàn)返回2/3/202312開(kāi)關(guān)等效電路(1)截止?fàn)顟B(tài)條件：發(fā)射結(jié)反偏,集電結(jié)反偏特點(diǎn)：電流約為0A2/3/202313(2)飽和狀態(tài)條件：發(fā)射結(jié)正偏，集電結(jié)正偏特點(diǎn)：UBES=0.7V，UCES=0.3V/硅2/3/202314圖2-4三極管開(kāi)關(guān)等效電路(a)截止時(shí)(b)飽和時(shí)2/3/202315三極管的開(kāi)關(guān)特性2/3/2023162.三極管的開(kāi)關(guān)時(shí)間（動(dòng)態(tài)特性）圖2-5三極管的開(kāi)關(guān)時(shí)間

開(kāi)啟時(shí)間ton

上升時(shí)間tr延遲時(shí)間td關(guān)閉時(shí)間toff下降時(shí)間tf存儲(chǔ)時(shí)間ts2/3/202317(1)開(kāi)啟時(shí)間ton

三極管從截止到飽和所需的時(shí)間。

ton=td+tr

td：延遲時(shí)間

tr

：上升時(shí)間(2)關(guān)閉時(shí)間toff

三極管從飽和到截止所需的時(shí)間。

toff=ts+tf

ts

：存儲(chǔ)時(shí)間（幾個(gè)參數(shù)中最長(zhǎng)的；飽和越深越長(zhǎng)）tf

：下降時(shí)間toff>ton

。開(kāi)關(guān)時(shí)間一般在納秒數(shù)量級(jí)。高頻應(yīng)用時(shí)需考慮。2/3/2023184、場(chǎng)效應(yīng)管的開(kāi)關(guān)特性工作原理電路轉(zhuǎn)移特性曲線(xiàn)輸出特性曲線(xiàn)GDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)vI<UTuo=+VDD導(dǎo)通狀態(tài)vI>UT

uo≈0可變電阻區(qū)恒流區(qū)截止區(qū)截止區(qū)漏極和源極之間沒(méi)有導(dǎo)電溝道，iD≈0。可變電阻區(qū)當(dāng)vGS一定時(shí)，iD與vDS之比近似等于一個(gè)常數(shù)，具有類(lèi)似于線(xiàn)性電阻的性質(zhì)。恒流區(qū)iD的大小基本上由vGS決定，vDS的變化對(duì)iD的影響很小。2/3/202319門(mén)電路的概念：實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路，叫邏輯門(mén)電路。實(shí)現(xiàn)與運(yùn)算的叫與門(mén)，實(shí)現(xiàn)或運(yùn)算的叫或門(mén)，實(shí)現(xiàn)非運(yùn)算的叫非門(mén)，也叫做反相器，等等。分立元件門(mén)電路和集成門(mén)電路:

分立元件門(mén)電路：用分立的元件和導(dǎo)線(xiàn)連接起來(lái)構(gòu)成的門(mén)電路。簡(jiǎn)單、經(jīng)濟(jì)、功耗低，負(fù)載差。集成門(mén)電路：把構(gòu)成門(mén)電路的元器件和連線(xiàn)都制作在一塊半導(dǎo)體芯片上，再封裝起來(lái)，便構(gòu)成了集成門(mén)電路?，F(xiàn)在使用最多的是CMOS和TTL集成門(mén)電路。3.2

基本邏輯門(mén)電路2/3/2023203.2.2

二極管與門(mén)電路

1.電路2.工作原理A、B為輸入信號(hào)（+3V或0V）Y

為輸出信號(hào)VCC＝+12V表2-1電路輸入與輸出電壓的關(guān)系A(chǔ)BY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V返回2/3/202321用邏輯1表示高電平（此例為≥+3V）用邏輯0表示低電平（此例為≤0.7V）ABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.邏輯賦值并規(guī)定高低電平4.真值表ABY000010100111表2-2二極管與門(mén)的真值表A、B全1，Y才為1?？梢?jiàn)實(shí)現(xiàn)了與邏輯2/3/2023225.邏輯符號(hào)6.工作波形(又一種表示邏輯功能的方法）7.邏輯表達(dá)式Y(jié)＝AB圖2-6

二極管與門(mén)（a）電路（b）邏輯符號(hào)（c）工作波形2/3/202323

3.2.3

二極管或門(mén)電路

1.電路2.工作原理電路輸入與輸出電壓的關(guān)系A(chǔ)BY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B為輸入信號(hào)（+3V或0V）Y

為輸出信號(hào)返回2/3/2023244.真值表ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V可見(jiàn)實(shí)現(xiàn)了或邏輯3.邏輯賦值并規(guī)定高低電平用邏輯1表示高電平（此例為≥+2.3V）用邏輯0表示低電平（此例為≤0V）ABY000011101111A、B有1，Y就1。表2-2二極管或門(mén)的真值表2/3/202325圖2-7二極管或門(mén)（a）電路（b）邏輯符號(hào)（c）工作波形5.邏輯符號(hào)6.工作波形7.邏輯表達(dá)式Y(jié)＝A+B2/3/202326

3.2.4

關(guān)于高低電平的概念及狀態(tài)賦值電位指絕對(duì)電壓的大??；電平指一定的電壓范圍。高電平和低電平：在數(shù)字電路中分別表示兩段電壓范圍。例：上面二極管與門(mén)電路中規(guī)定高電平為≥3V，低電平≤0.7V。又如，TTL電路中，通常規(guī)定高電平的額定值為3V，但從2V到5V都算高電平；低電平的額定值為0.3V，但從0V到0.8V都算作低電平。1.關(guān)于高低電平的概念

返回2/3/2023272.邏輯狀態(tài)賦值

在數(shù)字電路中，用邏輯0和邏輯1分別表示輸入、輸出高電平和低電平的過(guò)程稱(chēng)為邏輯賦值。經(jīng)過(guò)邏輯賦值之后可以得到邏輯電路的真值表，便于進(jìn)行邏輯分析。2/3/202328

3.2.4

非門(mén)（反相器）

圖2-8非門(mén)(a)電路（b）邏輯符號(hào)1.電路2.工作原理A、B為輸入信號(hào)（+3.6V或0.3V）Y

為輸出信號(hào)AY0.3V+VCC3.6V0.3V返回2/3/2023293.邏輯賦值并規(guī)定高低電平用邏輯1表示高電平（此例為≥+3.6V）用邏輯0表示低電平（此例為≤0.3V）4.真值表AY0.3V+VCC3.6V0.3VAY0110表2-4三極管非門(mén)的真值表A與Y相反可見(jiàn)實(shí)現(xiàn)了非邏輯Y=A’2/3/2023303.3.1CMOS反相器3.2.2

其它類(lèi)型的CMOS門(mén)電路3.3CMOS

門(mén)電路返回結(jié)束放映2/3/202331復(fù)習(xí)什么是高電平？什么是低電平？什么是狀態(tài)賦值？什么是正邏輯？什么是負(fù)邏輯？二極管與門(mén)、或門(mén)有何優(yōu)點(diǎn)和缺點(diǎn)？2/3/202332

MOS門(mén)電路：以MOS管作為開(kāi)關(guān)元件構(gòu)成的門(mén)電路。(metal-oxide-semiconductor)

MOS門(mén)電路，尤其是CMOS門(mén)電路具有制造工藝簡(jiǎn)單、集成度高、抗干擾能力強(qiáng)、功耗低、價(jià)格便宜等優(yōu)點(diǎn)，得到了十分迅速的發(fā)展。3.3CMOS門(mén)電路2/3/2023333.3.1CMOS反相器1．MOS管的開(kāi)關(guān)特性

MOS管有NMOS管和PMOS管兩種。當(dāng)NMOS管和PMOS管成對(duì)出現(xiàn)在電路中，且二者在工作中互補(bǔ)，稱(chēng)為CMOS管(意為互補(bǔ))。(complementary-symmeterymetal-oxide-semiconductor)

MOS管有增強(qiáng)型和耗盡型兩種。在數(shù)字電路中，多采用增強(qiáng)型。返回2/3/202334一、MOS管的結(jié)構(gòu)和工作原理PNNGSD金屬鋁兩個(gè)N區(qū)SiO2絕緣層P型襯底導(dǎo)電溝道源極柵極漏極2/3/202335圖2-24NMOS管的電路符號(hào)及轉(zhuǎn)移特性

(a)電路符號(hào)（b）轉(zhuǎn)移特性D接正電源截止導(dǎo)通導(dǎo)通電阻相當(dāng)小

（1）NMOS管的開(kāi)關(guān)特性

VGH(th)2/3/202336圖2-25PMOS管的電路符號(hào)及轉(zhuǎn)移特性

(a)電路符號(hào)（b）轉(zhuǎn)移特性D接負(fù)電源

（2）PMOS管的開(kāi)關(guān)特性

導(dǎo)通導(dǎo)通電阻相當(dāng)小截止2/3/202337(3)等效電路OFF，截止?fàn)顟B(tài)ON，導(dǎo)通狀態(tài)2/3/202338(4)MOS管的四種類(lèi)型增強(qiáng)型耗盡型大量正離子導(dǎo)電溝道2/3/202339圖2-26CMOS反相器PMOS管負(fù)載管NMOS管驅(qū)動(dòng)管

開(kāi)啟電壓|UTP|=UTN，且小于VDD。2．CMOS反相器的工作原理

（1）基本電路結(jié)構(gòu)2/3/202340（2）工作原理圖2-26CMOS反相器UIL=0V截止導(dǎo)通UOH≈VDD當(dāng)uI=UIL=0V時(shí)，VTN截止，VTP導(dǎo)通，uO

=UOH≈VDD

2/3/202341圖2-26CMOS反相器UIH=VDD截止UOL≈0V當(dāng)uI

=UIH=VDD

，VTN導(dǎo)通，VTP截止，uO=UOL≈0V導(dǎo)通2/3/202342（3）邏輯功能實(shí)現(xiàn)反相器功能（非邏輯）。（4）工作特點(diǎn)

VTP和VTN總是一管導(dǎo)通而另一管截止，流過(guò)VTP和VTN的靜態(tài)電流極?。{安數(shù)量級(jí)），因而CMOS反相器的靜態(tài)功耗極小。這是CMOS電路最突出的優(yōu)點(diǎn)之一。2/3/202343圖2-27CMOS反相器的電壓傳輸特性和電流傳輸特性

3．電壓傳輸特性和電流傳輸特性AB段：截止區(qū)iD為0BC段：轉(zhuǎn)折區(qū)閾值電壓UTH≈VDD/2轉(zhuǎn)折區(qū)中點(diǎn)：電流最大CMOS反相器在使用時(shí)應(yīng)盡量避免長(zhǎng)期工作在BC段。CD段：導(dǎo)通區(qū)2/3/202344輸入低電平時(shí)噪聲容限：

在保證輸出高、低電平基本不變的條件下,輸入電平的允許波動(dòng)范圍稱(chēng)為輸入端噪聲容限。輸入高電平時(shí)噪聲容限：4、輸入端噪聲容限2/3/202345噪聲容限－－衡量門(mén)電路的抗干擾能力。噪聲容限越大，表明電路抗干擾能力越強(qiáng)。

測(cè)試表明：CMOS電路噪聲容限VNH=VNL＝30％VDD，且隨VDD的增加而加大。2/3/202346結(jié)論：可以通過(guò)提高VDD來(lái)提高噪聲容限2/3/202347因?yàn)镸OS管的柵極和襯底之間存在著以SiO2為介質(zhì)的輸入電容，而絕緣介質(zhì)非常薄，極易被擊穿，所以應(yīng)采取保護(hù)措施。3.3.2CMOS反相器的靜態(tài)輸入和輸出特性一、輸入特性(Ui和Ii)74HC系列4000系列2/3/202348二、輸出特性（U0和Io）灌電流2/3/202349拉電流2/3/202350一、傳輸延遲時(shí)間tviotvoo50%50%tpHLtpLH平均傳輸時(shí)間3.3.3CMOS反相器的動(dòng)態(tài)特性2/3/202351二、交流噪聲容限噪聲電壓持續(xù)時(shí)間

噪聲電壓作用時(shí)間越短、電源電壓越高，交流噪聲容限越大。2/3/202352三、動(dòng)態(tài)功耗

反相器從一種穩(wěn)定狀態(tài)突然變到另一種穩(wěn)定狀態(tài)的過(guò)程中，將產(chǎn)生附加的功耗，即為動(dòng)態(tài)功耗。2/3/2023533.3.2

其它類(lèi)型的CMOS門(mén)電路負(fù)載管串聯(lián)（串聯(lián)開(kāi)關(guān)）1．CMOS或非門(mén)驅(qū)動(dòng)管并聯(lián)（并聯(lián)開(kāi)關(guān)）圖2-28CMOS或非門(mén)

A、B有高電平，則驅(qū)動(dòng)管導(dǎo)通、負(fù)載管截止，輸出為低電平。10截止導(dǎo)通返回2/3/202354該電路具有或非邏輯功能,即Y=(A+B)’當(dāng)輸入全為低電平，兩個(gè)驅(qū)動(dòng)管均截止，兩個(gè)負(fù)載管均導(dǎo)通，輸出為高電平。00截止導(dǎo)通12/3/2023552.與非門(mén)2/3/202356任一輸入端為0，設(shè)vA=0vA=0截止導(dǎo)通vO=12/3/202357輸入全為1vA=1vB=1導(dǎo)通截止vO=02/3/202358與非門(mén)（存在的問(wèn)題）2/3/202359帶緩沖級(jí)的CMOS門(mén)解決方法2/3/2023603.漏極開(kāi)路的門(mén)電路（OD門(mén)Open-DrainOutput）

2/3/202361Y=Y1Y2為什么需要OD門(mén)？普通與非門(mén)輸出不能直接連在一起實(shí)現(xiàn)“線(xiàn)與”！ABYCD2/3/202362RL的選擇：n是并聯(lián)OD門(mén)的數(shù)目，m是負(fù)載門(mén)電路高電平輸入電流的數(shù)目。IOHIIHVDDVILVILVILRLVOHn個(gè)m個(gè)2/3/202363

m′是負(fù)載門(mén)電路低電平輸入電流的數(shù)目。在負(fù)載門(mén)為CMOS門(mén)電路的情況下，m和m′相等。VIHVILVILVDDRLVOLIOLIILm′個(gè)2/3/202364（1）電路結(jié)構(gòu)

C和C’是一對(duì)互補(bǔ)的控制信號(hào)。由于T1和T2在結(jié)構(gòu)上對(duì)稱(chēng)，所以圖中的輸入和輸出端可以互換，又稱(chēng)雙向開(kāi)關(guān)。4．CMOS傳輸門(mén)

圖2-30CMOS傳輸門(mén)（a）電路（b）邏輯符號(hào)2/3/202365若C=1（接VDD)、C’=0（接地），當(dāng)0＜vI＜(VDD－|UT|)時(shí)，T1導(dǎo)通；當(dāng)|UT|＜vI＜VDD

時(shí)，T2導(dǎo)通；

vI在0~VDD之間變化時(shí)，T1和T2至少有一管導(dǎo)通，使傳輸門(mén)TG導(dǎo)通。（2）工作原理（了解）若C=0（接地)、

C’=1（接VDD

），

vI在0~VDD

之間變化時(shí)，T1和T2均截止，即傳輸門(mén)TG截止。2/3/202366（3）應(yīng)用舉例圖2-31CMOS模擬開(kāi)關(guān)

①CMOS模擬開(kāi)關(guān)：實(shí)現(xiàn)單刀雙擲開(kāi)關(guān)的功能。

C=0時(shí)，TG1導(dǎo)通、TG2截止，uO=uI1；

C=1時(shí)，TG1截止、TG2導(dǎo)通，uO=uI2。2/3/202367圖2-32CMOS三態(tài)門(mén)(a)電路(b)邏輯符號(hào)

當(dāng)EN’=0時(shí)，TG導(dǎo)通，Y=A’；當(dāng)EN’=1時(shí)，TG截止，Y為高阻輸出。②CMOS三態(tài)門(mén)動(dòng)畫(huà)2/3/202368三態(tài)門(mén)的用途三態(tài)門(mén)可以實(shí)現(xiàn)總線(xiàn)結(jié)構(gòu)2/3/2023695.CMOS電路的優(yōu)點(diǎn)

（1）微功耗。

CMOS電路靜態(tài)電流很小，約為納安數(shù)量級(jí)。（2）抗干擾能力很強(qiáng)。輸入噪聲容限可達(dá)到VDD/2。（3）電源電壓范圍寬。多數(shù)CMOS電路可在3～18V的電源電壓范圍內(nèi)正常工作。

（4）輸入阻抗高。（5）負(fù)載能力強(qiáng)。

CMOS電路可以帶50個(gè)同類(lèi)門(mén)以上。（6）邏輯擺幅大。（低電平0V，高電平VDD）2/3/2023703.4.1

TTL反相器的工作原理3.4.2

TTL反相器的電壓傳輸特性及參數(shù)

3.4TTL反相器3.4.4

TTL反相器的其它參數(shù)

3.4.3

TTL反相器的輸入特性和輸出特性

返回結(jié)束放映2/3/2023713.4TTL反相器

TTL集成邏輯門(mén)電路的輸入和輸出結(jié)構(gòu)均采用半導(dǎo)體三極管，所以稱(chēng)晶體管—晶體管邏輯門(mén)電路(Transistor-TransistorLogic)簡(jiǎn)稱(chēng)TTL電路。

TTL電路的基本環(huán)節(jié)是反相器。簡(jiǎn)單了解TTL反相器的電路及工作原理，重點(diǎn)掌握其特性曲線(xiàn)和主要參數(shù)（應(yīng)用所需知識(shí)）。2/3/2023723.4.1TTL反相器的工作原理1.電路組成返回圖2-9TTL反相器的基本電路

2/3/202373(1)輸入級(jí)當(dāng)輸入低電平時(shí)，

uI=0.3V，發(fā)射結(jié)正向?qū)ǎ?/p>

uB1=1.0V當(dāng)輸入高電平時(shí)，

uI=3.6V，發(fā)射結(jié)受后級(jí)電路的影響將反向截止。uB1由后級(jí)電路決定。NNP2/3/202374(2)中間級(jí)反相器T2實(shí)現(xiàn)非邏輯反相輸出同相輸出向后級(jí)提供反相與同相輸出。輸入高電壓時(shí)飽和輸入低電壓時(shí)截止2/3/202375(3)輸出級(jí)（推拉式輸出）T4為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導(dǎo)通2/3/2023762.工作原理（1）當(dāng)輸入高電平時(shí)，

uI=3.6V，T1處于倒置工作狀態(tài)，集電結(jié)正偏，發(fā)射結(jié)反偏，uB1=0.7V×3=2.1V，T1、T2和T5全部導(dǎo)通，輸出為低電平uO=0.3V。2.1V0.3V3.6V2/3/202377（2）當(dāng)輸入低電平時(shí)，

uI=0.3V，T1發(fā)射結(jié)導(dǎo)通，uB1=0.3V+0.7V=1V，T2和T5均截止，T4和D2導(dǎo)通。輸出高電平uO=VCC

–UR2-UBE4-UD2≈5V-0.7V-0.7V=3.6V1V3.6V0.3V2/3/202378

(3)采用推拉式輸出級(jí)利于提高開(kāi)關(guān)速度和負(fù)載能力

T4組成射極輸出器，優(yōu)點(diǎn)是既能提高開(kāi)關(guān)速度，又能提高負(fù)載能力。當(dāng)輸入高電平時(shí)，T5飽和，uB4=uC2=0.3V+0.7V=1V，T4和D2截止，T5的集電極電流可以全部用來(lái)驅(qū)動(dòng)負(fù)載。當(dāng)輸入低電平時(shí)，T5截止，T4導(dǎo)通(為射極輸出器)，其輸出電阻很小，帶負(fù)載能力很強(qiáng)?？梢?jiàn)，無(wú)論輸入如何，T4和T5總是一管導(dǎo)通而另一管截止。這種推拉式工作方式，帶負(fù)載能力很強(qiáng)。

2/3/2023793.4.2TTL反相器的電壓傳輸特性及參數(shù)

電壓傳輸特性：輸出電壓uO與輸入電壓uI的關(guān)系曲線(xiàn)。圖2-10TTL反相器電路的電壓傳輸特性截止區(qū)線(xiàn)性區(qū)轉(zhuǎn)折區(qū)飽和區(qū)1.曲線(xiàn)分析T2、

T5截止，T4導(dǎo)通T5飽和，稱(chēng)開(kāi)門(mén)返回T4截止，T2導(dǎo)通T2、

T5導(dǎo)通，T4截止2/3/2023802.結(jié)合電壓傳輸特性介紹幾個(gè)參數(shù)

(1)輸出高電平UOH典型值為3V。(2)輸出低電平UOL

典型值為0.3V。2/3/202381(3)開(kāi)門(mén)電平UON一般要求UON≤1.8V(4)關(guān)門(mén)電平UOFF一般要求UOFF≥0.8V在保證輸出為額定低電平的條件下，允許的最小輸入高電平的數(shù)值，稱(chēng)為開(kāi)門(mén)電平UON。在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數(shù)值，稱(chēng)為關(guān)門(mén)電平UOFF。UOFFUON2/3/202382

(5)閾值電壓UTH

電壓傳輸特性曲線(xiàn)轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的uI值稱(chēng)為閾值電壓UTH（threshold又稱(chēng)門(mén)檻電平）。通常UTH≈1.4V。

(6)噪聲容限（UNL和UNH

）噪聲容限也稱(chēng)抗干擾能力，它反映門(mén)電路在多大的干擾電壓下仍能正常工作。

UNL和UNH越大，電路的抗干擾能力越強(qiáng)。2/3/202383UOFFUNLUILUONUNHUIH2/3/202384①低電平噪聲容限（低電平正向干擾范圍）

UNL=UOFF-UIL

UIL為電路輸入低電平的典型值（0.3V）若UOFF=0.8V，則有UNL=0.8-0.3=0.5(V)

②高電平噪聲容限（高電平負(fù)向干擾范圍）

UNH=UIH-UON

UIH為電路輸入高電平的典型值（3V）若UON=1.8V，則有UNH=3-1.8=1.2(V)2/3/2023853.4.3TTL反相器的輸入特性和輸出特性

1.

輸入伏安特性輸入電壓和輸入電流之間的關(guān)系曲線(xiàn)。圖2-11TTL反相器的輸入伏安特性輸入伏安特性曲線(xiàn)返回輸入短路電流IIS(IIL)高電平輸入電流IIH2/3/202386圖2-12輸入負(fù)載特性曲線(xiàn)（a）測(cè)試電路（b）輸入負(fù)載特性曲線(xiàn)

TTL反相器的輸入端對(duì)地接上電阻RI時(shí)，uI隨RI

的變化而變化的關(guān)系曲線(xiàn)。2.輸入負(fù)載特性2/3/202387在一定范圍內(nèi)，uI隨RI的增大而升高。但當(dāng)輸入電壓uI達(dá)到1.4V以后，uB1=2.1V，RI增大，由于uB1不變，故uI

=1.4V也不變。這時(shí)T2和T5飽和導(dǎo)通，輸出為低電平。2/3/202388RI不大不小時(shí)，工作在線(xiàn)性區(qū)或轉(zhuǎn)折區(qū)。RI較小時(shí)，關(guān)門(mén)，輸出高電平；RI

較大時(shí)，開(kāi)門(mén)，輸出低電平；ROFFRONRI→∞懸空時(shí)？2/3/202389

(1)

關(guān)門(mén)電阻ROFF

——在保證門(mén)電路輸出為額定高電平的條件下，所允許RI

的最大值稱(chēng)為關(guān)門(mén)電阻。典型的TTL門(mén)電路ROFF≈0.7kΩ。

(2)開(kāi)門(mén)電阻RON——在保證門(mén)電路輸出為額定低電平的條件下，所允許RI

的最小值稱(chēng)為開(kāi)門(mén)電阻。典型的TTL門(mén)電路RON≈2kΩ。數(shù)字電路中要求輸入負(fù)載電阻RI≥RON或RI≤ROFF

，否則輸入信號(hào)將不在高低電平范圍內(nèi)。振蕩電路則令ROFF≤RI≤RON使電路處于轉(zhuǎn)折區(qū)。2/3/2023903.輸出特性指輸出電壓與輸出電流之間的關(guān)系曲線(xiàn)。

(1)輸出高電平時(shí)的輸出特性負(fù)載電流iL不可過(guò)大，否則輸出高電平會(huì)降低。圖2-13輸出高電平時(shí)的輸出特性（a）電路（b）特性曲線(xiàn)拉電流負(fù)載2/3/202391圖2-14輸出低電平時(shí)的輸出特性（a）電路（b）特性曲線(xiàn)(2)輸出低電平時(shí)的輸出特性負(fù)載電流iL不可過(guò)大，否則輸出低電平會(huì)升高。一般灌電流在20mA以下時(shí)，電路可以正常工作。典型TTL門(mén)電路的灌電流負(fù)載為12.8mA。灌電流負(fù)載2/3/202392

3.4.4TTL反相器的其它參數(shù)

1.平均傳輸延遲時(shí)間tpd

平均傳輸延遲時(shí)間tpd表征了門(mén)電路的開(kāi)關(guān)速度。tpd=（tpLH+tpHL）/2

圖2-15TTL反相器的平均延遲時(shí)間

返回2/3/2023932．TTL門(mén)電路主要參數(shù)的典型數(shù)據(jù)表2-574系列TTL門(mén)電路主要參數(shù)的典型數(shù)據(jù)參數(shù)名稱(chēng)典型數(shù)據(jù)導(dǎo)通電源電流ICCL

≤10mA截止電源電流ICCH

≤5mA輸出高電平UOH

≥3V輸出低電平UOL

≤0.35V輸入短路電流IIS

≤2.2mA輸入漏電流IIH

≤70μA開(kāi)門(mén)電平UON

≤1.8V關(guān)門(mén)電平UOFF

≥0.8V平均傳輸時(shí)間tpd

≤30ns2/3/2023943.5.3

三態(tài)輸出門(mén)電路（TSL門(mén)）

3.5.1

TTL與非門(mén)3.5.2

集電極開(kāi)路門(mén)（OC門(mén)）

3.5

其它類(lèi)型TTL門(mén)電路返回結(jié)束放映2/3/202395復(fù)習(xí)TTL反相器的電壓傳輸特性有哪幾個(gè)區(qū)？TTL反相器主要有哪些特性？TTL反相器的主要參數(shù)有哪些？2/3/2023963.5.1TTL與非門(mén)

每一個(gè)發(fā)射極能各自獨(dú)立形成正向偏置的發(fā)射結(jié)，并可使三極管進(jìn)入放大或飽和區(qū)。 圖2-16多發(fā)射極三極管

1．TTL與非門(mén)的電路結(jié)構(gòu)及工作原理有0.3V箝位于1.0V全為3.6V集電結(jié)導(dǎo)通返回2/3/202397圖2-17二輸入TTL與非門(mén)電路(a)電路(b)邏輯符號(hào)全1輸出0有0輸出11V2.1V2/3/202398

TTL集成門(mén)電路的封裝：雙列直插式如：TTL門(mén)電路芯片（四2輸入與非門(mén)，型號(hào)74LS00)地GND外形管腳電源VCC（+5V）2/3/20239974LS00內(nèi)含4個(gè)2輸入與非門(mén)，74LS20內(nèi)含2個(gè)4輸入與非門(mén)。2/3/2023100兩方框中電路相同A為高電平時(shí)，T2、T5同時(shí)導(dǎo)通，T4截止，輸出Y為低電平。B為高電平時(shí)，T2′、T5同時(shí)導(dǎo)通，T4截止，輸出Y為低電平。A、B都為低電平時(shí)，T2、T2′同時(shí)截止，T5截止，T4導(dǎo)通，輸出Y為高電平。2.或非門(mén)2/3/2023101或非門(mén)與或非門(mén)2/3/20231023.與或非門(mén)2/3/20231034.異或門(mén)若A、B同時(shí)為高電平，T6、T9導(dǎo)通，T8截止，輸出低電平；A、B同時(shí)為低電平，T4、T5同時(shí)截止，使T7、T9導(dǎo)通，T8截止，輸出也為低電平。A、B不同時(shí)，T1正向飽和導(dǎo)通，T6截止；T4、T5中必有一個(gè)導(dǎo)通，從而使T7截止。T6、T7同時(shí)截止，使得T8導(dǎo)通，T9截止，輸出為高電平。2/3/202310474LS86異或門(mén)2/3/20231053.5.2

集電極開(kāi)路門(mén)（OC門(mén)OpenCollector）返回為何要采用集電極開(kāi)路門(mén)呢？

推拉式輸出電路結(jié)構(gòu)存在局限性。首先，輸出端不能并聯(lián)使用。若兩個(gè)門(mén)的輸出一高一低，當(dāng)兩個(gè)門(mén)的輸出端并聯(lián)以后，必然有很大的電流同時(shí)流過(guò)這兩個(gè)門(mén)的輸出級(jí)，而且電流的數(shù)值遠(yuǎn)遠(yuǎn)超過(guò)正常的工作電流，可能使門(mén)電路損壞。而且，輸出端也呈現(xiàn)不高不低的電平，不能實(shí)現(xiàn)應(yīng)有的邏輯功能。

2/3/2023106圖2-18推拉式輸出級(jí)并聯(lián)的情況01很大的電流不高不低的電平：1/0?2/3/2023107其次，在采用推拉式輸出級(jí)的門(mén)電路中，電源一經(jīng)確定（通常規(guī)定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無(wú)法滿(mǎn)足對(duì)不同輸出高電平的需要。集電極開(kāi)路門(mén)（簡(jiǎn)稱(chēng)OC門(mén)）就是為克服以上局限性而設(shè)計(jì)的一種TTL門(mén)電路。

2/3/2023108

(1)電路結(jié)構(gòu)：輸出級(jí)是集電極開(kāi)路的。1．集電極開(kāi)路門(mén)的電路結(jié)構(gòu)

(2)邏輯符號(hào)：用“

”表示集電極開(kāi)路。圖2-19集電極開(kāi)路的TTL與非門(mén)（a）電路（b）邏輯符號(hào)集電極開(kāi)路2/3/2023109

(3)工作原理：當(dāng)T5飽和，輸出低電平UOL＝0.3V；當(dāng)T5截止，由外接電源E通過(guò)外接上拉電阻提供高電平UOH＝E。

因此，

OC門(mén)電路必須外接電源和負(fù)載電阻，才能提供高電平輸出信號(hào)。2/3/2023110

(1)OC門(mén)的輸出端并聯(lián)，實(shí)現(xiàn)線(xiàn)與功能。

RL為外接負(fù)載電阻。圖2-20OC門(mén)的輸出端并聯(lián)實(shí)現(xiàn)線(xiàn)與功能

Y1Y2Y000010100111Y1=(AB

)’Y2=(CD)’2.OC門(mén)的應(yīng)用舉例2/3/2023111圖2-21用OC門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換的電路

（2）用OC門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換2/3/20231123.5.3

三態(tài)輸出門(mén)電路（TS門(mén)ThreeState）返回三態(tài)門(mén)電路的輸出有三種可能出現(xiàn)的狀態(tài)：高電平、低電平、高阻。何為高阻狀態(tài)？

懸空、懸浮狀態(tài)，又稱(chēng)為禁止?fàn)顟B(tài)。測(cè)電阻為∞，故稱(chēng)為高阻狀態(tài)。測(cè)電壓為0V，但不是接地。因?yàn)閼铱?，所以測(cè)其電流為0A。2/3/2023113(1)電路結(jié)構(gòu)：增加了控制輸入端（Enable）。1．三態(tài)門(mén)的電路結(jié)構(gòu)(2)工作原理：01截止Y＝(AB)’

EN’=

0時(shí)，電路為正常的與非工作狀態(tài)，所以稱(chēng)控制端低電平有效。2/3/202311410導(dǎo)通0.7V0.7V截止截止高阻當(dāng)EN’=1時(shí)，門(mén)電路輸出端處于懸空的高阻狀態(tài)。2/3/2023115(2)邏輯符號(hào)低電平有效用“▽”表示輸出為三態(tài)。高電平有效2/3/20231162．三態(tài)門(mén)的主要應(yīng)用－實(shí)現(xiàn)總線(xiàn)傳輸要求各門(mén)的控制端EN輪流為高電平，且在任何時(shí)刻只有一個(gè)門(mén)的控制端為高電平。圖2-23用三態(tài)門(mén)實(shí)現(xiàn)總線(xiàn)傳輸

如有8個(gè)門(mén)，則8個(gè)EN端的波形應(yīng)依次為高電平，如下頁(yè)所示。2/3/20231172/3/20231183.6.3TTL門(mén)電路和CMOS門(mén)電路的相互連接3.6.1CMOS門(mén)電路的使用知識(shí)3.6.2TTL門(mén)電路的使用知識(shí)3.6CMOS門(mén)電路和TTL門(mén)電路的使用知識(shí)及相互連接本章小結(jié)返回結(jié)束放映2/3/20231192.6.1CMOS門(mén)電路的使用知識(shí)

1．輸入電路的靜電保護(hù)

CMOS電路的輸入端設(shè)置了保護(hù)電路，給使用者帶來(lái)很大方便。但是，這種保護(hù)還是有限的。由于CMOS電路的輸入阻抗高，極易產(chǎn)生感應(yīng)較高的靜電電壓，從而擊穿MOS管柵極極薄的絕緣層，造成器件的永久損壞。為避免靜電損壞，應(yīng)注意以下幾點(diǎn)：2.6CMOS門(mén)電路和TTL門(mén)電路的使用知識(shí)及相互連接返回2/3/2023120（1）所有與CMOS電路直接接觸的工具、儀表等必須可靠接地。（2）存儲(chǔ)和運(yùn)輸CMOS電路，最好采用金屬屏蔽層做包裝材料。2．多余的輸入端不能懸空。輸入端懸空極易產(chǎn)生感應(yīng)較高的靜電電壓，造成器件的永久損壞。對(duì)多余的輸入端，可以按功能要求接電源或接地，或者與其它輸入端并聯(lián)使用。2/3/20231212.6.2TTL門(mén)電路的使用知識(shí)

1．多余或暫時(shí)不用的輸入端不能懸空，可按以下方法處理：（1）與其它輸入端并聯(lián)使用。（2）將不用的輸入端按照電路功能要求接電源或接地。比如將與門(mén)、與非門(mén)的多余輸入端接電源，將或門(mén)、或非門(mén)的多余輸入端接地。返回2/3/2023122

(1)在每一塊插板的電源線(xiàn)上，并接幾十μF的低頻去耦電容和0.01~0.047μF的高頻去耦電容，以防止TTL電路的動(dòng)態(tài)尖峰電流產(chǎn)生的干擾。

(2)整機(jī)裝置應(yīng)有良好的接地系統(tǒng)。2．電路的安裝應(yīng)盡量避免干擾信號(hào)的侵入，保證電路穩(wěn)定工作。2/3/2023123要實(shí)現(xiàn)Y=A，輸入端B應(yīng)如何連接？B=0時(shí)可實(shí)現(xiàn)Y=A，B端應(yīng)接低電平(接地）。要實(shí)現(xiàn)Y=A’

，輸入端B應(yīng)如何連接？B=1時(shí)可實(shí)現(xiàn)Y=A’

，B端應(yīng)接高電平（接電源）。2/3/2023124CMOS電路與TTL電路比較：（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負(fù)載的能力比TTL電路強(qiáng)。（3）CMOS電路的電源電壓允許范圍較大，約在

3～18V，抗干擾能力比TTL電路強(qiáng)。（4）CMOS電路的功耗比TTL電路小得多。門(mén)電路的功耗只有幾個(gè)μW，中規(guī)模集成電路的功耗也不會(huì)超過(guò)100μW。2/3/2023125（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路容易受靜電感應(yīng)而擊穿，在使用和存放時(shí)應(yīng)注意靜電屏蔽，焊接時(shí)烙鐵應(yīng)接地良好，尤其是CMOS電路多余不用的輸入端不能懸空，應(yīng)根據(jù)需要接地或接高電平。CMOS電路與TTL電路比較：2/3/20231262.6.3TTL門(mén)電路和CMOS門(mén)電路

的相互連接

TTL和CMOS電路的電壓和電流參數(shù)各不相同，需要采用接口電路。一般要考慮兩個(gè)問(wèn)題：一是要求電平匹配，即驅(qū)動(dòng)門(mén)要為負(fù)載門(mén)提供符合標(biāo)準(zhǔn)的輸出高電平和低電平；二是要求電流匹配，即驅(qū)動(dòng)門(mén)要為負(fù)載門(mén)提供足夠大的驅(qū)動(dòng)電流。返回2/3/20231271.

TTL門(mén)驅(qū)動(dòng)CMOS門(mén)（1）電平不匹配

TTL門(mén)作為驅(qū)動(dòng)門(mén)，它的UOH≥2.4V,UOL≤0.5V；CMOS門(mén)作為負(fù)載門(mén)，它的UIH≥3.5V，UIL≤1V?？梢?jiàn)，TTL門(mén)的UOH不符合要求。（2）電流匹配

CMOS電路輸入電流幾乎為零，所以不存在問(wèn)題。2/3/2023128（3）解決電平匹配問(wèn)題圖2-33TTL門(mén)驅(qū)動(dòng)CMOS門(mén)①外接上拉電阻RP在TTL門(mén)電路的輸出端外接一個(gè)上拉電阻RP，使TTL門(mén)電路的UOH≈5V。（當(dāng)電源電壓相同時(shí)）

2/3/2023129②選用電平轉(zhuǎn)換電路(如CC40109)若電源電壓不一致時(shí)可選用電平轉(zhuǎn)換電路。

CMOS電路的電源電壓可選3~18V；而TTL電路的電源電壓只能為5V。③采用TTL的OC門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換。若電源電壓不一致時(shí)也可選用OC門(mén)實(shí)現(xiàn)電平轉(zhuǎn)換。2/3/20231302.CMOS門(mén)驅(qū)動(dòng)TTL門(mén)（1）電平匹配

CMOS門(mén)電路作為驅(qū)動(dòng)門(mén)，UOH≈5V，UOL≈0V；

TTL門(mén)電路作為負(fù)載