講義分析案例

GC61331/13’’QVGACMOSImage模組設(shè)計(jì)指OrderingOrdering(Colored,GENERATIONREVISIONDESCRIPTIONOFPREPAREDAEChangeOrderingAEAddpackageAEAdddesignexampleforAE電 SPI- SPI- 電路設(shè)計(jì)說 不同平臺的設(shè)計(jì)接 GC6133用于MTK及展訊平臺的串、并口主板設(shè)計(jì)接 GC6133用于互芯平臺的串、并口主板設(shè)計(jì)接 GC6133CSP封裝說 GC6133CSP封裝（單位 CSP封裝點(diǎn)陣 CSP封裝管腳說 PCB焊盤設(shè)計(jì)說明（單位 CSP封裝尺寸圖（單位 CSP封裝說明（單位 模組成像方 電SPI-SPI-

圖1-1電路圖1- 2- 注注：使2-wireSPI接口時(shí)GC6133為單路電源供電AVDD28為外部供電電源，2.7~3.0V電容擺放應(yīng)盡量靠近電源Pin電源線、GND走線寬度至少加粗至0.2mmSBCL/SBDApin外部需要4.7k~10kΩGC61331/2bitSSN的串口模式，適/RD8853平臺的并口設(shè)計(jì)及純串口設(shè)計(jì)的主板MTK和展訊平臺并口設(shè)計(jì)主板上，GC6133的設(shè)計(jì)接法是兼容的，因互芯平訊平臺。GC6133適用于各平臺的詳細(xì)設(shè)計(jì)接法參考如下：GC6133用于MTKGC6133MTK6260MTK6261SP6530SP6531SP7701

4PWDNMCLK SCLKVDD28SDO0GNDGC6133應(yīng)用在如上平臺純串口設(shè)計(jì)的主板上，需要將的SCLK、GC6133MTK6260MTK6261SP6530SP6531SP770111VSYNC23456789

（注：單線模式與雙線模式在電路連接上無法兼容 E1

11VSYNC23456789MCLKPCLK（注：單線模式與雙線模式在電路連接上無法兼 GC6133RD8851RD8852RD8853平臺并口設(shè)計(jì)及純串口設(shè)計(jì)平臺主板上，請?zhí)貏e注意GC6133和主板接口連接的特殊性。以下詳細(xì)說明其 4PWDNMCLK SCLKVDD28SDO0GND別對應(yīng)引出至主板接口的SPI_CLK、SPI_SD0腳。 E1

11VSYNC23456789（注：單線模式與雙線模式在電路連接上無法兼容11VSYNC23456789 E1

GC6133SCLKSD0D4PCLKPIN腳，MCLKD7（注：單線模式與雙線模式在電路連接上無法兼ADGC6133CSP封裝（AD12123ECSP123A/B//C/D//E/Pin外部電源，2.7~3.0V，通過電(SCCB輸入PCB焊盤設(shè)計(jì)說明（單位PackagePackagePackage注：Sensor封裝錫球大小為230um。3-34.6CSP封裝說明（單PackageBodyDimensionAPackageBodyDimensionBCwellheightBallPackageBodyGlassBallDTotalBallN8BallcountX3BallcountY5