數(shù)字電路郭建才主講-第三章

概述第3章邏輯門電路三極管的開關(guān)特性TTL集成邏輯門CMOS集成邏輯門集成邏輯門的應(yīng)用本章小結(jié)3.1概述主要要求：

了解邏輯門電路的作用和常用類型。

理解高電平信號(hào)和低電平信號(hào)的含義。

TTL即Transistor-TransistorLogicCMOS即ComplementaryMetal-Oxide-Semiconductor

一、門電路的作用和常用類型按功能特點(diǎn)不同分普通門(推拉式輸出)

CMOS傳輸門

輸出開路門三態(tài)門門電路(GateCircuit)指用以實(shí)現(xiàn)基本邏輯關(guān)系和常用復(fù)合邏輯關(guān)系的電子電路。是構(gòu)成數(shù)字電路的基本單元之一按邏輯功能不同分

與門

或門

非門

異或門

與非門

或非門

與或非門

按電路結(jié)構(gòu)不同分

TTL

集成門電路

CMOS

集成門電路輸入端和輸出端都用三極管的邏輯門電路。

用互補(bǔ)對(duì)稱MOS管構(gòu)成的邏輯門電路。二、高電平和低電平的含義

高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。

高電平信號(hào)是多大的信號(hào)？低電平信號(hào)又是多大的信號(hào)？10高電平低電平01高電平低電平正邏輯體制負(fù)邏輯體制由門電路種類等決定3.6V2.4V0.8V0V主要要求：

理解三極管的開關(guān)特性。

掌握三極管開關(guān)工作的條件。3.2

三極管的開關(guān)特性IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)一、三極管的開關(guān)作用及其條件

截止區(qū)uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路uI=UIH三極管開通的條件和等效電路當(dāng)輸入

uI為高電平，使iB≥

IB(sat)時(shí)，三極管飽和。

uBE+-uBE

UCE(sat)0.3V0，C、E間相當(dāng)于開關(guān)合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三極管飽和狀態(tài)等效電路iB愈大于IB(Sat)，則飽和愈深。由于UCE(Sat)

0，因此飽和后iC基本上為恒值，iC

IC(Sat)=開關(guān)工作的條件

截止條件

飽和條件uBE＜

UthiB＞

IB(Sat)

可靠截止條件為uBE≤0

[例]下圖電路中=50,UBE(on)=0.7V,UIH=3.6V,UIL=0.3V,為使三極管開關(guān)工作,試選擇

RB值,并對(duì)應(yīng)輸入波形畫出輸出波形。解：(1)根據(jù)開關(guān)工作條件確定

RB取值uI=UIL=0.3V時(shí),三極管滿足截止條件uI=UIH=3.6V時(shí),為使三極管飽和,應(yīng)滿足

iB>IB(sat)因?yàn)閕B=IHB-0.7VUR所以求得RB<29k，可取標(biāo)稱值27k。OuItUIHUIL+5V(2)

對(duì)應(yīng)輸入波形畫出輸出波形OuItUIHUIL可見，該電路在輸入低電平時(shí)輸出高電平，輸入高電平時(shí)輸出低電平，因此構(gòu)成三極管非門。由于輸出信號(hào)與輸入信號(hào)反相，故又稱三極管反相器。三極管截止時(shí)，iC0，uO+5V三極管飽和時(shí)，uO

UCE(sat)0.3VOuO/Vt50.3IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)上例中三極管反相器的工作波形是理想波形，實(shí)際波形為：uI從UIL正跳到UIH時(shí)，三極管將由截止轉(zhuǎn)變?yōu)轱柡停?/p>

iC從0逐漸增大到IC(sat)，uC從VCC逐漸減小為UCE(sat)。uI從UIH負(fù)跳到時(shí)UIL，三極管不能很快由飽和轉(zhuǎn)變?yōu)榻刂梗枰?jīng)過一段時(shí)間才能退出飽和區(qū)。二、三極管的動(dòng)態(tài)開關(guān)特性

IC(sat)OOOuIiCuOtttUIHUILVCCUCE(sat)0.9IC(sat)ton0.1IC(sat)toffuI正跳變到iC上升到

0.9IC(sat)所需的時(shí)間ton稱為三極管開通時(shí)間。通常工作頻率不高時(shí)，可忽略開關(guān)時(shí)間，而工作頻率高時(shí)，必須考慮開關(guān)速度是否合適，否則導(dǎo)致不能正常工作。uI負(fù)跳變到iC下降到

0.1IC(sat)所需的時(shí)間toff稱為三極管關(guān)斷時(shí)間。通常

toff>ton二、三極管的動(dòng)態(tài)開關(guān)特性

開關(guān)時(shí)間主要由于電荷存儲(chǔ)效應(yīng)引起，要提高開關(guān)速度，必須降低三極管飽和深度，加速基區(qū)存儲(chǔ)電荷的消散。C

E

B

SBD

B

C

E

在普通三極管的基極和集電極之間并接一個(gè)肖特基勢(shì)壘二極管(簡稱SBD)。BCSBD抗飽和三極管的開關(guān)速度高

①?zèng)]有電荷存儲(chǔ)效應(yīng)②SBD的導(dǎo)通電壓只有0.4V而非0.7V，因此UBC=0.4V時(shí)，SBD便導(dǎo)通，使

UBC鉗在0.4V上，降低了飽和深度。三、抗飽和三極管簡介主要要求：

了解TTL與非門的組成。了解TTL集成邏輯門的主要參數(shù)和使用常識(shí)。3.3

TTL集成邏輯門

掌握TTL基本門的邏輯功能和主要外特性。了解集電極開路門和三態(tài)門的邏輯功能和應(yīng)用。ABCV1V2V3V4V5V6VD1VD2VD3R1R2R4R5RBRCB1C1C2E2YVCC+5V輸入級(jí)中間倒相級(jí)輸出級(jí)STTL系列與非門電路邏輯符號(hào)8.2k900503.5k500250V1V2V3V5V6一、TTL與非門的基本組成與外特性

(一)典型TTL與非門電路除V4外，采用了抗飽和三極管，用以提高門電路工作速度。V4不會(huì)工作于飽和狀態(tài)，因此用普通三極管。輸入級(jí)主要由多發(fā)射極管V1和基極電阻R1組成，用以實(shí)現(xiàn)輸入變量A、B、C的與運(yùn)算。VD1~VD3為輸入鉗位二極管，用以抑制輸入端出現(xiàn)的負(fù)極性干擾。正常信號(hào)輸入時(shí)，VD1~VD3不工作，當(dāng)輸入的負(fù)極性干擾電壓大于二極管導(dǎo)通電壓時(shí)，二極管導(dǎo)通，輸入端負(fù)電壓被鉗在-0.7V上，這不但抑制了輸入端的負(fù)極性干擾，對(duì)V1還有保護(hù)作用。中間級(jí)起倒相放大作用，V2集電極C2和發(fā)射極

E2同時(shí)輸出兩個(gè)邏輯電平相反的信號(hào)，分別驅(qū)動(dòng)V3和V5。

RB、RC和V6構(gòu)成有源泄放電路，用以減小V5管開關(guān)時(shí)間，從而提高門電路工作速度。輸出級(jí)由V3、V4、

R4、R5和V5組成。其中

V3和V4構(gòu)成復(fù)合管，與V5構(gòu)成推拉式輸出結(jié)構(gòu)，提高了負(fù)載能力。電壓傳輸特性測(cè)試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門電壓傳輸特性曲線(三)TTL與非門的外特性及主要參數(shù)1.

電壓傳輸特性和噪聲容限輸出電壓隨輸入電壓變化的特性u(píng)I較小時(shí)工作于AB段，這時(shí)V2、V5截止，V3、V4導(dǎo)通，輸出恒為高電平，UOH3.6V，稱與非門工作在截止區(qū)或處于關(guān)門狀態(tài)。uI較大時(shí)工作于BC段，這時(shí)V2、V5工作于放大區(qū)，uI的微小增大引起uO急劇下降，稱與非門工作在轉(zhuǎn)折區(qū)。uI很大時(shí)工作于CD段，這時(shí)V2、V5飽和，輸出恒為低電平，UOL

0.3V，稱與非門工作在飽和區(qū)或處于開門狀態(tài)。

電壓傳輸特性測(cè)試電路0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOLSTTL與非門電壓傳輸特性曲線飽和區(qū)：與非門處于開門狀態(tài)。截止區(qū)：與非門處于關(guān)門狀態(tài)。轉(zhuǎn)折區(qū)下面介紹與電壓傳輸特性有關(guān)的主要參數(shù)：有關(guān)參數(shù)0uO/VuI/V0.31.02.03.03.61.02.0ACDBUOHUOL電壓傳輸特性曲線標(biāo)準(zhǔn)高電平USH

當(dāng)uO≥

USH時(shí)，則認(rèn)為輸出高電平，通常取USH=3V。標(biāo)準(zhǔn)低電平USL當(dāng)uO≤

USL時(shí)，則認(rèn)為輸出低電平，通常取USL=0.3V。關(guān)門電平UOFF保證輸出不小于標(biāo)準(zhǔn)高電平USH時(shí),允許的輸入低電平的最大值。開門電平UON保證輸出不高于標(biāo)準(zhǔn)低電平USL時(shí),允許的輸入高電平的最小值。閾值電壓UTH轉(zhuǎn)折區(qū)中點(diǎn)對(duì)應(yīng)的輸入電壓，又稱門檻電平。USH=3VUSL=0.3VUOFFUONUTH近似分析時(shí)認(rèn)為：uI>UTH，則與非門開通，輸出低電平UOL；uI<UTH，則與非門關(guān)閉，輸出高電平UOH。噪聲容限越大，抗干擾能力越強(qiáng)。指輸入低電平時(shí)，允許的最大正向噪聲電壓。UNL=UOFF–UIL

指輸入高電平時(shí)，允許的最大負(fù)向噪聲電壓。UNH=UIH–UON

輸入信號(hào)上疊加的噪聲電壓只要不超過允許值，就不會(huì)影響電路的正常邏輯功能，這個(gè)允許值稱為噪聲容限。

輸入高電平噪聲容限UNH輸入低電平噪聲容限UNL輸入負(fù)載特性測(cè)試電路

輸入負(fù)載特性曲線0uI/VR1/kUOFF1.1FNROFFRON2.輸入負(fù)載特性ROFF稱關(guān)門電阻。RI<ROFF時(shí)，相應(yīng)輸入端相當(dāng)于輸入低電平。對(duì)STTL系列，ROFF700。RON稱開門電阻。RI>RON時(shí)，相應(yīng)輸入端相當(dāng)于輸入高電平。對(duì)STTL系列，RON2.1k。RONROFFUOFF[例]

下圖中，已知ROFF800，RON3k，試對(duì)應(yīng)輸入波形定性畫出TTL與非門的輸出波形。(a)(b)tA0.3V3.6VO不同TTL系列，RON、

ROFF不同。相應(yīng)輸入端相當(dāng)于輸入低電平，也即相當(dāng)于輸入邏輯0。邏輯0因此Ya輸出恒為高電平UOH。相應(yīng)輸入端相當(dāng)于輸入高電平，也即相當(dāng)于輸入邏輯1。邏輯1因此，可畫出波形如圖所示。YbtOYatUOHO解：圖(a)中，RI=300

<ROFF800圖(b)中，RI=5.1k>RON3k3.輸出負(fù)載特性負(fù)載電流流入與非門的輸出端。負(fù)載電流從與非門的輸出端流向外負(fù)載。負(fù)載電流流入驅(qū)動(dòng)門IOL負(fù)載電流流出驅(qū)動(dòng)門IOH輸入均為高電平輸入有低電平輸出為低電平

輸出為高電平

灌電流負(fù)載拉電流負(fù)載不管是灌電流負(fù)載還是拉電流負(fù)載，負(fù)載電流都不能超過其最大允許電流，否則將導(dǎo)致電路不能正常工作，甚至燒壞門電路。實(shí)用中常用扇出系數(shù)NOL、

NOH表示電路負(fù)載能力。門電路輸出低電平時(shí)允許帶同類門電路的個(gè)數(shù)。

通常按照負(fù)載電流的流向?qū)⑴c非門負(fù)載分為

灌電流負(fù)載拉電流負(fù)載由于三極管存在開關(guān)時(shí)間，元、器件及連線存在一定的寄生電容，因此輸入矩形脈沖時(shí)，輸出脈沖將延遲一定時(shí)間。輸入信號(hào)UOm0.5UOm0.5UImUIm輸出信號(hào)4.傳輸延遲時(shí)間輸入電壓波形下降沿0.5UIm處到輸出電壓上升沿0.5Uom處間隔的時(shí)間稱截止延遲時(shí)間tPLH。

輸入電壓波形上升沿0.5UIm處到輸出電壓下降沿0.5Uom處間隔的時(shí)間稱導(dǎo)通延遲時(shí)間tPHL。平均傳輸延遲時(shí)間tpd

tPHLtPLHtpd越小，則門電路開關(guān)速度越高，工作頻率越高。0.5UIm0.5UOm5.

功耗-延遲積

常用功耗P和平均傳輸延遲時(shí)間tpd的乘積(簡稱功耗–延遲積)來綜合評(píng)價(jià)門電路的性能，即M=Ptpd

性能優(yōu)越的門電路應(yīng)具有功耗低、工作速度高的特點(diǎn)，然而這兩者矛盾。

M又稱品質(zhì)因素，值越小，說明綜合性能越好。使用時(shí)需外接上拉電阻RL

即Opencollectorgate，簡稱OC門。

常用的有集電極開路與非門、三態(tài)門、或非門、與或非門和異或門等。它們都是在與非門基礎(chǔ)上發(fā)展出來的，TTL與非門的上述特性對(duì)這些門電路大多適用。二、其他功能的TTL門電路

(一)集電極開路與非門1.邏輯符號(hào)OC門相當(dāng)于與門作用。因?yàn)閅1、Y2中有低電平時(shí)，Y為低電平；只有

Y1、Y2均為高電平時(shí)，Y才為高電平，故Y=Y1·Y2。2.應(yīng)用(1)

實(shí)現(xiàn)線與兩個(gè)或多個(gè)OC門的輸出端直接相連，相當(dāng)于將這些輸出信號(hào)相與，稱為線與。

Y只有OC門才能實(shí)現(xiàn)線與。普通TTL門輸出端不能并聯(lián)，否則可能損壞器件。注意(2)驅(qū)動(dòng)顯示器和繼電器等[例]下圖為用OC門驅(qū)動(dòng)發(fā)光二極管LED的顯示電路。已知LED的正向?qū)▔航礥F=2V，正向工作電流

IF=10mA，為保證電路正常工作，試確定RC的值。解：為保證電路正常工作，應(yīng)滿足因此RC=270

分析：該電路只有在A、B均為高電平，使輸出uO為低電平時(shí)，LED才導(dǎo)通發(fā)光；否則LED中無電流流通，不發(fā)光。要使LED發(fā)光，應(yīng)滿足

IRc

IF=10mA。TTLCMOSRLVDD+5V(3)實(shí)現(xiàn)電平轉(zhuǎn)換TTL與非門有時(shí)需要驅(qū)動(dòng)其他種類門電路，而不同種類門電路的高低電平標(biāo)準(zhǔn)不一樣。應(yīng)用OC門就可以適應(yīng)負(fù)載門對(duì)電平的要求。OC門的UOL0.3V，UOH

VDD，正好符合CMOS電路UIH

VDD，UIL0的要求。

VDDRL綜上所述，可見：(二)三態(tài)輸出門1.邏輯符號(hào)只有當(dāng)使能信號(hào)EN=0時(shí)才允許三態(tài)門工作，故稱EN低電平有效。EN稱使能信號(hào)或控制信號(hào)，A、B稱數(shù)據(jù)信號(hào)。當(dāng)EN=0時(shí)，Y=AB，三態(tài)門處于工作態(tài)；當(dāng)EN=1時(shí)，三態(tài)門輸出呈現(xiàn)高阻態(tài)，又稱禁止態(tài)。即Tri-StateLogic門，簡稱TSL門。其輸出有高電平態(tài)、低電平態(tài)和高阻態(tài)三種狀態(tài)。EN即Enable功能表Z0AB1YEN使能端的兩種控制方式使能端低電平有效使能端高電平有效功能表Z1AB0YENEN2.應(yīng)用任何時(shí)刻EN1、EN2、

EN3中只能有一個(gè)為有效電平，使相應(yīng)三態(tài)門工作，而其他三態(tài)輸出門處于高阻狀態(tài)，從而實(shí)現(xiàn)了總線的復(fù)用。總線(1)構(gòu)成單向總線DIDO/DIDO00高阻態(tài)工作DIEN=0時(shí)，總線上的數(shù)據(jù)DI經(jīng)反相后在G2輸出端輸出。(2)構(gòu)成雙向總線DIDO/DIDO11工作DO高阻態(tài)EN=1時(shí)，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DIDO/DIDO11工作DO高阻態(tài)EN=1時(shí)，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DIDO/DIDOTTL集成門的類型很多,那么如何識(shí)別它們?各類型之間有何異同?如何選用合適的門?三、TTL集成門應(yīng)用要點(diǎn)

1.各系列TTL集成門的比較與選用用于民品用于軍品具有完全相同的電路結(jié)構(gòu)和電氣性能參數(shù)，但CT54系列更適合在溫度條件惡劣、供電電源變化大的環(huán)境中工作。按工作溫度和電源允許變化范圍不同分為CT74系列CT54系列向高速發(fā)展向低功耗發(fā)展按平均傳輸延遲時(shí)間和平均功耗不同分向減小功耗-延遲積發(fā)展措施：增大電阻值措施：(1)采用SBD和抗飽和三極管；(2)采用有源泄放電路；(3)減小電路中的電阻值。其中，LSTTL系列綜合性能優(yōu)越、品種多、價(jià)格便宜；ALSTTL系列性能優(yōu)于LSTTL，但品種少、價(jià)格較高，因此實(shí)用中多選用LSTTL。

CT74系列(即標(biāo)準(zhǔn)TTL)CT74L系列(即低功耗TTL簡稱LTTL)

CT74H系列(即高速TTL簡稱HTTL)CT74S系列(即肖特基TTL簡稱STTL)

CT74AS系列(即先進(jìn)肖特基TTL簡稱ASTTL)

CT74LS系列(即低功耗肖特基TTL簡稱LSTTL)CT74ALS系列(即先進(jìn)低功耗肖特基TTL簡稱LSTTL)

集成門的選用要點(diǎn)(1)實(shí)際使用中的最高工作頻率fm應(yīng)不大于邏輯門最高工作頻率fmax的一半。(2)不同系列TTL中，器件型號(hào)后面幾位數(shù)字相同時(shí)，通常邏輯功能、外型尺寸、外引線排列都相同。但工作速

度(平均傳輸延遲時(shí)間tpd)和平均功耗不同。實(shí)際使用時(shí)，高速門電路可以替換低速的；反之則不行。例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00xx74xx00引腳圖雙列直插14引腳四

2

輸入與非門2.

TTL集成邏輯門的使用要點(diǎn)(1)電源電壓用+5V，74系列應(yīng)滿足5V5%。(2)輸出端的連接

普通TTL門輸出端不允許直接并聯(lián)使用。

三態(tài)輸出門的輸出端可并聯(lián)使用，但同一時(shí)刻只能有一個(gè)門工作，其他門輸出處于高阻狀態(tài)。集電極開路門輸出端可并聯(lián)使用，但公共輸出端和電源VCC之間應(yīng)接負(fù)載電阻RL。輸出端不允許直接接電源VCC或直接接地。輸出電流應(yīng)小于產(chǎn)品手冊(cè)上規(guī)定的最大值。3.多余輸入端的處理與門和與非門的多余輸入端接邏輯1或者與有用輸入端并接。接

VCC通過1~10k電阻接

VCC與有用輸入端并接TTL電路輸入端懸空時(shí)相當(dāng)于輸入高電平，做實(shí)驗(yàn)時(shí)與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾?；蜷T和或非門的多余輸入端接邏輯0或者與有用輸入端并接[例]欲用下列電路實(shí)現(xiàn)非運(yùn)算，試改錯(cuò)。(ROFF700，RON2.1k)解：OC門輸出端需外接上拉電阻RC5.1kΩY=1Y=0RI>RON，相應(yīng)輸入端為高電平。510ΩRI<ROFF，相應(yīng)輸入端為低電平。是由增強(qiáng)型PMOS管和增強(qiáng)型NMOS管組成的互補(bǔ)對(duì)稱MOS門電路。比之TTL，其突出優(yōu)點(diǎn)為：微功耗、抗干擾能力強(qiáng)。主要要求：

了解CMOS數(shù)字集成電路的應(yīng)用要點(diǎn)。掌握CMOS與非門、或非門、開路門、三態(tài)門和傳輸門的電路和邏輯功能。3.4CMOS集成邏輯門

(二)漏極開路的CMOS門簡稱OD門與OC門相似，常用作驅(qū)動(dòng)器、電平轉(zhuǎn)換器和實(shí)現(xiàn)線與等。Y

=

AB(三)CMOS傳輸門

C=1，C=0時(shí)，傳輸門開通，uO=uI；C=0，C=1時(shí)，傳輸門關(guān)閉，信號(hào)不能傳輸。TGuI/uOuO/uICC傳輸門邏輯符號(hào)TG即TransmissionGate的縮寫傳輸門是一個(gè)理想的雙向開關(guān)，可傳輸模擬信號(hào)，也可傳輸數(shù)字信號(hào)。(四)CMOS三態(tài)輸出門EN=1時(shí)，輸出端Y呈現(xiàn)高阻態(tài)。因此構(gòu)成使能端低電平有效的三態(tài)門。EN=0時(shí)，Y=AEN三、CMOS數(shù)字集成電路應(yīng)用要點(diǎn)

(一)CMOS數(shù)字集成電路系列CMOS4000

系列

功耗極低、抗干擾能力強(qiáng)；電源電壓范圍寬VDD=3~15V；工作頻率低，fmax=5MHz；驅(qū)動(dòng)能力差。高速CMOS系列

(又稱HCMOS系列)

功耗極低、抗干擾能力強(qiáng)；電源電壓范圍VDD=2~6V；工作頻率高，fmax=50MHz；驅(qū)動(dòng)能力強(qiáng)。

提高速度措施：減小MOS管的極間電容。

由于CMOS電路UTH

VDD/

2，噪聲容限UNL

UNH

VDD/

2，因此抗干擾能力很強(qiáng)。電源電壓越高，抗干擾能力越強(qiáng)。民品軍品VDD=2~6V

T表示與TTL兼容VDD=4.5~5.5VCC54HC/74HC系列CC54HC/74HC系列TT按電源電壓不同分為按工作溫度不同分為CC74系列CC54系列高速

CMOS

系列1.注意不同系列CMOS電路允許的電源電壓范圍不同，一般多用+5V。電源電壓越高，抗干擾能力也越強(qiáng)。

(二)CMOS集成邏輯門使用要點(diǎn)

2.閑置輸入端的處理不允許懸空。

可與使用輸入端并聯(lián)使用。但這樣會(huì)增大輸入電容，使速度下降，因此工作頻率高時(shí)不宜這樣用。與門和與非門的閑置輸入端可接正電源或高電平；或門和或非門的閑置輸入端可接地或低電平。主要要求：

了解TTL和CMOS電路的主要差異。

了解集成門電路的選用和應(yīng)用。

3.5集成邏輯門電路的應(yīng)用

一、CMOS門電路比之TTL的主要特點(diǎn)

注意：CMOS電路的扇出系數(shù)大是由于其負(fù)載門的輸入阻抗很高，所需驅(qū)動(dòng)功率極小，并非CMOS電路的驅(qū)動(dòng)能力比TTL強(qiáng)。實(shí)際上CMOS4000系列驅(qū)動(dòng)能力遠(yuǎn)小于TTL，HCMOS驅(qū)動(dòng)能力與TTL相近。功耗極低抗干擾能力強(qiáng)電源電壓范圍寬輸出信號(hào)擺幅大(UOH

VDD，UOL0V)

輸入阻抗高扇出系數(shù)大二、集成邏輯門電路的選用

根據(jù)電路工作要求和市場因素等綜合決定若對(duì)功耗和抗干擾能力要求一般，可選用

TTL電路。目前多用74LS系列，它的功耗較小，工作頻率一般可用至20MHz；如工作頻率較高，可選用CT74ALS系列，其工作頻率一般可至50MHz。若要求功耗低、抗干擾能力強(qiáng)，則應(yīng)選用

CMOS電路。其中CMOS4000系列一般用于工作頻率1MHz以下、驅(qū)動(dòng)能力要求不高的場合；HCMOS常用于工作頻率20MHz以下、要求較強(qiáng)驅(qū)動(dòng)能力的場合。解：三、集成邏輯門電路應(yīng)用舉例

[例]試改正下圖電路的錯(cuò)誤，使其正常工作。CMOS門TTL門OD門(a)(b)(c)(d)VDDCMOS門Ya=ABVDDYb=

A

+

BTTL門OD門Yc=

AVDDENYd=ABEN

=

1

時(shí)EN

=

0

時(shí)OD門&TTL門懸空≥CMOS門懸空可用兩級(jí)電路2個(gè)與非門實(shí)現(xiàn)之[例]試分別采用與非門和或非門實(shí)現(xiàn)與門和或門。解：(1)用與非門實(shí)現(xiàn)與門設(shè)法將Y=AB用與非式表示因?yàn)閅=AB=AB因此，用與非門實(shí)現(xiàn)的與門電路為Y

=

AB將與非門多余輸入端與有用端并聯(lián)使用構(gòu)成非門可用兩級(jí)電路3個(gè)與非門實(shí)現(xiàn)(2)用與非門實(shí)現(xiàn)或門因此，用與非門實(shí)現(xiàn)的或門電路為Y

=

A

+

B因?yàn)?/p>

Y

=

A

+

B

=

A

+

B=

A

·

B設(shè)法將

Y

=

A

+

B

用與非式表示實(shí)現(xiàn)A實(shí)現(xiàn)B可用兩級(jí)電路3個(gè)或非門實(shí)現(xiàn)之。(3)用或非門實(shí)現(xiàn)與門設(shè)法將Y=AB用或非式表示因此，用或非門實(shí)現(xiàn)的與門電路為因?yàn)?/p>

Y

=

AB

=

A

·

B=

A

+

B將或非門多余輸入端與有用端并聯(lián)使用構(gòu)成非門Y=AB可用兩級(jí)電路2個(gè)或非門實(shí)現(xiàn)之(4)用或非門實(shí)現(xiàn)或門設(shè)法將

Y

=

A

+

B

用或非式表示因?yàn)?/p>

Y

=

A

+

B

=

A

+

B因此，用或非門實(shí)現(xiàn)的或門電路為Y

=

A

+

B[例]有一個(gè)火災(zāi)報(bào)警系統(tǒng)，設(shè)有煙感、溫感和紫外光感三種不同類型的火災(zāi)探測(cè)器。為了防止誤報(bào)警，只有當(dāng)其中兩種或三種探測(cè)器發(fā)出探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才產(chǎn)生報(bào)警信號(hào)，試用與非門設(shè)計(jì)產(chǎn)生報(bào)警信號(hào)的電路。輸入輸出ABCY000001010011100101110111解：(1)分析設(shè)計(jì)要求，建立真值表感三種不同類型的火災(zāi)探測(cè)器有煙感、溫感和紫外光產(chǎn)生報(bào)警信號(hào)兩種或三種探測(cè)器發(fā)出探測(cè)信號(hào)時(shí)，報(bào)警系統(tǒng)才與非門設(shè)計(jì)報(bào)警電路的輸入信號(hào)為煙感、溫感和紫外光感三種探測(cè)器的輸出信號(hào)，設(shè)用

A、B、C表示，且規(guī)定有火災(zāi)探測(cè)信號(hào)時(shí)用1表示，否則用0表示。報(bào)警電路的輸出用

Y表示，且規(guī)定需報(bào)警時(shí)Y為1，否則

Y為0。由此可列出真值表如右圖所示11110000(2)根據(jù)真值表畫函數(shù)卡諾圖

1

1ABC01000111101

1(3)用卡諾圖化簡法求出輸出邏輯函數(shù)的最簡與或表達(dá)式，再變換為與非表達(dá)式。Y=AB+AC+BC(4)畫邏輯圖根據(jù)Y的與非表達(dá)式畫邏輯圖=AB·AC·BCABCY=AB·AC·BC門電路是組成數(shù)字電路的基本單元之一，最基本的邏輯門電路有與門、或門和非門。實(shí)用中通常采用集成門電路，常用的有與非門、或非門、與或非門、異或門、輸出開路門、三態(tài)門和CMOS傳輸門等。門電路的學(xué)習(xí)重點(diǎn)是常用集成門的邏輯功能、外特性和應(yīng)用方法。

本章小結(jié)在數(shù)字電路中，三極管作為開關(guān)使用。

硅NPN管的截止條件為UBE＜

0.5V，可靠截止條件為UBE≤0V，這時(shí)iB0，iC0，集電極和發(fā)射極之間相當(dāng)于開關(guān)斷開；飽和條件為iB≥IB(sat)，這時(shí)，硅管的UBE(sat)0.7V，UCE(sat)

0.3V，集電極和發(fā)射極之間相當(dāng)于開關(guān)閉合。三極管的開關(guān)時(shí)間限制了開關(guān)速度。開關(guān)時(shí)間主要由電荷存儲(chǔ)效應(yīng)引起，要提高開關(guān)速度，必須降低三極管飽和深度，加速基