數(shù)電3章邏輯門電路

第三章邏輯門電路§3.2半導(dǎo)體器件的開關(guān)特性§3.5CMOS門電路§3.4TTL邏輯門§3.1概述§3.3半導(dǎo)體二極管門電路掌握基本門電路的邏輯功能、邏輯符號、真值表和邏輯表達(dá)式。理解三種邏輯運(yùn)算的有關(guān)概念及工作原理了解TTL門電路、CMOS門電路的特點(diǎn)。通過本章學(xué)習(xí)要求掌握反相器、與非門、或非門、OC門（OD門）、三態(tài)門等幾種基本門電路的應(yīng)用。教學(xué)基本要求：

重點(diǎn)和難點(diǎn)重點(diǎn)掌握集成門電路的外部特性——多引腳功能及其應(yīng)用。從集成電路內(nèi)部逐個(gè)管子分析其狀態(tài)及其轉(zhuǎn)換過程是本章的難點(diǎn)，但不是我們的重點(diǎn)。本章對TTL與非門、OC門、三態(tài)門幾個(gè)電路從內(nèi)部進(jìn)行了邏輯分析。但分析的目的是為了提高和培養(yǎng)同學(xué)集成電路的分析能力，其出發(fā)點(diǎn)是為了幫助同學(xué)更好地了解、掌握其外部特性?！?.1概述門電路：實(shí)現(xiàn)基本運(yùn)算、復(fù)合運(yùn)算的單元電路，如與門、與非門、或門······門電路中以高/低電平表示邏輯狀態(tài)的1/0

邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡稱門電路。

獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。一、二極管的開關(guān)特性1、二極管的結(jié)構(gòu)和外特性：PN§3.2半導(dǎo)體器件的開關(guān)特性小功率二極管大功率二極管穩(wěn)壓二極管發(fā)光二極管 結(jié)構(gòu)：PN結(jié)+引線+封裝構(gòu)成硅管0.5V,鍺管0.1V。反向擊穿電壓U(BR)導(dǎo)通壓降

外加電壓大于死區(qū)電壓二極管才能導(dǎo)通。正向特性反向特性特點(diǎn)：非線性硅0.6~0.8V,鍺0.2~0.3V。UI死區(qū)電壓PN+–PN–+反向電流在一定電壓范圍內(nèi)保持常數(shù)。外特性：二極管開關(guān)應(yīng)用電路：限幅、鉗位半導(dǎo)體二極管的型號國家標(biāo)準(zhǔn)對半導(dǎo)體器件型號的命名舉例如下：2.二極管的開關(guān)特性—靜態(tài)導(dǎo)通截止相當(dāng)于開關(guān)斷開相當(dāng)于開關(guān)閉合K3V0VKRRDR

給二極管電路加入一個(gè)方波信號，電流的波形怎樣呢？ts為存儲(chǔ)時(shí)間，tt稱為渡越時(shí)間，tre＝ts十tt稱為反向恢復(fù)時(shí)間。（存儲(chǔ)電荷消失的過程-電容的放電時(shí)間）二極管的開關(guān)特性—?jiǎng)討B(tài)開通時(shí)間很小，可忽略不計(jì)

反向恢復(fù)時(shí)間：tre＝ts十tt產(chǎn)生反向恢復(fù)過程的原因：反向恢復(fù)時(shí)間tre就是存儲(chǔ)電荷消散所需要的時(shí)間。

同理，二極管從截止轉(zhuǎn)為正向?qū)ㄒ残枰獣r(shí)間，這段時(shí)間稱為開通時(shí)間。開通時(shí)間比反向恢復(fù)時(shí)間要小得多，一般可以忽略不計(jì)。1、半導(dǎo)體三極管結(jié)構(gòu)管芯+三個(gè)引出電極+外殼二、三極管的開關(guān)特性BJT的結(jié)構(gòu)簡介

半導(dǎo)體三極管的結(jié)構(gòu)示意圖如下圖所示。它有兩種類型:NPN型和PNP型。兩種類型的三極管發(fā)射結(jié)(Je)

集電結(jié)(Jc)

基極，用B或b表示（Base）

發(fā)射極，用E或e表示（Emitter）；集電極，用C或c表示（Collector）。

發(fā)射區(qū)集電區(qū)基區(qū)三極管符號箭頭方向表示發(fā)射結(jié)正偏時(shí)發(fā)射極電流的方向結(jié)構(gòu)特點(diǎn)：?發(fā)射區(qū)的摻雜濃度最高；?集電區(qū)摻雜濃度低于發(fā)射區(qū)，且面積大；?基區(qū)很薄，一般在幾個(gè)微米至幾十個(gè)微米，且摻雜濃度最低。Uc>Ub>Ue放大狀態(tài)Ube>Uce飽和狀態(tài)Ub<Ue截止?fàn)顟B(tài)2、開關(guān)特性＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V飽和區(qū)截止區(qū)放大區(qū)三、場效應(yīng)管的開關(guān)特性工作原理電路轉(zhuǎn)移特性曲線輸出特性曲線uiuiGDSRD+VDDGDSRD+VDDGDSRD+VDD截止?fàn)顟B(tài)ui<UTuo=+VDD導(dǎo)通狀態(tài)ui>UTuo≈0一、二極管“與”門電路0V0V0V0V0V3V+U12VRDADCABYDBC3V3V3V0V0V3V§3.3半導(dǎo)體二極管門電路Y=ABC邏輯表達(dá)式：

邏輯符號：&ABYC二、二極管“或”門電路0V0V0V0V0V3V3V3V3V0V3V3V-U12VRDADCABYDBCY=A+B+C邏輯表達(dá)式：邏輯符號：ABYC>1二極管構(gòu)成的門電路的缺點(diǎn)電平有偏移帶負(fù)載能力差只用于IC內(nèi)部電路二極管與門和或門電路的缺點(diǎn)：（1）在多個(gè)門串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。（2）負(fù)載能力差解決辦法：將二極管與門（或門）電路和三極管非門電路組合起來。三、DTL電路ABD1D2+12V3.9KR二極管與門1、與非門：A?BAB(Diode—TransistorLogic)-12V三極管非門D+12V+2.5V1.5K1K18KP=30F2、或非門：ABD1D2-12VR二極管或門A+BD+12V+3V1.5K1K18K-12VP=30三極管非門FA+B四、三極管非門①uA＝0V時(shí)，三極管截止，iB＝0，iC＝0，輸出電壓uY＝VCC＝5V②uA＝5V時(shí)，三極管導(dǎo)通。基極電流為：iB＞IBS，三極管工作在飽和狀態(tài)。輸出電壓uY＝UCES＝0.3V。三極管臨界飽和時(shí)的基極電流為：①當(dāng)uA＝0V時(shí)，由于uGS＝uA＝0V，小于開啟電壓UT，所以MOS管截止。輸出電壓為uY＝VDD＝10V。②當(dāng)uA＝10V時(shí)，由于uGS＝uA＝10V，大于開啟電壓UT，所以MOS管導(dǎo)通，且工作在可變電阻區(qū)，導(dǎo)通電阻很小，只有幾百歐姆。輸出電壓為uY≈0V。五、場效應(yīng)管非門數(shù)字集成電路：在一塊半導(dǎo)體基片上制作出一個(gè)完整的邏輯電路所需要的全部元件和連線。使用時(shí)接：電源、輸入和輸出。數(shù)字集成電路具有具有速度快、可靠性高和微型化，而且價(jià)格便宜等優(yōu)點(diǎn)。TTL型電路：輸入和輸出端結(jié)構(gòu)都采用了半導(dǎo)體晶體管，稱之為:Transistor—TransistorLogic。§3.4TTL與非門一、TTL與非門電路結(jié)構(gòu)和工作原理1、結(jié)構(gòu)+5VR1c1T1b1ABCR2T2R3FR4R5T3T4T5“與”“非”復(fù)合管形式與非門輸出級輸入級由多發(fā)射極晶體管T1和基極電組R1組成，它實(shí)現(xiàn)了輸入變量A、B、C的與運(yùn)算中間級是放大級，由T2、R2和R3組成，T2的集電極C2和發(fā)射極E2可以分提供兩個(gè)相位相反的電壓信號，用以供給輸出級使用。輸出級：由T3、T4、T5和R4、R5組成其中T3、T4構(gòu)成復(fù)合管，與T5組成推拉式輸出結(jié)構(gòu)。具有較強(qiáng)的負(fù)載能力T1與R1組成輸入級：T1—多發(fā)射極晶體管：實(shí)現(xiàn)輸入變量A、B、C的“與”運(yùn)算。等效電路

b1=A?B?C

c1+5VR1T1b1ABCc1AB+5Vb1R1C2、TTL與非門工作原理輸入端至少有一個(gè)接低電平0.3V3.6V3.6V1V3.6VT1管:A端發(fā)射結(jié)導(dǎo)通，Vb1=VA+Vbe1=1V，其它發(fā)射結(jié)均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2、T5截止,VC2≈Vcc=5V,T3：微飽和狀態(tài)。T4：放大狀態(tài)。電路輸出高電平為：5V輸入端全為高電平3.6V3.6V2.1V0.3VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1V因此輸出為邏輯低電平VOL=0.3V3.6V發(fā)射結(jié)反偏而集電極正偏.處于倒置放大狀態(tài)T2：飽和狀態(tài)T3：Vc2=Vces2+Vbe5≈1V，使T3導(dǎo)通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：深飽和狀態(tài)，TTL與非門工作原理返回輸入端全為高電平，輸出為低電平輸入至少有一個(gè)為低電平時(shí)，輸出為高電平由此可見電路的輸出和輸入之間滿足與非邏輯關(guān)系T1：倒置放大狀態(tài)T2：飽和狀態(tài)T3：導(dǎo)通狀態(tài)T4：截止?fàn)顟B(tài)T5：深飽和狀態(tài)T2：截止?fàn)顟B(tài)T3：微飽和狀態(tài)T4：放大狀態(tài)T5：截止?fàn)顟B(tài)TTL與非門工作原理輸入有0：T2、T5截止,T3、T4導(dǎo)通；U0=U0H。輸入全1：T4截止,T2、T5飽和導(dǎo)通;U0=U0L。有“0”出“1”全“1”出“0”“與非”邏輯關(guān)系00010011101111011011011101011110ABYC“與非”門邏輯狀態(tài)表Y=ABC邏輯表達(dá)式：Y&ABC“與非”門二、TTL與非門的開關(guān)速度1．TTL與非門提高工作速度的原理（1）采用多發(fā)射極三極管加快了存儲(chǔ)電荷的消散過程。

（2）采用了推拉式輸出級，輸出阻抗比較小，可迅速給負(fù)載電容充放電。2．TTL與非門傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPHL——從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。截止延遲時(shí)間tPLH——從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。與非門的傳輸延遲時(shí)間tpd是tPHL和tPLH的平均值。即

一般TTL與非門傳輸延遲時(shí)間tpd的值為幾納秒～十幾個(gè)納秒。三、TTL“與非”門的外特性及主要參數(shù)1、電壓傳輸特性TTL“與非”門輸入電壓VI與輸出電壓VO之間的關(guān)系曲線，即VO=f（VI）截止區(qū)當(dāng)VI≤0.6V，Vb1≤1.3V時(shí)，T2、T5截止，輸出高電平VOH=3.6V線性區(qū)當(dāng)0.6V≤VI≤1.3V，0.7V≤Vb2＜1.4V時(shí)，T2導(dǎo)通，T5仍截止，VC2隨Vb2升高而下降，經(jīng)T3、T4兩級射隨器使VO下降轉(zhuǎn)折區(qū)飽和區(qū)（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。（2）輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V。（3）關(guān)門電平電壓VOFF——是指輸出電壓下降到VOH（min）時(shí)對應(yīng)的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊中常稱為輸入低電平電壓，用VIL（max）表示。產(chǎn)品規(guī)定VIL（max）=0.8V。（4）開門電平電壓VON——是指輸出電壓下降到VOL（max）時(shí)對應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊中常稱為輸入高電平電壓，用VIH（min）表示。產(chǎn)品規(guī)定VIH（min）=2V。（5）閾值電壓Vth——電壓傳輸特性的過渡區(qū)所對應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。近似地：Vth≈VOFF≈VON即Vi＜Vth，與非門關(guān)門，輸出高電平；Vi＞Vth，與非門開門，輸出低電平。Vth又常被形象化地稱為門檻電壓。Vth的值為1.3V～1.４V。2．幾個(gè)重要參數(shù)低電平噪聲容限

VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V高電平噪聲容限

VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4VTTL門電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。同樣，它的輸入高低電平也有一個(gè)范圍，即它的輸入信號允許一定的容差，稱為噪聲容限。3．抗干擾能力四、輸入特性輸入電流與輸入電壓之間的關(guān)系曲線，即II=f（VI）假定輸入電流II流入T1發(fā)射極時(shí)方向?yàn)檎粗疄樨?fù)1.輸入短路電流ISD（也叫輸入低電平電流IIL）當(dāng)VIL=0V時(shí)由輸入端流出的電流前級驅(qū)動(dòng)門導(dǎo)通時(shí)，IIL將灌入前級門，稱為灌電流負(fù)載2.輸入漏電流IIH（輸入高電平電流）指一個(gè)輸入端接高電平，其余輸入端接低電平，經(jīng)該輸入端流入的電流。約10μA左右IIL當(dāng)某一輸入端接低電平，其余輸入端接高電平時(shí)，流出該輸入端的電流，稱為低電平輸入電流IIL（mA）。五、扇入系數(shù)Ni和扇出系數(shù)NO1.扇入系數(shù)Ni是指合格的輸入端的個(gè)數(shù)—一般不超過8個(gè)2.扇出系數(shù)NO是指在灌電流（輸出低電平）狀態(tài)下驅(qū)動(dòng)同類門的個(gè)數(shù)。其中IOLmax為最大允許灌電流，IIL是一個(gè)負(fù)載門灌入本級的電流（≈1.4mA）。No越大，說明門的負(fù)載能力越強(qiáng)帶負(fù)載能力與非門輸出驅(qū)動(dòng)同類門的個(gè)數(shù)：N8

。與非門的扇出系數(shù)一般是10。驅(qū)動(dòng)器：扇出系數(shù)可以大于20。

（1）灌電流負(fù)載3．帶負(fù)載能力當(dāng)驅(qū)動(dòng)門輸出低電平時(shí)，電流從負(fù)載門灌入驅(qū)動(dòng)門。當(dāng)負(fù)載門的個(gè)數(shù)增加，灌電流增大，會(huì)使T3脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IOL，產(chǎn)品規(guī)定IOL=16mA。由此可得出:NOL稱為輸出低電平時(shí)的扇出系數(shù)。

（2）拉電流負(fù)載。

NOH稱為輸出高電平時(shí)的扇出系數(shù)。產(chǎn)品規(guī)定IOH=0.4mA。由此可得出：當(dāng)驅(qū)動(dòng)門輸出高電平時(shí)，電流從驅(qū)動(dòng)門拉出,流至負(fù)載門的輸入端。

拉電流增大時(shí)，RC4上的壓降增大，會(huì)使輸出高電平降低。因此，把允許拉出輸出端的電流定義為輸出高電平電流IOH。一般NOL≠NOH，常取兩者中的較小值作為門電路的扇出系數(shù)，用NO表示。74LS00內(nèi)含4個(gè)2輸入與非門，74LS20內(nèi)含2個(gè)4輸入與非門。六、TTL與非門舉例——7400七、TTL非門、或非門、與或非門、與門、或門及異或門①A=0時(shí)，T2、T5截止，T3、T4導(dǎo)通，Y=1。②A=1時(shí)，T2、T5導(dǎo)通，T3、T4截止，Y=0。TTL非門①A、B中只要有一個(gè)為1，即高電平，如A＝1，則iB1就會(huì)經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。②A＝B＝0時(shí)，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，T3、T4導(dǎo)通，輸出為高電平，即Y＝1。TTL或非門①A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T‘2導(dǎo)通）時(shí)，T5飽和導(dǎo)通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時(shí)截止）時(shí)，T5截止、T4飽和導(dǎo)通，輸出Y=1。TTL與或非門八、其它類型TTL門電路三態(tài)邏輯門（TSL）集電極開路TTL“與非”門（OC門）在工程實(shí)踐中，有時(shí)需要將幾個(gè)門的輸出端并聯(lián)使用，以實(shí)現(xiàn)與邏輯稱為線與。普通的TTL門電路不能進(jìn)行線與。為此，專門生產(chǎn)了一種可以進(jìn)行線與的門電路——集電極開路門。1．集電極開路門（OC門）（1）實(shí)現(xiàn)線與。電路如右圖所示，邏輯關(guān)系為:OC門主要有以下幾方面的應(yīng)用：（2）實(shí)現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)?0V。（3）用做驅(qū)動(dòng)器。如圖是用來驅(qū)動(dòng)發(fā)光二極管的電路。（1）當(dāng)輸出高電平時(shí)，

RP不能太大。RP為最大值時(shí)要保證輸出電壓為VOH（min），由OC門進(jìn)行線與時(shí)，外接上拉電阻RP的選擇：得：得：（2）當(dāng)輸出低電平時(shí)，RP不能太小。RP為最小值時(shí)要保證輸出電壓為VOL（max），由RP（min）＜RP＜RP（max）①E＝0時(shí)，二極管D導(dǎo)通，T1基極和T3基極均被鉗制在低電平，因而T2～T5均截止，輸出端開路，電路處于高阻狀態(tài)。結(jié)論：電路的輸出有高阻態(tài)、高電平和低電平3種狀態(tài)。②E＝1時(shí)，二極管D截止，TSL門的輸出狀態(tài)完全取決于輸入信號A的狀態(tài)，電路輸出與輸入的邏輯關(guān)系和一般反相器相同，即：Y=A，A＝0時(shí)Y＝1，為高電平；A＝1時(shí)Y＝0，為低電平。2、三態(tài)邏輯門（TSL）使能端的兩種控制方式低電平使能高電平使能三態(tài)門的邏輯符號ABFEFABE三態(tài)門在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。（a）組成單向總線，實(shí)現(xiàn)信號的分時(shí)單向傳送.（b）組成雙向總線，實(shí)現(xiàn)信號的分時(shí)雙向傳送。三態(tài)門的應(yīng)用總線&A1B1E1&A2B2E2&A3B3E3可實(shí)現(xiàn)用一條總線分時(shí)傳送幾個(gè)不同的數(shù)據(jù)或控制信號。對TTL與非門的要求：1）掌握其邏輯關(guān)系：有0則1，全1則0；2）掌握其典型參數(shù)，會(huì)使用；TTL或非門的多余輸出端應(yīng)接地或接低電平或與其中的一個(gè)輸入端并接在一起TTL與非門的多余輸出端懸空或接高電平或與其中的一個(gè)輸入端并接在一起，CMOS與非門的多余輸出端接高電平或與其中的一個(gè)輸入端并接在一起，但注意不能懸空。CMOS或非門的多余輸出端應(yīng)接地或接低電平或與其中的一個(gè)輸入端并接在一起3.4CMOS集成門電路1、CMOS非門（1）uA＝0V時(shí)，TN截止，TP導(dǎo)通。輸出電壓uY＝VDD＝10V。（2）uA＝10V時(shí)，TN導(dǎo)通，TP截止。輸出電壓uY＝0V。§3-5MOS集成邏輯門2、CMOS與非門、或非門、與門、或門、與或非門和異或門CMOS與非門①A、B當(dāng)中有一個(gè)或全為低電平時(shí)，TN1、TN2中有一個(gè)或全部截止，TP1、TP2中有一個(gè)或全部導(dǎo)通，輸出Y為高電平。②只有當(dāng)輸入A、B全為高電平時(shí)，TN1和TN2才會(huì)都導(dǎo)通，TP1和TP2才會(huì)都截止，輸出Y才會(huì)為低電平。CMOS或非門①只要輸入A、B當(dāng)中有一個(gè)或全為高電平，TP1、TP2中有一個(gè)或全部截止，TN1、TN2中有一個(gè)或全部導(dǎo)通，輸出Y為低電平。②只有當(dāng)A、B全為低電平時(shí)，TP1和TP2才會(huì)都導(dǎo)通，TN1和TN2才會(huì)都截止，輸出Y才會(huì)為高電平。與門Y=AB=AB或門Y=A+B=A+BCMOS與或非門CMOS異或門3、CMOSOD門、TSL門及傳輸門CMOSOD門CMOSTSL門①E=1時(shí)，TP2、TN2均截止，Y與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。②E=0時(shí)，TP2、TN2均導(dǎo)通，TP1、TN1構(gòu)成反相器?？梢婋娐返妮敵鲇懈咦钁B(tài)、高電平和低電平3種狀態(tài)，是一種三態(tài)門。CMOS傳輸門①C＝0、，即C端為低電平（0V）、端為高電平（＋VDD）時(shí)，TN和TP都不具備開啟條件而截止，輸入和輸出之間相當(dāng)于開關(guān)斷開一樣。②C＝1、，即C端為高電平（＋VDD）、端為低電平（0V）時(shí)，TN和TP都具備了導(dǎo)通條件，輸入和輸出之間相當(dāng)于開關(guān)接通一樣，uo＝ui。4、CMOS數(shù)字電路的特點(diǎn)及使用時(shí)的注意事項(xiàng)（1）CMOS電路的工作速度比TTL電路的低。（2）CMOS帶負(fù)載的能力比TTL電路強(qiáng)。（3）CMOS電路的電源電壓允許范圍較大，約在3～18V，抗干擾能力比TTL電路強(qiáng)。（4）CMOS電路的功耗比TTL電路小得多。門電路的功耗只有幾個(gè)μW，中規(guī)模集成電路的功耗也不會(huì)超過100μW。（5）CMOS集成電路的集成度比TTL電路高。（6）CMOS電路適合于特殊環(huán)