第10章 硬件設(shè)計(jì)基礎(chǔ)

第10章

硬件設(shè)計(jì)基礎(chǔ)10.1DSP硬件系統(tǒng)設(shè)計(jì)的一般步驟1、根據(jù)系統(tǒng)要求選擇合適的DSP芯片選擇DSP芯片一般需要從DSP芯片的運(yùn)算速度、運(yùn)算精度、DSP芯片所提供的片內(nèi)資源、芯片的開發(fā)工具及開發(fā)難易程度、芯片的功耗、質(zhì)量標(biāo)準(zhǔn)、供貨情況、生命周期等幾個(gè)方面考慮。2、根據(jù)系統(tǒng)要求選擇外圍芯片為了設(shè)計(jì)DSP應(yīng)用系統(tǒng)，必須要有相應(yīng)的外圍芯片，如復(fù)位芯片、電源轉(zhuǎn)換芯片、存儲(chǔ)器、時(shí)鐘芯片等。用戶在選擇DSP外圍芯片時(shí)，應(yīng)盡量選擇市場(chǎng)上的主流和常用芯片，這樣主要是為了供貨和使用上的方便，而且在設(shè)計(jì)和調(diào)試過程中，可供參考的資料相對(duì)較多，可以大大加快設(shè)計(jì)和調(diào)試進(jìn)度。3、電平問題

LF240xDSP的I/O工作電壓是3.3V，因此，I/O電平也是3.3V邏輯電平。在設(shè)計(jì)DSP系統(tǒng)時(shí)，如果外圍芯片的電壓也是3.3，那么就可以直接連接，但是很多外圍芯片的工作電壓是5V，如SRAM、A/D、EPROM等，因此就存在一個(gè)如何將3.3VDSP芯片與這些5V供電芯片可靠接口的問題。4、電原理圖設(shè)計(jì)選好DSP芯片和外圍芯片后，就可以進(jìn)行電原理圖設(shè)計(jì)。電原理圖設(shè)計(jì)必須通過相關(guān)的專業(yè)軟件才能完成。目前能夠同時(shí)進(jìn)行電原理圖和電路板圖設(shè)計(jì)的軟件工具比較多，比較盛行的有Protel公司、Cadence公司、Mentor公司等的設(shè)計(jì)工具。5、設(shè)計(jì)印制電路板圖當(dāng)完成原理圖的繪制并經(jīng)過審核以后，就可以進(jìn)行PCB的設(shè)計(jì)。對(duì)于復(fù)雜的硬件設(shè)計(jì)，一般在設(shè)計(jì)電原理圖時(shí)，還有一個(gè)原理圖仿真過程，尤其對(duì)于模擬器件和高頻器件等的設(shè)計(jì)。這個(gè)過程通常是必需的。在完成PCB的設(shè)計(jì)進(jìn)行制板以前，還要對(duì)PCB設(shè)計(jì)進(jìn)行仿真，用以完成對(duì)信號(hào)完整性、電磁干擾、熱仿真等的功能檢驗(yàn)。10.23.3V和5V混合邏輯系統(tǒng)設(shè)計(jì)1、各種電平轉(zhuǎn)換標(biāo)準(zhǔn)其中，VOH表示輸出高電平的最低電壓，VIH表示輸入高電平的最低電壓，VIL表示輸入低電平的最高電壓，VOL表示輸出低電平的最高電壓。2、3.3V器件與5V器件接口的四種情況根據(jù)實(shí)際應(yīng)用場(chǎng)合，下面考慮3.3V器件與5V器件接口的四種不同情況，如下圖所示。（1）5VTTL器件驅(qū)動(dòng)3.3VTTL器件。由于5VTTL和3.3VTTL的邏輯電平是相同的，因此，如果3.3V器件能夠承受5V電壓，從電平上來說兩者可以直接相連，而不需要額外的元器件。（2）3.3VTTL器件驅(qū)動(dòng)5VTTL器件。由于兩者的邏輯電平是相同的，因此不需要額外的元器件就可以將兩者直接相連。（3）5VCMOS器件驅(qū)動(dòng)3.3VTTL器件。兩者的邏輯電平顯然不同。5VCMOS的VOH與VOL與3.3VTTL的VIH和VIL電平雖然存在一定差距，但是能夠承受5V電壓的3.3V器件能夠識(shí)別5VCMOS器件送來的電平值，5VCMOS驅(qū)動(dòng)3.3VTTL也是可能的。（4）3.3VTTL器件驅(qū)動(dòng)5VCMOS器件。

由上圖，3.3VTTL的VOH是2.4V，而5VCMOS的VIH是3.5V

，因此，3.3VTTL的輸出不能直接與5VCMOS器件輸入相連。此時(shí)，可以采用雙電壓（一邊是3.3V供電，一邊是5V供電）芯片，如TI的SN74LVC164245、SN74LVC4245等，這些芯片可以將3.3V邏輯轉(zhuǎn)換成5VCMOS邏輯。10.3電源轉(zhuǎn)換電路設(shè)計(jì)TMS320LF240x系列DSP為低功耗系列，所有引腳中除VCCP引腳在對(duì)Flash編程時(shí)接5V電壓外，其它供電電源引腳供電電壓為3.3V。這些供電電源引腳分成三部分：PLL供電電壓PLLVCCA，ADC模塊模擬供電電壓VCCA，數(shù)字邏輯和I/O緩沖器電源電壓VDD/VDD0。其中ADC模塊模擬供電電壓VCCA應(yīng)與數(shù)字供電電壓分開供電。3.3V電源一般需要通過對(duì)5V電源進(jìn)行變換得到。對(duì)于電源芯片的選擇，需要從以下幾個(gè)方面考慮：（1）輸入電壓和輸出電壓（2）輸出電流（輸出功率）（3）轉(zhuǎn)換功率（4）成本和空間5V-3.3V轉(zhuǎn)換電路在連接DSP的電源引腳時(shí)，應(yīng)遵循下面的原則：（1）在電源引腳和相應(yīng)的電源地之間采用容值大小不同的電容并聯(lián)進(jìn)行電源濾波，一般容值相差100倍左右。（2）通常DSP系統(tǒng)可使用多層板技術(shù)來降低電源干擾，即設(shè)置專門的一個(gè)內(nèi)層作為電源層，另設(shè)置一個(gè)內(nèi)層作為專門的地層，并通過內(nèi)層分割，將數(shù)字地和模擬地分開，最終通過一個(gè)磁珠在一點(diǎn)連在一起。10.4時(shí)鐘及復(fù)位電路設(shè)計(jì)在進(jìn)行時(shí)鐘電路設(shè)計(jì)時(shí)，需要考慮以下問題：（1）頻率：即系統(tǒng)工作的時(shí)鐘頻率（2）信號(hào)電平。是5V還是3.3V，是TTL還是CMOS電平。（3）時(shí)鐘的沿特性。上升沿和下降沿的時(shí)間。（4）驅(qū)動(dòng)能力。考慮整個(gè)系統(tǒng)中需要時(shí)鐘的器件的數(shù)目。（5）采用有源晶振還是無源晶振。有源晶振驅(qū)動(dòng)能力較強(qiáng)，頻率范圍也很寬，在1Hz~400MHz之間。1、時(shí)鐘電路設(shè)計(jì)TMS320LF240x系列DSP的時(shí)鐘可以有兩種連接方式：外部振蕩器方式和諧振器方式。下圖是外部振蕩器方式的時(shí)鐘輸入電路圖。LF240x具有內(nèi)部鎖相環(huán)，用來從一個(gè)較低頻率的外部時(shí)鐘通過鎖相環(huán)倍頻電路實(shí)現(xiàn)內(nèi)部倍頻。這對(duì)于整個(gè)電路板的電磁兼容性是很有好處的，因?yàn)橥獠恐恍枰褂幂^低頻率的晶振，避免外部電路干擾時(shí)鐘，同時(shí)也避免了高頻時(shí)鐘干擾板上其他電路。LF240x的PLL模塊使用外部濾波器回路來抑制信號(hào)抖動(dòng)和電磁干擾，使信號(hào)抖動(dòng)和干擾影響最小。

用戶布線時(shí)，應(yīng)確保由時(shí)鐘走線、芯片以及旁路電容組成的回路區(qū)域盡可能小，時(shí)鐘走線盡可能地短且直，以減少電磁干擾，同時(shí)避免高頻噪聲的干擾。2、復(fù)位電路設(shè)計(jì)TMS320LF240x系列DSP為低電平復(fù)位。TMS320LF2407內(nèi)部帶有復(fù)位電路，因此可以直接在RS復(fù)位引腳外面接一個(gè)10kΩ上拉電阻即可。一般來說，有兩種復(fù)位電路的設(shè)計(jì)方法：專用芯片和RC電路法。分別如下圖所示。10.5外部數(shù)據(jù)存儲(chǔ)器和程序存儲(chǔ)器的擴(kuò)展存儲(chǔ)器是