第13章 觸發(fā)器與時序邏輯電路

第13章觸發(fā)器和時序邏輯電路13.1

雙穩(wěn)態(tài)觸發(fā)器13.

2時序邏輯電路13.3555定時器及其應用(不要求)基本要求掌握RS、JK、D、T觸發(fā)器的邏輯功能及不同結(jié)構(gòu)觸發(fā)器的動作特點;第13章觸發(fā)器和時序邏輯電路3.學會使用本章所介紹的各種集成電路;

2.掌握寄存器、移位寄存器、二進制計數(shù)器、十進制計數(shù)器的邏輯功能，會分析時序邏輯電路;輸出狀態(tài)取決于時序邏輯電路的特點：

雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時序邏輯電路的基本邏輯單元。時序邏輯電路：具有存貯記憶功能的電路。當輸入信號消失后，電路狀態(tài)仍維持不變。

原來狀態(tài)當前輸入{13.1雙穩(wěn)態(tài)觸發(fā)器1.有兩個穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；

雙穩(wěn)態(tài)觸發(fā)器：是一種具有記憶功能的邏輯單元電路，它能儲存一位二進制碼。特點：3.輸入信號消失后，能保存“0”或“1”態(tài)，即具有記憶功能。2.能根據(jù)輸入信號將觸發(fā)器置成“0”或“1”態(tài)；&QQG1&G2SDRD13.1.1基本RS觸發(fā)器兩互補輸出端兩輸入端正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即

Q=1，稱為“1”態(tài)；

Q=0，稱為“0”態(tài)。反饋線觸發(fā)器輸出與輸入的邏輯關系？1001設觸發(fā)器原態(tài)為“1”態(tài)翻轉(zhuǎn)為“0”態(tài)

(1)SD=1，RD=01010&QQG1&G2SDRD設原態(tài)為“0”態(tài)1001110觸發(fā)器為“0”態(tài)復位0

結(jié)論:

不論觸發(fā)器原來為何種狀態(tài)，當

時，將使觸發(fā)器置“0”或稱為復位。&QQG1&G2SDRD

(1)SD=1，RD=001設原態(tài)為“0”態(tài)011100翻轉(zhuǎn)為“1”態(tài)(2)SD=0，RD=1&QQG1&G2SDRD設原態(tài)為“1”態(tài)0110001觸發(fā)器為“1”態(tài)置位1&QQG1&G2SDRD結(jié)論:

不論觸發(fā)器原來為何種狀態(tài)，當

時，將使觸發(fā)器置“1”或稱為置位。(2)SD=0，RD=111設原態(tài)為“0”態(tài)010011保持“0”態(tài)(3)SD=1，RD=1&QQG1&G2SDRD設原態(tài)為“1”態(tài)11100011&QQG1&G2SDRD結(jié)論:

當

時，觸發(fā)器保持原來的狀態(tài)，即觸發(fā)器具有保持、記憶功能(3)SD=1，RD=1保持“1”態(tài)110011(4)SD=0，RD=0若G1先翻轉(zhuǎn)：觸發(fā)器為“0”態(tài)觸發(fā)器為“1”態(tài)若G2先翻轉(zhuǎn)：結(jié)論:

當

時，觸發(fā)器兩互補輸出端均為“1”，非觸發(fā)器定義狀態(tài)；&QQG1&G2SDRD}不確定，禁止基本RS觸發(fā)器狀態(tài)表邏輯符號RD(ResetDirect)-直接置“0”端(復位端)SD(SetDirect)-直接置“1”端(置位端)QQSDRDSDRDQ100置0011置111不變保持00同時變1后不確定功能低電平有效不定不定設原態(tài)為“1”態(tài)當SD,RD

撤去時，觸發(fā)器狀態(tài)不定13.1.2時鐘控制觸發(fā)器（同步觸發(fā)器）基本RS觸發(fā)器時鐘控制電路&G4SR&G3CP&G1&G2SDRDQQ時鐘脈沖觸發(fā)器的翻轉(zhuǎn)時刻受統(tǒng)一時鐘脈沖的控制1.鐘控RS觸發(fā)器當CP=0時：01111&G1&G2SDRDQQ&G4SR&G3CP

SD，RD為直接置1置0端，用于預置觸發(fā)器的初始狀態(tài)，工作過程中處于高電平，對電路工作狀態(tài)無影響。說明：被封鎖

R、S輸入狀態(tài)不起作用，觸發(fā)器狀態(tài)不變1打開11打開

觸發(fā)器的翻轉(zhuǎn)時刻受CP控制（CP高電平時翻轉(zhuǎn)），而觸發(fā)器的狀態(tài)由R、S的狀態(tài)決定。&G1&G2SDRDQQ&G4SR&G3CP當CP=1時：觸發(fā)器狀態(tài)由R、S輸入狀態(tài)決定。101(1)S=0,R=00011觸發(fā)器保持原態(tài)11&G1&G2SDRDQQ&G4SR&G3CP功能分析：10(2)S=0,R=1觸發(fā)器置“0”1000111(3)S=1,R=0觸發(fā)器置“1”11&G1&G2SDRDQQ&G4SR&G3CP(4)S=1,R=1當時鐘由1變0后觸發(fā)器狀態(tài)不定010111若先翻若先翻Q=0Q=10111０Qn—時鐘到來前觸發(fā)器的狀態(tài)Qn+1—時鐘到來后觸發(fā)器的狀態(tài)邏輯符號QQSRCPSDRDCP高電平時觸發(fā)器狀態(tài)由R、S確定CPSRQn+111100Qn111010復位111101置位11111不定/禁用110××Qn鐘控RS觸發(fā)器狀態(tài)表例：畫出鐘控RS觸發(fā)器的輸出波形(初始為零態(tài))RSCP不定不定鐘控RS狀態(tài)表

CP高電平時觸發(fā)器狀態(tài)由R、S確定Q00SR01010111不定Qn+1Qn12340將鐘控RS觸發(fā)器上增加兩條反饋線2.JK觸發(fā)器JK&G2&G1&G4&G3SRCPCPJKQn+1說明功能表0101100Qn保持111計數(shù)0××Qn保持1010復位11010001111101置位10111011101001

SD，RD用于預置觸發(fā)器的初始狀態(tài)，觸發(fā)器工作過程中應處于高電平11邏輯符號CPQJKSDRDQ次態(tài)方程JK觸發(fā)器工作波形(設初態(tài)為0)

CPJKQ將鐘控RS觸發(fā)器上加一條反饋線

3.D觸發(fā)器CPDQn+1說明100復位111置位0×Qn保持邏輯符號D

SD，RD用于預置觸發(fā)器的初始狀態(tài)，觸發(fā)器工作過程中應處于高電平功能表次態(tài)方程&G2&G1Q&G4&G3SRCP1001101100DCPQQ

可由D觸發(fā)器轉(zhuǎn)換成T觸發(fā)器4.T觸發(fā)器CPTQn+1說明10Q保持11計數(shù)邏輯符號功能表次態(tài)方程QCPC1S1DRT=1TCPQQ電位觸發(fā)存在的問題：時鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個時鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。CPQ

若將T端固定接1，其邏輯功能？是一種具有計數(shù)功能的觸發(fā)器，稱它為T′觸發(fā)器。則次態(tài)方程為：13.1.3主從型JK觸發(fā)器1.電路結(jié)構(gòu)從觸發(fā)器主觸發(fā)器1互補時鐘控制主、從觸發(fā)器不能同時翻轉(zhuǎn)RS

C從觸發(fā)器QQQSDRD

C主觸發(fā)器JKCP12.工作原理主觸發(fā)器打開

主觸發(fā)器狀態(tài)由J、K決定，接收信號并暫存。從觸發(fā)器封鎖

從觸發(fā)器狀態(tài)保持不變。CP=1時：CP1RS

C從觸發(fā)器QQQSDRD

C主觸發(fā)器JK10輸出狀態(tài)不受輸入影響保持不變

從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。從觸發(fā)器打開主觸發(fā)器封鎖CP101RS

從觸發(fā)器QQQSDRD

JKCP主觸發(fā)器CP由1變?yōu)?后：01注意：要求CP高電平期間J、K的狀態(tài)保持不變。1RS

從觸發(fā)器QQQSDRD

JKCP主觸發(fā)器01CP總結(jié)：1.

CP＝1時：主觸發(fā)器接收輸入信號，從觸發(fā)器狀態(tài)保持不變2.

CP下降沿(由1到0)：觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致)。3.CP＝0時：主觸發(fā)器封鎖,J、K不起作用1RS

從觸發(fā)器QQQSDRD

JKCP主觸發(fā)器01CP010

JK觸發(fā)器的邏輯功能分析：(1)J=1,K=1

設觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)110110101001主從狀態(tài)一致01狀態(tài)不變狀態(tài)不變CP01010設觸發(fā)器原態(tài)為“1”態(tài)每來一個時鐘脈沖，狀態(tài)翻轉(zhuǎn)一次，即具有計數(shù)功能。(1)J=1,K=11RS

從觸發(fā)器QQQSDRD

JKCP主觸發(fā)器01CP010(2)J=0，K=1設觸發(fā)器原態(tài)為“1”態(tài)翻轉(zhuǎn)為“0”態(tài)01100101011001設觸發(fā)器原態(tài)為“0”態(tài)為“0”態(tài)1RS

從觸發(fā)器QQQSDRD

JKCP主觸發(fā)器01CP010(3)J=1，K=0設觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)10011010100101設觸發(fā)器原態(tài)為“1”態(tài)為“1”態(tài)RS

從觸發(fā)器QQQSDRD1

JKCP從觸發(fā)器CP010(4)J=0，K=0設觸發(fā)器原態(tài)為“0”態(tài)保持原態(tài)00010001保持原態(tài)保持原態(tài)RS

C從觸發(fā)器QQQSDRD1

CJKCP從觸發(fā)器3.JK觸發(fā)器的邏輯功能Qn10011100Qn

01

JKQn

Qn+1

00

01

10

11

JK觸發(fā)器狀態(tài)表01010101

CP高電平時，主觸發(fā)器狀態(tài)由J、K決定，從觸發(fā)器狀態(tài)不變。

CP下降沿()觸發(fā)器翻轉(zhuǎn)(主、從觸發(fā)器狀態(tài)一致）。

00

010

101Qn+1Qn

S'

R'

SD

、RD為直接置1、置0端，不受時鐘控制，觸發(fā)器工作時應接高電平。CPQJKSDRDQ下降沿觸發(fā)翻轉(zhuǎn)JK觸發(fā)器工作波形CPJKQ下降沿觸發(fā)翻轉(zhuǎn)邏輯符號例：上升沿觸發(fā)的D觸發(fā)器工作波形圖

CPDQ上升沿觸發(fā)翻轉(zhuǎn)13.1.5觸發(fā)器邏輯功能的轉(zhuǎn)換1）將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器當J=D，K=D時，兩觸發(fā)器狀態(tài)相同D觸發(fā)器狀態(tài)表DQn+1

0101JKQn+1

00Qn

010

101

11

Qn

JK觸發(fā)器狀態(tài)表D1CPQJKSDRDQ下降沿觸發(fā)翻轉(zhuǎn)2.將JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器T

CPQJ

KSDRDQT觸發(fā)器狀態(tài)表T

Qn+1

01QnQnJ

KQn+1

00Qn

010

101

11

Qn

JK觸發(fā)器狀態(tài)表當J=K時，兩觸發(fā)器狀態(tài)相同3.將D觸發(fā)器轉(zhuǎn)換為T′觸發(fā)器觸發(fā)器僅具有計數(shù)功能

CPQD=QD觸發(fā)器狀態(tài)表DQn+1

0101CPQQD

即要求來一個CP，觸發(fā)器就翻轉(zhuǎn)一次。13.2時序邏輯電路

13.2.1時序邏輯電路概述

時序邏輯電路的結(jié)構(gòu)組合電路存儲電路Z1ZjY1YrQ1QrX1Xi輸入信號輸出信號存儲電路的輸入輸出狀態(tài)邏輯電路中存在反饋，時序電路的輸出由電路的輸入和電路原來的狀態(tài)共同決定。13.2.2

寄存器

寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個觸發(fā)器只能存放一位二進制數(shù)，存放n

位二進制時，要n個觸發(fā)器。按功能分數(shù)碼寄存器移位寄存器RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q31數(shù)碼寄存器僅有寄存數(shù)碼的功能。清零寄存指令通常由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式00001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取數(shù)指令1100并行輸出方式&&&&QQQQ00000011狀態(tài)保持不變101011112移位寄存器不僅能寄存數(shù)碼，還有移位的功能。所謂移位，就是每來一個移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按移位方式分類單向移位寄存器雙向移位寄存器寄存數(shù)碼單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKFF0Q1QJKFF2QJKFF1QJKFF3數(shù)據(jù)依次向左移動，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入數(shù)碼輸入1110010110011000輸出再輸入四個移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D10111QQ3Q1Q2RD10111011QJKFF0Q1QJKFF2QJKFF2QJKFF3QQQ5移位脈沖786數(shù)碼輸入左移寄存器波形圖12345678CP1111011DQ0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器0111從Q3取出13.2.3

計數(shù)器計數(shù)器是數(shù)字電路和計算機中廣泛應用的一種邏輯部件，可累計輸入脈沖的個數(shù)，可用于定時、分頻、時序控制等。分類加法計數(shù)器減法計數(shù)器可逆計數(shù)器

(按計數(shù)功能)異步計數(shù)器同步計數(shù)器(按計數(shù)脈沖引入方式)

二進制計數(shù)器十進制計數(shù)器

N

進制計數(shù)器(按計數(shù)制)1二進制計數(shù)器按二進制的規(guī)律累計脈沖個數(shù)，它也是構(gòu)成其它進制計數(shù)器的基礎。要構(gòu)成n位二進制計數(shù)器，需用n個具有計數(shù)功能的觸發(fā)器。1).異步二進制加法計數(shù)器異步計數(shù)器：計數(shù)脈沖C不是同時加到各位觸發(fā)器。最低位觸發(fā)器由計數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時需由相鄰低位觸發(fā)器輸出的進位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時間先后不一，只有在前級觸發(fā)器翻轉(zhuǎn)后,后級觸發(fā)器才能翻轉(zhuǎn)。二進制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(CP)二進制加法計數(shù)器狀態(tài)表從狀態(tài)表可看出：最低位觸發(fā)器來一個脈沖就翻轉(zhuǎn)一次，每個觸發(fā)器由1變?yōu)?時，要產(chǎn)生進位信號,

這個進位信號應使相鄰的高位觸發(fā)器翻轉(zhuǎn)。1010當J、K=1時，具有計數(shù)功能，每來一個脈沖觸發(fā)器就翻轉(zhuǎn)一次.清零RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP計數(shù)脈沖三位異步二進制加法計數(shù)器在電路圖中J、Ｋ懸空表示J、K=1下降沿觸發(fā)翻轉(zhuǎn)每來一個CP翻轉(zhuǎn)一次當相鄰低位觸發(fā)器由1變0時翻轉(zhuǎn)異步二進制加法器工作波形2分頻4分頻8分頻每個觸發(fā)器翻轉(zhuǎn)的時間有先后，與計數(shù)脈沖不同步

CP12345678

Q0Q1Q2用D觸發(fā)器構(gòu)成三位二進制異步加法器？？2、若構(gòu)成減法計數(shù)器CP又如何連接？思考1、各觸發(fā)器CP應如何連接？各D觸發(fā)器已接成T′觸發(fā)器，即具有計數(shù)功能CP清零RDQDQQ0F0QDQQ1FF1QDQQ2FF22).同步二進制加法計數(shù)器異步二進制加法計數(shù)器線路聯(lián)接簡單。各觸發(fā)器是逐級翻轉(zhuǎn)，因而工作速度較慢。同步計數(shù)器：計數(shù)脈沖同時接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換與計數(shù)脈沖同步。同步計數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復雜。同步計數(shù)器組成原則:根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級間連接方式—找出J、K輸入端的聯(lián)接方式。二進制數(shù)

Q2

Q1

Q0

000010012010301141005101611071118000脈沖數(shù)(CP)二進制加法計數(shù)器狀態(tài)表

從狀態(tài)表可看出：最低位觸發(fā)器FF0每來一個脈沖就翻轉(zhuǎn)一次；FF1：當Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次；FF2：當Q0=Q1=1時，再來一個脈沖則翻轉(zhuǎn)一次。計數(shù)脈沖數(shù)二進制數(shù)十進制數(shù)Q3Q2Q1Q0012345678

000000010010001101000101011001111000012345678計數(shù)脈沖數(shù)二進制數(shù)十進制數(shù)Q3Q2Q1Q0

9101112131415

10011010101111001101111011119101112131415

16

0000

0四位二進制加法計數(shù)器的狀態(tài)表四位二進制同步加法計數(shù)器級間連接的邏輯關系由J、K端邏輯表達式，可得出四位同步二進制計數(shù)器的邏輯電路。觸發(fā)器翻轉(zhuǎn)條件

J、K端邏輯表達式J、K端邏輯表達式FF0每輸入一C翻一次FF1FF2FF3J0=K0=1Q0=1J1=K1=Q0Q1=Q0=1J2=K2=Q1

Q0Q2=Q1=Q0=1J3=K3=Q2

Q1

Q0J0=K0=1J1=K1=Q0J2=K2=Q1

Q0J3=K3=Q2

Q1

Q0（加法）（減法）計數(shù)脈沖同時加到各位觸發(fā)器上，當每個到來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。QFF3QFF2QFF1QFF0Q3Q2Q0Q1CPJKJKJKJK由主從型JK觸發(fā)器組成的同步四位二進制加法計數(shù)器

最低位觸發(fā)器FF0每一個脈沖就翻轉(zhuǎn)一次；FF1：當Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次；FF2：當Q1=Q0=1時，再來一個脈沖則翻轉(zhuǎn)一次。FF3：當Q2=Q1=Q0=1時再來一個時鐘FF3翻轉(zhuǎn)。

74LS161型四位同步二進制計數(shù)器(a)外引線排列圖；(b)邏輯符號A0A1A3A2UCC:16GND:8EPETCPLDRD34561112131415Q0Q3Q1Q2RCO74LS161710291A01CP234RCO5A36EP7GND8911101213141516+UCC74LS161LDA1A2ETQ0Q3Q1Q2RD(a)(b)3)集成電路74LS161型四位同步二進制計數(shù)器01111110

0

RD

CPEPET表12.3.474LS161型同步二進制計數(shù)器的功能表0111LD輸入輸出Q3Q2Q1Q0A3A2A1A0d3d2d1d0d3d2d1d0計數(shù)保持保持0000

例:分析圖示邏輯電路的邏輯功能,說明其用處。

設初始狀態(tài)為“000”。RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2

CP計數(shù)脈沖解：1.寫出各觸發(fā)器

J、K端和CP端的邏輯表達式

CP0=CP

K0=1

J0=Q2K1=1

J1=1CP1=Q0J2=Q0Q1K2=1CP2=CP

RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2

CP計數(shù)脈沖解：當初始狀態(tài)為“000”時，各觸發(fā)器J、K端和C端的電平為

CP0=CP=0K0=1

J0=Q2=1

K1=1

J1=1

CP1=Q0=0J2=Q0Q1=0K2=1CP2=CP=0

RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2

CP計數(shù)脈沖011111CPJ2=Q0Q1K2=1J1=K1=1K0=1

J0=Q2Q2Q1Q0011111011111111111011101011111000010012010301141005000由表可知，經(jīng)5個脈沖循環(huán)一次，為五進制計數(shù)器。2.列寫狀態(tài)轉(zhuǎn)換表，分析其狀態(tài)轉(zhuǎn)換過程CP1=Q0由于計數(shù)脈沖沒有同時加到各位觸發(fā)器上，所以為異步計數(shù)器。異步五進制計數(shù)器工作波形CP12345Q0Q1Q22十進制計數(shù)器十進制計數(shù)器：計數(shù)規(guī)律：“逢十進一”。它是用四位二進制數(shù)表示對應的十進制數(shù)，所以又稱為二-十進制計數(shù)器。四位二進制可以表示十六種狀態(tài)，為了表示十進制數(shù)的十個狀態(tài)，需要去掉六種狀態(tài)，具體去掉哪六種狀態(tài)，有不同的安排，這里僅介紹廣泛使用8421編碼的十進制計數(shù)器。1.同步十進制計數(shù)器十進制加法計數(shù)器狀態(tài)表二進制數(shù)Q3Q2Q1Q0脈沖數(shù)(CP)十進制數(shù)0123456789100000000100100011010001010110011110001001000001234567890RDQJKQFF0QJKQFF1

CP計數(shù)脈沖QJKQFF2QJKQQ3FF3Q2Q1Q0十進制同步加法計數(shù)器Q0Q1Q2Q3CP12345678910十進制計數(shù)器工作波形常用74LS160型同步十進制加法計數(shù)器,其外引腳排列及功能表與74LS161型計數(shù)器相同。2.異步十進制計數(shù)器(1)74LS290型二-五-十進制計數(shù)器Q1RD

CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD

CP1Q0QJKQFF0邏輯功能及外引線排列110

10清零0000（1）R01、

R02：置“0”輸入端邏輯功能Q1RD

CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD

CP1Q0QJKQFF0邏輯功能及外引線排列0置“9”1100（1