第4章-時(shí)序電路

第章時(shí)序邏輯電路概述一、時(shí)序電路的特點(diǎn)1.邏輯功能特點(diǎn)

任何時(shí)刻電路的輸出，不僅和該時(shí)刻的輸入信號(hào)有關(guān)，而且還取決于電路原來的狀態(tài)。2.電路組成特點(diǎn)(1)與時(shí)間因素(CP)有關(guān)；(2)含有記憶性的元件(觸發(fā)器)。組合邏輯電路存儲(chǔ)電路…………x1…xiy1…yjw1wkq1ql輸入輸出二、時(shí)序電路邏輯功能表示方法1.邏輯表達(dá)式(1)輸出方程(3)狀態(tài)方程(2)驅(qū)動(dòng)方程2.狀態(tài)表、卡諾圖、狀態(tài)圖和時(shí)序圖組合邏輯電路存儲(chǔ)電路…………x1…xiy1…yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP三、時(shí)序邏輯電路分類1.按邏輯功能劃分：計(jì)數(shù)器、寄存器、讀/寫存儲(chǔ)器、順序脈沖發(fā)生器等。2.按時(shí)鐘控制方式劃分：同步時(shí)序電路觸發(fā)器共用一個(gè)時(shí)鐘CP，要更新狀態(tài)的觸發(fā)器同時(shí)翻轉(zhuǎn)。異步時(shí)序電路電路中所有觸發(fā)器沒有共用一個(gè)CP。3.按輸出信號(hào)的特性劃分：Moore型Mealy型存儲(chǔ)電路Y(tn)輸出WQX(tn)輸入組合電路CPY(tn)輸出CPX(tn)輸入存儲(chǔ)電路組合電路組合電路5.1時(shí)序電路的基本分析和設(shè)計(jì)方法5.1.1時(shí)序電路的基本分析方法一、分析的一般步驟時(shí)序電路時(shí)鐘方程驅(qū)動(dòng)方程狀態(tài)表狀態(tài)圖時(shí)序圖CP觸發(fā)沿特性方程輸出方程狀態(tài)方程計(jì)算二、分析舉例寫方程式時(shí)鐘方程輸出方程(同步)驅(qū)動(dòng)方程狀態(tài)方程特性方程(Moore型)[例5.1.1][解]1J1KC11J1KC11J1KC1&FF1FF0FF2CPY方法1功能：該電路能對(duì)CP脈沖進(jìn)行六進(jìn)制計(jì)數(shù)，并在Y端輸出上升沿作為進(jìn)位輸出信號(hào)。故為六進(jìn)制計(jì)數(shù)器計(jì)算，列狀態(tài)轉(zhuǎn)換表（初始狀態(tài)設(shè)為000）時(shí)鐘CP現(xiàn)態(tài)次態(tài)輸出

Y0123450100010011011111111101010001011011001011111110100000101010Q0nQ1nQ2nQ0n+1Q1n+1Q2n+1能否自啟動(dòng)?能自啟動(dòng)：存在無效狀態(tài)，但沒有形成循環(huán)。不能自啟動(dòng)：無效狀態(tài)形成循環(huán)。圓圈內(nèi)表示Q2Q1Q0的狀態(tài)；箭頭表示電路狀態(tài)轉(zhuǎn)換的方向；箭頭上方的“

x/y

”中，x

表示轉(zhuǎn)換所需的輸入變量取值，y

表示現(xiàn)態(tài)下的輸出值。本例中沒有輸入變量，故x

處空白。畫狀態(tài)轉(zhuǎn)換圖000001011YQ0n+1Q1n+1Q2n+1Q0nQ1nQ2n輸出次態(tài)現(xiàn)態(tài)00010011001110000000110010111011111111111000011001Q2Q1Q0x/y/1/1111110100/1/1/1/001011011101010有效狀態(tài)和有效循環(huán)010101/1/1無效狀態(tài)和無效循環(huán)方法2

利用卡諾圖求狀態(tài)圖11001100Q2n+1Q2nQ1nQ0n010001111001100110Q1n+1Q2nQ1nQ0n010001111000001111Q0n+1Q2nQ1nQ0n0100011100Q2n+1Q1n+1Q0n+1Q1nQ0nQ2n0100011110001011111101000010110100000001011111110100010101畫時(shí)序圖000001/1011/1111/1110/1100/1/0123456CPCP下降沿觸發(fā)Q2Q1Q0000001011111110100000Y

必須畫出一個(gè)計(jì)數(shù)周期的波形。5.1.2時(shí)序電路的基本設(shè)計(jì)方法1.設(shè)計(jì)的一般步驟時(shí)序邏輯問題邏輯抽象狀態(tài)轉(zhuǎn)換圖（表）狀態(tài)化簡(jiǎn)最簡(jiǎn)狀態(tài)轉(zhuǎn)換圖（表）電路方程式(時(shí)鐘方程)（輸出方程）(狀態(tài)方程)求出驅(qū)動(dòng)方程選定觸發(fā)器的類型邏輯電路圖檢查能否自啟動(dòng)狀態(tài)分配，二進(jìn)制編碼的狀態(tài)圖…2.設(shè)計(jì)舉例按如下狀態(tài)圖設(shè)計(jì)時(shí)序電路。000/0/0/0/0/0001010011100101/1[解]已給出最簡(jiǎn)狀態(tài)圖，若用同步方式：輸出方程0001111001Y000001為方便，略去右上角標(biāo)n。狀態(tài)方程00011110011010100100011[例5.1.2]選用JK觸發(fā)器驅(qū)動(dòng)方程約束項(xiàng)邏輯圖CP1KC1FF1&1JY1J1KC1FF01KC1FF2&1J1&檢查能否自啟動(dòng)：110111000能自啟動(dòng)/0/1(Moore型)輸出方程1/1[例5.1.3]設(shè)計(jì)一個(gè)串行數(shù)據(jù)檢測(cè)電路，要求連續(xù)輸入3或3個(gè)以上數(shù)據(jù)1時(shí)輸出為1，否則為0。[解]邏輯抽象，建立原始狀態(tài)圖S0—原始狀態(tài)(0)S1—輸入1個(gè)1S2—連續(xù)輸入2個(gè)1S3—連續(xù)輸入3或3個(gè)以上1S0S1S2S3X—輸入數(shù)據(jù)Y—輸出入數(shù)據(jù)0/01/00/01/00/00/01/1狀態(tài)化簡(jiǎn)S0S1S20/01/00/01/00/01/10/00/0等價(jià)狀態(tài)：若狀態(tài)對(duì)(Si,Sj),當(dāng)輸入相同且有相同輸出，并轉(zhuǎn)換到相同的次態(tài)，則這兩個(gè)狀態(tài)等價(jià)，可合并掉一個(gè)。狀態(tài)分配、狀態(tài)編碼、狀態(tài)圖S0S1S20/01/00/01/00/01/1M=3，取n=2S0

=00S1

=01S2

=110001110/01/00/01/00/01/1選觸發(fā)器、寫方程式選JK()觸發(fā)器,同步方式輸出方程Q1nQ0nX0100011110Y000001Q11Q01狀態(tài)方程驅(qū)動(dòng)方程約束項(xiàng)&邏輯圖CPX1Y1J1KC1FF0Q0(Mealy型)無效狀態(tài)

1010000/0111/1能自啟動(dòng)Q11KC1FF1&1J000011115.2計(jì)數(shù)器(Counter)5.2.1計(jì)數(shù)器的特點(diǎn)和分類一、計(jì)數(shù)器的功能及應(yīng)用1.功能：對(duì)時(shí)鐘脈沖CP計(jì)數(shù)。2.應(yīng)用：分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列、進(jìn)行數(shù)字運(yùn)算等。二、計(jì)數(shù)器的特點(diǎn)1.輸入信號(hào)：計(jì)數(shù)脈沖CPMoore型2.主要組成單元：時(shí)鐘觸發(fā)器三、計(jì)數(shù)器的分類按數(shù)制分：二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制(任意進(jìn)制)計(jì)數(shù)器按計(jì)數(shù)方式分：加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)(Up-DownCounter)按觸發(fā)器翻轉(zhuǎn)是否同時(shí)分：同步計(jì)數(shù)器(Synchronous)異步計(jì)數(shù)器(Asynchronous)按開關(guān)元件分：TTL計(jì)數(shù)器CMOS計(jì)數(shù)器5.2.2二進(jìn)制計(jì)數(shù)器計(jì)數(shù)器計(jì)數(shù)容量、長(zhǎng)度或模的概念

計(jì)數(shù)器能夠記憶輸入脈沖的數(shù)目，即電路的有效狀態(tài)數(shù)M。3位二進(jìn)制同步加法計(jì)數(shù)器：00001111/14位二進(jìn)制同步加法計(jì)數(shù)器：000111/1n位二進(jìn)制同步加法計(jì)數(shù)器：一、二進(jìn)制同步計(jì)數(shù)器1.3位二進(jìn)制同步加法計(jì)數(shù)器(1)結(jié)構(gòu)示意框圖與狀態(tài)圖三位二進(jìn)制同步加法計(jì)數(shù)器CPCarry輸入計(jì)數(shù)脈沖送給高位的進(jìn)位信號(hào)000001/0010/0011/0100/0101/0110/0111/0/1FF2、FF1、FF0Q2、Q1、Q0設(shè)計(jì)方法一：按前述設(shè)計(jì)步驟進(jìn)行（P297299）設(shè)計(jì)方法二：按計(jì)數(shù)規(guī)律進(jìn)行級(jí)聯(lián)

CPQ2Q1Q0C012345678000001010011100101110111000000000010C=Q2n

Q1n

Q0n來一個(gè)CP翻轉(zhuǎn)一次J0=K0=1當(dāng)Q0=1，CP到來即翻轉(zhuǎn)J1=K1=Q0當(dāng)Q1Q0=1，CP到來即翻轉(zhuǎn)J2=K2=Q1Q0=T0=T1=T2(2)分析和選擇觸發(fā)器J0=K0=1J1=K1=Q0J2=K2=Q1Q0CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2串行進(jìn)位觸發(fā)器負(fù)載均勻CP1J1KC1FF011J1KC1FF11J1KC1FF2&&CQ0Q1Q2Q0Q1Q2并行進(jìn)位低位觸發(fā)器負(fù)載重(3)用T型觸發(fā)器構(gòu)成的邏輯電路圖(5)

n位二進(jìn)制同步加法計(jì)數(shù)器級(jí)聯(lián)規(guī)律：(4)用T’型觸發(fā)器構(gòu)成的邏輯電路圖CP1J1KC1FF011J1KC1FF11J1KC1FF2&CQ0Q1Q2Q0Q1Q21&1&B=Q2n

Q1n

Q0nBorrow若用T觸發(fā)器：2.

3位二進(jìn)制同步減法計(jì)數(shù)器CPQ2Q1Q0B0123456700011111010110001101000110000000—

向高位發(fā)出的借位信號(hào)T0=1T1=Q0nT2=Q1n

Q0n級(jí)聯(lián)規(guī)律：CP1J1KC1FF011J1KC1FF11J1KC1FF1&&BQ0Q1Q2Q0Q1Q23.3位二進(jìn)制同步可逆計(jì)數(shù)器(1)單時(shí)鐘輸入二進(jìn)制同步可逆計(jì)數(shù)器加/減控制端加計(jì)數(shù)T0=

1、T1=

Q0n、

T2

=Q1nQ0n減計(jì)數(shù)T0=1、T1=Q0n、

T2=Q1nQ0nCPQ01J1KC1FF01Q0Q21J1KC1FF2Q2Q11J1KC1FF1Q1U

/

D1&1&1&1C/B(2)雙時(shí)鐘輸入二進(jìn)制同步可逆計(jì)數(shù)器加計(jì)數(shù)脈沖減計(jì)數(shù)脈沖CP0=CPU+CPDCP1=CPU·Q0n

+CPD·Q0nCP2=

CPU·Q1n

Q0n

+CPD·Q1n

Q0nCPU和CPD互相排斥CPU

=CP，CPD=0CPD=CP，CPU=0CPUQ01J1KC1FF01Q0Q21J1KC1FF21Q2Q11J1KC1FF11Q11&1&1CPD4.集成二進(jìn)制同步計(jì)數(shù)器(1)集成4位二進(jìn)制同步加法計(jì)數(shù)器1234567816151413121110974161(3)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地引腳排列圖邏輯功能示意圖74161Q0Q1Q2Q3CTTLDCOCPCTPCR

D0

D1D2D3000000110011CR=0Q3Q0=0000同步并行置數(shù)CR=1，LD=0，CP異步清零Q3Q0=D3D074LS161和74LS16374161的狀態(tài)表

輸入

輸出

注CRLDCTP

CTTCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010

d3

d2

d1d0

111111011000000d3

d2

d1

d0

計(jì)數(shù)

保持

保

持

0清零置數(shù)CR

=

1,LD

=

1,CP，CTP=CTT=

1二進(jìn)制同步加法計(jì)數(shù)CTPCTT=0CR

=

1，LD=

1，保持若CTT=0CO=0若CTT=174163(2)集成4位二進(jìn)制同步可逆計(jì)數(shù)器1)74191（單時(shí)鐘）74191Q0Q1Q2Q3U/DLDCO/BOCPCTD0

D1D2D3RC加計(jì)數(shù)時(shí)CO/BO=Q3nQ2nQ1nQ0n并行異步置數(shù)減計(jì)數(shù)時(shí)CO/BO=Q3nQ2nQ1nQ0nCT

=

1,CO/BO

=

1時(shí)，1234567816151413121110974191D1

Q1

Q0

CT

U/D

Q2Q3

地VCCD0CPRC

CO/BOLDD2D3LDCTU/DCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+10d3

d2

d1d0

10010111d3

d2

d1

d0加法計(jì)數(shù)

減法計(jì)數(shù)保持

1234567816151413121110974193D1

Q1

Q0

CPDCPUQ2Q3

地VCCD0CRBOCO

LDD2D32)74193(雙時(shí)鐘)CO74193Q0Q1Q2Q3LDCPUCRD0

D1D2D3BOCPDCRLDCPU

CPDD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1注100d3

d2

d1d0

01101101110000d3

d2

d1

d0

加法計(jì)數(shù)

減法計(jì)數(shù)

保持異步清零異步置數(shù)BO=CO=1二、二進(jìn)制異步計(jì)數(shù)器1.二進(jìn)制異步加法計(jì)數(shù)器CPQ0Q1Q2CP0=CPCP1=Q0CP2=Q1用T

觸發(fā)器

(J

=

K=

1)下降沿觸發(fā)C=Q2n

Q1n

Q0n1Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21CCP&并行進(jìn)位若采用上升沿觸發(fā)的T觸發(fā)器CP0=CPCP1=Q0CP2=Q1D

觸發(fā)器構(gòu)成的T

觸發(fā)器

——下降沿觸發(fā)若改用上升沿觸發(fā)的D觸發(fā)器？Q0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0CQ0Q1CPFF1FF2C11DC11DQ2FF0C11DQ1Q2&Q0C2.二進(jìn)制異步減法計(jì)數(shù)器CPQ2Q1Q0012345678000111110101100011010001000用T

觸發(fā)器(J

=

K=

1)

上升沿觸發(fā)CP0=CPCP1=Q0CP2=Q1B

=

Q2n

Q1n

Q0n二進(jìn)制異步計(jì)數(shù)器級(jí)間連接規(guī)律計(jì)數(shù)規(guī)律T觸發(fā)器的觸發(fā)沿上升沿下降沿加法計(jì)數(shù)CPi=Qi-1CPi

=Qi-1減法計(jì)數(shù)CPi=Qi-1CPi=Qi-11Q01J1KC1FF0Q0Q11J1KC1FF1Q11Q21J1KC1FF2Q21BCP&123456714131211109874197CT/LDQ2D2D0

Q0

CP1地VCCCRQ3D3D1Q1CP074197Q0Q1Q2Q3CRCP1D0

D1D2D3CP0CT/LD3.集成二進(jìn)制異步計(jì)數(shù)器74197、74LS197計(jì)數(shù)/置數(shù)異步清零異步置數(shù)加法計(jì)數(shù)二—八—十六進(jìn)制計(jì)數(shù)二-八-十六進(jìn)制計(jì)數(shù)器的實(shí)現(xiàn)M=2計(jì)數(shù)輸出：M=8計(jì)數(shù)輸出：Q1Q1Q21J1KC1FF2Q21Q31J1KC1FF3Q3111J1KC1FF1CP1CP011J1KC1FF0Q0Q0M=16計(jì)數(shù)輸出：其它：74177、74LS177、74293、74LS293等。5.2.3十進(jìn)制計(jì)數(shù)器（8421BCD碼）一、十進(jìn)制同步計(jì)數(shù)器1.十進(jìn)制同步加法計(jì)數(shù)器00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1狀態(tài)圖時(shí)鐘方程輸出方程00000000Q3nQ2nQ1nQ0n0001111010

00011110CQ1nQ0nQ3nQ2n0001111000011110Q3n+1Q2n+1Q1n+1Q0n+1

0

0

0

10

1

0

11

0

0

10

0

0

00

0

1

00

1

1

00

1

0

01

0

0

00

0

1

10

1

1

1

狀態(tài)方程選擇下降沿、JK觸發(fā)器驅(qū)動(dòng)方程J0=K0=1,J1=Q3nQ0n,K1=Q0J2=K2=Q1nQ0nJ3=Q2nQ1nQ0n

,

K3=Q0n

邏輯圖CP1KC1FF2&1JC1J1KC1FF01KC1FF3&1J1&Q1Q01KC1FF1&1J&Q2Q3Q3檢查能否自啟動(dòng)將無效狀態(tài)10101111代入狀態(tài)方程：101010110100111011110000110010110100能自啟動(dòng)2.十進(jìn)制同步減法計(jì)數(shù)器00001001/11000/00111/00110/00101/00100/0001100100001/0/0/0/0(略)3.十進(jìn)制同步可逆計(jì)數(shù)器(略)4.集成十進(jìn)制同步計(jì)數(shù)器74160、741621234567816151413121110974160(2)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地(引腳排列與74161相同)異步清零功能：(74162同步清零)同步置數(shù)功能：同步計(jì)數(shù)功能：保持功能：進(jìn)位信號(hào)保持進(jìn)位輸出低電平(1)集成十進(jìn)制同步加法計(jì)數(shù)器(2)集成十進(jìn)制同步可逆計(jì)數(shù)器1)74190(單時(shí)鐘，引腳與74191相同)異步并行置數(shù)功能：同步可逆計(jì)數(shù)功能：加法計(jì)數(shù)減法計(jì)數(shù)保持功能：1234567816151413121110974190D1

Q1

Q0

CT

U/D

Q2Q3

地VCCD0CPRCCO/BOLDD2D32)74192(雙時(shí)鐘，引腳與74193相同)1234567816151413121110974192D1

Q1

Q0

CPDCPUQ2Q3

地VCCD0CRBOCO

LDD2D3異步清零功能：異步置數(shù)功能：同步可逆計(jì)數(shù)功能：加法計(jì)數(shù)減法計(jì)數(shù)保持功能123456714131211109874290S9AS9BQ2Q1地VCCR0BR0ACP1CP0Q0

Q3二*、十進(jìn)制異步計(jì)數(shù)器3.集成十進(jìn)制異步計(jì)數(shù)器74LS290異步清零功能S9AS9BQ0Q1Q2Q3R0BR0AM1=2M1=5CP0CP1110000異步置“9”功能111001異步計(jì)數(shù)功能M=

2M

=

5M

=

10CPCPCPCP同步置數(shù)異步清零六進(jìn)制計(jì)數(shù)器七進(jìn)制計(jì)數(shù)器5.2.4N進(jìn)制計(jì)數(shù)器方法用觸發(fā)器和門電路設(shè)計(jì)用集成計(jì)數(shù)器構(gòu)成清零端置數(shù)端(同步、異步)[例]利用EWB觀察同步和異步歸零的區(qū)別。一、利用同步清零或置數(shù)端獲得N進(jìn)制計(jì)數(shù)思路：當(dāng)計(jì)數(shù)到

SN

–1后使計(jì)數(shù)回到

S0

狀態(tài)2.求歸零邏輯表達(dá)式；1.寫出狀態(tài)SN

–1的二進(jìn)制代碼；3.畫連線圖。步驟：[例5.2.1]

用4位二進(jìn)制計(jì)數(shù)器74163構(gòu)成十二進(jìn)制計(jì)數(shù)器。解：1.=10112.歸零表達(dá)式：3.連線圖74163Q0Q1Q2Q3CTTLDCOCPCTPD0

D1D2D3CR1&同步清零同步置零二、利用異步清零或置數(shù)端獲得N進(jìn)制計(jì)數(shù)

當(dāng)計(jì)數(shù)到SN

時(shí)，立即產(chǎn)生清零或置數(shù)信號(hào)，使返回S0狀態(tài)。（瞬間即逝）思路：步驟：1.寫出狀態(tài)SN

的二進(jìn)制代碼；2.求歸零邏輯表達(dá)式；3.畫連線圖。[例5.2.2]

用二-八-十六進(jìn)制異步計(jì)數(shù)器197構(gòu)成12進(jìn)制計(jì)數(shù)器。74197Q0Q1Q2Q3CP0D0D1D2D3CRCPCP1LDCT/&狀態(tài)S12的作用：產(chǎn)生歸零信號(hào)異步清零異步置零三、計(jì)數(shù)容量的擴(kuò)展1.集成計(jì)數(shù)器的級(jí)聯(lián)74161(1)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP11111CO016

16

=

25674290(個(gè)位)Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1CP74290(十位)Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1Q0Q1Q2Q3Q0Q1Q2Q312481020408010

10

=

1002.利用級(jí)聯(lián)獲得大容量N進(jìn)制計(jì)數(shù)器1)級(jí)聯(lián)N1和N2進(jìn)制計(jì)數(shù)器，容量擴(kuò)展為N1N2N1進(jìn)制計(jì)數(shù)器N2進(jìn)制計(jì)數(shù)器CP進(jìn)位CCP[例]用74290構(gòu)成六十進(jìn)制計(jì)數(shù)器74290Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1CP74290Q0Q1Q2Q3S9AS9BR0BR0ACP0CP1Q0Q1Q2Q3Q0Q1Q2Q3N1=10N2

=

6個(gè)位十位異步清零個(gè)位芯片應(yīng)逢十進(jìn)一60=610=N1N2=N2)用歸零法或置數(shù)法獲得大容量的N進(jìn)制計(jì)數(shù)器[例]

試分別用74161和74162

接成六十進(jìn)制計(jì)數(shù)器。Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP111CO074161(1)用SN

產(chǎn)生異步清零信號(hào)：用

SN–1產(chǎn)生同步置數(shù)信號(hào)：&11&先用兩片74161構(gòu)成256進(jìn)制計(jì)數(shù)器74162—同步清零，同步置數(shù)。再用歸零法將M=

100改為N

=

60進(jìn)制計(jì)數(shù)器，即用SN–1產(chǎn)生同步清零、置數(shù)信號(hào)。先用兩片74162構(gòu)成1010

進(jìn)制計(jì)數(shù)器，Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774162(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP111CO074162(1)11&111.同步清零(或置數(shù))端計(jì)數(shù)終值為SN–1

異步清零(或置數(shù))端計(jì)數(shù)終值為SN2.用集成二進(jìn)制計(jì)數(shù)器擴(kuò)展容量后，終值SN(或SN–1)是二進(jìn)制代碼；用集成十進(jìn)制計(jì)數(shù)器擴(kuò)展容量后，終值SN

(或SN–1)的代碼由個(gè)位、十位、百位的十進(jìn)制數(shù)對(duì)應(yīng)的BCD代碼構(gòu)成。要點(diǎn)5.3寄存器和讀/寫存儲(chǔ)器(RegisterandRandomAccessMemory)5.3.1寄存器的主要特點(diǎn)和分類一、概念和特點(diǎn)1.概念寄存：把二進(jìn)制數(shù)據(jù)或代碼暫時(shí)存儲(chǔ)起來。寄存器：具有寄存功能的電路。2.特點(diǎn)

主要由觸發(fā)器構(gòu)成,一般不對(duì)存儲(chǔ)內(nèi)容進(jìn)行處理。并行輸入并行輸出FF0FF1FFn–1D0

D1Dn–1Q0

Q1Qn–1控制信號(hào)101…0101…001010101串行輸入串行輸出二、分類1.按功能分基本寄存器移位寄存器(并入并出)(并入并出、并入串出、串入并出、串入串出)2.按開關(guān)元件分TTL寄存器CMOS寄存器基本寄存器移位寄存器多位D型觸發(fā)器鎖存器寄存器陣列單向移位寄存器雙向移位寄存器基本寄存器移位寄存器(多位D型觸發(fā)器)(同TTL)5.3.2基本寄存器并入并出結(jié)構(gòu)簡(jiǎn)單抗干擾能力

下面請(qǐng)看置數(shù)演示4位寄存器Q0Q1

Q2Q3

Q0

Q1Q2Q3FF0FF1FF2FF3D0CPC1C1C11D1D1DRRRRD1D2D3C11DCR1D1D1D1D

由D觸發(fā)器構(gòu)成，因此能鎖存輸入數(shù)據(jù)。D0D1

D2D3RRRR1CR

CR為異步清零端，當(dāng)CR=0時(shí)，各觸發(fā)器均被置0。寄存器工作時(shí)，CR應(yīng)為高電平。

D0~D3稱為并行數(shù)據(jù)輸入端，當(dāng)時(shí)鐘CP上升沿到達(dá)時(shí)，D0~D3

被并行置入到4個(gè)觸發(fā)器中，使Q3Q2Q1Q0=D3D2D1D0。D0D1

D2D3D0D1

D2D3D0D1

D2D3在CR=1且CP上升沿未到達(dá)時(shí)，各觸發(fā)器的狀態(tài)不變，即寄存的數(shù)碼保持不變。

Q0~Q3是同時(shí)輸出的，這種輸出方式稱并行輸出。Q0

Q1Q2

Q3二、雙4位鎖存器(74116)Latch(一)引腳排列圖和邏輯功能示意圖74116Q0Q1Q2Q3CRLEAD0

D1D2D3LEB異步清零送數(shù)控制數(shù)碼并行輸入數(shù)碼并行輸出(二)邏輯功能清零送數(shù)保持三、44寄存器陣列

(74170、74LS170)(一)

引腳排列圖和邏輯功能示意圖74170Q0Q1Q2Q3ENRD0

D1D2D3ENWAW0AW1AR0AR1并行數(shù)碼輸入數(shù)

碼

輸

出AW0、AW1—寫入地址碼AR0、AR1—讀出地址碼ENW—寫入時(shí)鐘脈沖ENR—讀出時(shí)鐘脈沖1234567816151413121110974170VCCD0AW0AW1ENWENR

Q0Q1D1D2

D3

AR1

AR0

Q3Q2

地(二)邏輯功能16個(gè)D鎖存器

構(gòu)成存儲(chǔ)矩陣能存放4個(gè)字:W0、W1、W2、W3Q0Q1Q2Q3ENRD0D1D2D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12FF13FF20FF21FF22FF23FF30FF31FF32FF33000000100010100100010100100010011100010001××寫入禁止00000010100101001001110001××1111特點(diǎn):能同時(shí)進(jìn)行讀寫每個(gè)字有4位：

5.3.3移位寄存器一、單向移位寄存器右移寄存器Q0Q1Q2Q3C11DFF0CPC11DFF1C11DFF2C11DFF3時(shí)鐘方程驅(qū)動(dòng)方程狀態(tài)方程Di000000001011100000001011100000010011000001101100000101000001000000100000左移寄存器Di左移輸入左移輸出驅(qū)動(dòng)方程狀態(tài)方程主要特點(diǎn)：1.輸入數(shù)碼在CP控制下，依次右移或左移；2.寄存

n位二進(jìn)制數(shù)碼。N個(gè)CP完成串行輸入，并可從Q0Q3端獲得并行輸出，再經(jīng)

n個(gè)CP又獲得串行輸出。3.若串行數(shù)據(jù)輸入端為0，則n個(gè)CP后寄存器被清零。Q3CPQ0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3二、雙向移位寄存器(自學(xué))三、集成移位寄存器1.8位單向移位寄存器74164DSADSB

Q0

Q1Q2

Q3地123456714131211109874164VCCQ7

Q6Q5

Q4CRCP74164Q7Q6Q5Q4Q3Q2Q1Q0CPCRDSADSB異步清零00

0

0

0

000保持不變0

11送數(shù)d0000×保持××××××01左移輸入00Q3Q2Q1×××××11左移輸入11Q3Q2Q1×××××1011右移輸入0Q2Q1Q00××××0×101右移輸入1Q2Q1Q01××××1×101并行置數(shù)d3d2d1d0d3d2d1××111保持××××××0××1置零0000×××××××××0Q3