第5章組合邏輯電路

5.2邏輯代數(shù)基礎(chǔ)5.3基本門電路5.4CMOS門電路5.5TTL門電路5.6門電路的其它問題5.7組合邏輯電路分析與設(shè)計5.8加法器5.9編碼器

第5章組合邏輯電路5.1數(shù)字電路與數(shù)字信號

5.11數(shù)據(jù)選擇器5.12數(shù)值比較器5.10譯碼器1掌握基本門電路的邏輯功能、邏輯符號、真值表和邏輯表達(dá)式。3會分析和設(shè)計簡單的組合邏輯電路。4理解加法器、編碼器、譯碼器等常用組合邏輯電路的工作原理和功能。5學(xué)會數(shù)字集成電路的使用方法。本章要求：2會用邏輯代數(shù)的基本運算法則化簡邏輯函數(shù)。第5章組合邏輯電路5.1

數(shù)字電路與數(shù)字信號模擬信號數(shù)字信號電子電路中的信號5.1.1數(shù)字電路正弦波tu三角波tu

前面學(xué)習(xí)的是模擬電子電路，它的工作信號是模擬信號，這種信號在時間上和數(shù)量上都是連續(xù)的。

處理模擬信號的電路稱為模擬電路。如整流電路、放大電路等，注重研究的是輸入和輸出信號間的大小及相位關(guān)系。

5.1.2數(shù)字信號與邏輯信號

尖頂波t矩形波t

處理數(shù)字信號的電路稱為數(shù)字電路，它注重研究的是輸入、輸出信號之間的邏輯關(guān)系。它是一種躍變信號，在電路中往往表現(xiàn)為突變的電壓或電流，所以又叫脈沖信號。從本章開始學(xué)習(xí)數(shù)字電子電路，它的工作信號是數(shù)字信號，這種信號在時間上和數(shù)量上都是離散的。脈沖信號正脈沖：脈沖躍變后的值比初始值高負(fù)脈沖：脈沖躍變后的值比初始值低如：0+3V0-3V正脈沖0+3V0-3V負(fù)脈沖在數(shù)字電路中，常用數(shù)字“0”和“1”來表示。這里的“0”和“1”，不是十進(jìn)制數(shù)中的數(shù)字，而是邏輯“0”和邏輯“1”；

邏輯“0”和邏輯“1”表示彼此相關(guān)又互相對立的兩種狀態(tài)。例如，“是”與“非”、“開”與“關(guān)”、“低”與“高”等等,因而常稱為數(shù)字邏輯。例：周期性數(shù)字脈沖波高電平持續(xù)時間為6ms，低電平持續(xù)時間為10ms,則，占空比2.占空比q-----表示脈沖寬度占整個周期的百分比: q1.脈沖寬度tw-----表示脈沖作用的時間。q=

6ms/(6+10)ms=37.5%5.1.3數(shù)字信號的主要參數(shù)t/mstwU/VT3.上升時間tr

和下降時間tf----從脈沖幅值的10%到90%所經(jīng)歷的時間。典型值為幾十個納秒（ns）

非理想脈沖波形

1、工程性:數(shù)字電路中，電路只有兩種工作狀態(tài)，三極管不是工作在飽和區(qū)就是工作在截止區(qū)。三極管飽和導(dǎo)通用高電平“1”表示，三極管截止用低電平“0”表示，而且我們只關(guān)心信號的“有”和“無”，電平的“高”和“低”，而不去理會其具體的精確數(shù)值。電平從3.6V—5V均稱為高電平“1”，0.0V—0.4V均稱為低電平“0”，其微小的變化是無意義的。這與模擬電路相比，更突出了工程特點。5.1.4數(shù)字電路的小結(jié)

數(shù)字電路的特點2、可靠性高3、集成度高數(shù)字電路的抗干擾能力強，固而可靠?，F(xiàn)在，越來越多的模擬產(chǎn)品被數(shù)字產(chǎn)品所替代，從手表到電視機、手機等等。在信號的傳送過程中，數(shù)字傳送比模擬傳送也要可靠的多。

數(shù)字電路的分析方法與測試技術(shù)1分析方法數(shù)字電路的研究對象是電路的輸入與輸出之間的邏輯關(guān)系；三極管工作在開關(guān)狀態(tài)，所以，分析方法不能再是模擬電路中的圖解法、小信號模型分析法，而是采用布爾代數(shù)、真值表、卡諾圖、邏輯表達(dá)式等。2測試技術(shù)測試設(shè)備為：數(shù)字萬用表、電子示波器等。具體測試技術(shù)將在實驗課中詳細(xì)介紹。隨著現(xiàn)代科學(xué)技術(shù)的發(fā)展，分析、仿真與設(shè)計數(shù)字電路或系統(tǒng)，可采用VHDL、Verilog等硬件描述語言以及Max+plusII、QuartusII軟件，借助計算機實現(xiàn)電路設(shè)計自動化，這種方法對于設(shè)計較復(fù)雜的數(shù)字系統(tǒng)，優(yōu)點更為突出。數(shù)字電路與模擬電路的比較模擬電子電路數(shù)字電子電路工作信號模擬信號（連續(xù)的）數(shù)字信號（離散的）三極管工作狀態(tài)放大狀態(tài)飽和或截止?fàn)顟B(tài)分析工具圖解法、等效電路法邏輯代數(shù)研究的主要問題放大性能邏輯功能基本單元電路放大器邏輯門、觸發(fā)器主要電路功能放大作用算術(shù)運算、邏輯運算5.2.1

數(shù)制與碼制

多位數(shù)碼中，每位的構(gòu)成方法以及從低位到高位的進(jìn)位規(guī)則稱為數(shù)制。數(shù)字電路中常用進(jìn)制有十進(jìn)制（Decimal），二進(jìn)制(Binary)、十六進(jìn)制（Hexadecimal）和八進(jìn)制（Octal）。(i=0~n-1,n是整數(shù)部分的位數(shù))任意進(jìn)制數(shù)表達(dá)式的普遍形式：1、數(shù)制式中:S為任意數(shù)，N為進(jìn)制，Ki

為第

i位數(shù)碼的系數(shù)，Ni為第i

位的權(quán)。5.2邏輯代數(shù)基礎(chǔ)特點：

1、任何一位數(shù)可以而且只可以用0,1,2,3,4,5,6,7,8,9這十個數(shù)碼表示。

2、進(jìn)位規(guī)律是“逢十進(jìn)一”。即9+1=10=1×101+0×100例如：

式中，102

、101

是根據(jù)每一個數(shù)碼所在的位置而定的，稱之為“權(quán)”。3、在十進(jìn)制中，各位的權(quán)都是10的冪，而每個權(quán)的系數(shù)只能是0～9這十個數(shù)碼中的一個。(1)十進(jìn)制數(shù)一般表達(dá)式:位權(quán)系數(shù)

在數(shù)字電路中，計數(shù)的基本思想是要把電路的狀態(tài)與數(shù)碼一一對應(yīng)起來。顯然，采用十進(jìn)制是十分不方便的。它需要十種電路狀態(tài)，要想嚴(yán)格區(qū)分這十種狀態(tài)是很困難的。特點二進(jìn)制數(shù)的一般表達(dá)式為:1、任何一位數(shù)可以而且只可以用0和1表示。2、進(jìn)位規(guī)律是：“逢二進(jìn)一”。3、各位的權(quán)都是2的冪。(2)二進(jìn)制數(shù)位權(quán)系數(shù)例如：1+1=10=1×21

+0×20例試將二進(jìn)制數(shù)(01010110)B轉(zhuǎn)換為十進(jìn)制數(shù)。解：將每一位二進(jìn)制數(shù)乘以位權(quán)然后相加便得相應(yīng)的十進(jìn)制數(shù)。

位數(shù)太多，不符合人的習(xí)慣，不能在頭腦中立即反映出數(shù)值的大小，一般要將其轉(zhuǎn)換成十進(jìn)制后，才能反映。二進(jìn)制的優(yōu)點：1、易于電路實現(xiàn)---每一位數(shù)只有兩個值，可以用管子的導(dǎo)通或截止，燈泡的亮或滅、繼電器觸點的閉合或斷開來表示。

2、基本運算規(guī)則簡單二進(jìn)制的缺點：(01010110)B=26+24+22+21=（86)D十進(jìn)制數(shù)轉(zhuǎn)換成二進(jìn)制數(shù)：

常用方法是“按權(quán)相加”。

（Ⅰ）

整數(shù)部分用“輾轉(zhuǎn)相除”法:

將十進(jìn)制數(shù)連續(xù)不斷地除以2,直至商為零，所得余數(shù)由低位到高位排列，即為所求二進(jìn)制數(shù)二進(jìn)制數(shù)轉(zhuǎn)換成十進(jìn)制數(shù)：整數(shù)部分小數(shù)部分(3)十～二進(jìn)制之間的轉(zhuǎn)換例如:(63)10==(?)26321=b01=b53153171=b11=b21=b31=b42222余數(shù)故(63)10=(111111)2

若十進(jìn)制數(shù)較大時，不必逐位去除2，可算出2的冪與十進(jìn)制對比，如：

（261)10=(?)2∵28=256，261–256=5，(5)10=(101)2,∴(261)10=(100000101)2*（Ⅱ）

十進(jìn)制小數(shù)可表示為：等式兩邊依次乘以2,可分別得b-1、b-2…..:例

將(0.706)D轉(zhuǎn)換為二進(jìn)制數(shù)，要求其誤差不大于2-10。解：按式(1.3.5)所表達(dá)的方法，可得、……如下：0.706×2=1.412……1……b－10.412×2=0.824……0……b－20.824×2=1.648……1……b－30.648×2=1.296……1……b－40.296×2=0.592……0……b－50.592×2=1.184……1……b－6

0.184×2=0.368……0……b－7

0.368×2=0.736……0……b－8

0.736×2=1.472……1……b－9

由于最后的小數(shù)小于0.5，根據(jù)“四舍五入”的原則，應(yīng)為0。所以，(0.706)D=(0.101101001)B，其誤差特點：(3)八進(jìn)制1、八進(jìn)制數(shù)以8為基數(shù)，采用0,1,2,3,4,5,6,7八個數(shù)碼表示任何一位數(shù)。

2、進(jìn)位規(guī)律是“逢八進(jìn)一”。

3、各位的權(quán)都是8的冪。例如

(144)O=64+32+4=(100)D二進(jìn)制轉(zhuǎn)換成八進(jìn)制：八進(jìn)制轉(zhuǎn)換成二進(jìn)制：將每位八進(jìn)制數(shù)展開成三位二進(jìn)制數(shù)，排列順序不變即可。轉(zhuǎn)換時，由小數(shù)點開始，整數(shù)部分自右向左，小數(shù)部分自左向右，三位一組，不夠三位的添零補齊，則每三位二進(jìn)制數(shù)表示一位八進(jìn)制數(shù)。因為八進(jìn)制的基數(shù)8=23

，所以，可將三位二進(jìn)制數(shù)表示一位八進(jìn)制數(shù)，即000～111

表示0～7例

(10110.011)B=例

(752.1)O=(26.3)O

(111101010.001)B特點：

1、十六進(jìn)制數(shù)采用0,1,2,3,4,5,6,7,8,9,A、B、C、D、E、F十六個數(shù)碼表示。

2、進(jìn)位規(guī)律是“逢十六進(jìn)一”。

3、各位的權(quán)都是16的冪。(4)十六進(jìn)制二進(jìn)制轉(zhuǎn)換成十六進(jìn)制：

因為16進(jìn)制的基數(shù)16=24

，所以，可將四位二進(jìn)制數(shù)表示一位16進(jìn)制數(shù)，即0000～1111

表示0-F。十六進(jìn)制轉(zhuǎn)換成二進(jìn)制：將每位16進(jìn)制數(shù)展開成四位二進(jìn)制數(shù)，排列順序不變即可。例(BEEF)H=(1011111011101111)B例

(111100010101110)B=(78AE)H

幾種數(shù)制之間的關(guān)系對照表十進(jìn)制數(shù)二進(jìn)制數(shù)八進(jìn)制數(shù)十六進(jìn)制數(shù)0123456789100000000001000100001100100001010011000111010000100101010012345671011120123456789A十進(jìn)制數(shù)二進(jìn)制數(shù)八進(jìn)制數(shù)十六進(jìn)制數(shù)111213141516171819200101101100011010111001111100001000110010100111010013141516172021222324BCDEF10111213142、碼制例如，一位十進(jìn)制數(shù)0~9十個數(shù)碼，用四位二進(jìn)制數(shù)表示時，其代碼稱為二——十進(jìn)制代碼，簡稱BCD代碼。不同的數(shù)碼不僅可以表示數(shù)量的大小，還可以表示不同的事物。用來表示不同事物的數(shù)碼稱為代碼。編制代碼遵循的規(guī)則叫做“碼制”。BCD代碼有多種不同的碼制：8421BCD碼、2421BCD碼、余3碼等。BCD(BinarycodedDecimal)代碼十進(jìn)制編碼種類0123456789權(quán)8421碼00000001001000110100010101100111100010018421余3碼00110100010101100111100010011010101111002421碼（A）000000010010001101000101011001111110111124212421碼（B）00000001001000110100101111001101111011115211碼0000000101000101011110001001110011011111余3循環(huán)碼001001100111010101001100110111111110101024215211對于恒權(quán)碼，將代碼為1的數(shù)權(quán)值相加即可得代碼所代表的十進(jìn)制數(shù)。

余3碼的編碼規(guī)律：在依次羅列的四位二進(jìn)制的十六種態(tài)中去掉前三種和后三種。所以叫“余3碼”。余3循環(huán)碼特點：相鄰兩個代碼之間僅有一位的狀態(tài)不同。因此將余3循環(huán)碼計數(shù)器的輸出狀態(tài)譯碼時，不會產(chǎn)生競爭-冒險現(xiàn)象。余3碼、余3循環(huán)碼是無權(quán)碼8421、2421和5211BCD碼是恒權(quán)碼例如（1001）8421BCD=（1111）2421BCD=（0111，1001）8421BCD=8+1=（9）102+4+2+1=（9）10（79）10在正邏輯中：（“1”表示事件的發(fā)生，“0”表示事件不發(fā)生）“1”表示條件具備、開關(guān)接通、高電平等。“0”

表示條件不具備、開關(guān)斷開、低電平等。邏輯關(guān)系→事物的條件與結(jié)果之間的關(guān)系。參與邏輯運算的變量叫邏輯變量，用字母A，B……表示。每個變量的取值非0即1。0、1不表示數(shù)的大小，而是代表兩種不同的邏輯狀態(tài)。5.2.2邏輯代數(shù)中的基本邏輯關(guān)系2、與邏輯真值表3、與邏輯函數(shù)式4、與邏輯符號5、與邏輯運算00=001=010=011=1Y=ABA

BY000110110001邏輯代數(shù)中的三種基本邏輯運算一、與邏輯運算1、與邏輯定義當(dāng)決定某一事件的所有條件都具備時，事件才能發(fā)生。這種決定事件的因果關(guān)系稱為“與邏輯關(guān)系”。ABYY0二、或運算

當(dāng)決定某一事件的一個或多個條件滿足時,事件便能發(fā)生。這種決定事件的因果關(guān)系稱為“或邏輯關(guān)系”。AB0110111112、或邏輯真值表3、或邏輯函數(shù)式4、或邏輯符號Y=A+B0+0=0；0+1=1；1+0=1；1+1=15、或邏輯運算1、或邏輯定義00ABY三、非運算

條件具備時，事件不能發(fā)生；條件不具備時事件一定發(fā)生。這種決定事件的因果關(guān)系稱為“非邏輯關(guān)系”。5、非邏輯運算4、非邏輯符號3、非邏輯函數(shù)式2、非邏輯真值表AY0110Y=A'0'=11、非邏輯定義AY1'=0四、幾種最常見的復(fù)合邏輯運算1、與非Y=(AB)'AB00011011Y11102、或非AB00011011Y1000Y=(A+B)'3、同或AB00011011Y1001Y=AB+A'B'=A⊙B4、異或AB00011011Y0110Y=A'B+AB'=ABABYABYABYABY5.2.3邏輯代數(shù)的基本公式序號公式序號公式1010·A=01'=00'=1111+A=121·A=A120+A=A3A·A=A13A+A=A4145A·B=B·A15A+B=B+A6A·(B·C)=(A·B)·C16A+(B+C)=(A+B)+C7A·(B+C)=A·B+A·C17A+B·C=(A+B)·(A+C)8189A·A'=0A+A'=1(A·B)'=A'+B'(A+B)'=A'B'(A')'=A19A+A'B=A+B1、邏輯代數(shù)基本公式試證明：A+AB=A1)列真值表證明2)利用基本公式證明1、A+A'B=A+B的推廣A+A'BC=A+BCAB+(AB)'C=AB+CA'+AB=A'+B(AB)'+ABC=(AB)'+C=A

'+B

'+C2、(AB)'=A+B的推廣(ABC)

'=同理：A+B+C=(ABC)'（2）推廣舉例AB00011011A+AB0+0·0=00+0·1=0

1+1·0=11+1·1=1A0011A+AB=A(1+B)=A·1=A

2、常用公式的證明與推廣（1）證明舉例A'+B'+C'5.2.4邏輯函數(shù)的表示方法例：某一邏輯電路，對輸入兩路信號A、B進(jìn)行比較，1、真值表表示法ABY000110110110真值表表示法、邏輯函數(shù)式表示法、邏輯圖表示法、波形圖表示法、卡諾圖表示法等。試表示其邏輯關(guān)系。A、B相異時，輸出為1；相同時，輸出0。輸入輸出（狀態(tài)表表示法）邏輯函數(shù)的表示方法常用的有：2、邏輯函數(shù)式表示法二變量的全部最小項AB最小項編號00011011ABm0A'B'A'BAB'm1m2m3三變量的全部最小項ABC最小項編號000001010011100101110111m0m1m2m3m4m5m6m7四變量的全部最小項編號為m0~m15

在

n變量邏輯函數(shù)中，若

m

是包含

n

個因子的乘項積，而且這n個變量均以原變量或反變量的形式在

m

中出現(xiàn)一次，則稱m

為該組變量的最小項。（略）

在邏輯函數(shù)真值表中，依次將輸出為“1”所對應(yīng)輸入變量的最小項相加，即可得對應(yīng)的函數(shù)式。ABY000110110110Y=+AB'已知：所以：3、邏輯圖表示法ABYAB'A'B=m1+m2=（

m1

，m2

）4、波形圖表示法ABYA'B5、卡諾圖表示法Y=AB+(A'+B')C5.2.5邏輯函數(shù)的公式化簡法1、邏輯函數(shù)最簡標(biāo)準(zhǔn)2、常用的最簡形式

邏輯函數(shù)式中，包含的或運算的項最少；每一項中包含與運算的因子最少，則此函數(shù)式為最簡函數(shù)式。與-或式和與非-與非式。=AB+(AB)'C=AB+C=((AB+C)')'

((AB)'C')'例：Y=AB+A'C+B'C化為=（最簡與非-與非式）將與-或式取兩次非可得與非-與非式。（最簡與或式）

二輸入四或門74LS32一片只需要：二輸入四與非門74LS00一片按與-或式AB+C設(shè)計此邏輯電路，需兩塊芯片按與非-與非式

((AB)'C')'設(shè)計，二輸入四與門74LS08一片3、公式化簡法常用的公式化簡方法：利用基本公式和常用公式，再配合并項法、吸收法、配項法。ABCYABYC例1：化簡（1）并項法例2：化簡（2）配項法例3：化簡（3）加項法（4）吸收法吸收例4：化簡例5：化簡吸收吸收吸收吸收5.2.6邏輯函數(shù)的卡諾圖化簡法

將

n

變量的全部最小項各用一個小方塊表示，并使具有邏輯相鄰的最小項在幾何位置上也相鄰，所得圖形叫

n

變量全部最小項的卡諾圖。一、卡諾圖（n

變量全部最小項的卡諾圖）1、一變量全部最小項的卡諾圖一變量Y=F（A），YA01AA'YA01m0m1全部最小項：A，A'卡諾圖：ABY0101m0m1m2m3YAB00011110ABABABAB00011110YABm0m1m3m2YABC0100011110m0m1m4m5m3m2m7m62、二變量全部最小項的卡諾圖Y=F（A、B）YABC0001111001m0m1m4m5m3m2m7m63、三變量全部最小項的卡諾圖Y=F（A、B、C）YABCD0001111000011110m0m1m4m5m3m2m7m6m12m13m8m9m15m14m11m104、四變量全部最小項的卡諾圖Y=F（A、B、C、D）注意：左右、上下；在卡諾圖中，每一行的首尾；每一列的首尾；的最小項都是邏輯相鄰的。利用基本公式

A+A'=1可以把任何邏輯函數(shù)化為最小項之和的標(biāo)準(zhǔn)形式。

例1：Y=AB+B

'

可化為（1）邏輯函數(shù)的最小項之和形式=AB=∑（m0，m2，m3）例2：Y=AB+C可化為Y=AB=ABC+ABC'+ABC+A'BC+AB'C+A'B'C=∑（m1，m3，m5，m6，m7）+AB'+A'B'=m3+m2+m0（A+A'）B'+Y=AB

+m6+m7

+m3

+m5+m1=m7+C(C+C')

(A+A')(B+B')二、用卡諾圖表示邏輯函數(shù)卡諾圖：YABC010001111011111100=∑(m1,m2,m3,m4,m5,m6)（2）用卡諾圖表示邏輯函數(shù)的方法：把已知邏輯函數(shù)式化為最小項之和形式；將函數(shù)式中包含的最小項在卡諾圖對應(yīng)的方格中填1，其余方格中填0。方法一：解：對于A’C有：對于BC’有：對于B’C有：根據(jù)函數(shù)式直接填卡諾圖方法二：YABC0100011110111110011例1：

用卡諾圖表示之。1對于AC’有：方法：1.將邏輯函數(shù)化為最小項表達(dá)式；

2.填寫卡諾圖。例2用卡諾圖表示邏輯函數(shù)。Fm0m3m2m4m6m5m7m111111000解1.將邏輯函數(shù)化為最小項表達(dá)式；2.填寫卡諾圖。00000畫出下式的卡諾圖例3解:1.將邏輯函數(shù)化為最小項表達(dá)式；2.填寫卡諾圖。

三、用卡諾圖化簡邏輯函數(shù)卡諾圖化簡的依據(jù)相鄰項相加時，反復(fù)應(yīng)用，公式，函數(shù)表達(dá)式的項數(shù)和每項所含的因子數(shù)就會減小.用卡諾圖化簡邏輯函數(shù)的一般步驟:

A.畫出邏輯函數(shù)的卡諾圖。B.合并最小項，即將相鄰的為1的方格圈成一組。C.將所有包圍圈對應(yīng)的乘積項相加。D.一個包圍圈的方格數(shù)要盡可能多,包圍圈的數(shù)目要可能少。C.同一方格可以被不同的包圍圈重復(fù)包圍多次，但新增的包圍圈中一定要有原有包圍圈未曾包圍的方格。A.包圍圈內(nèi)的方格數(shù)一定是2n個，且包圍圈必須呈矩形。B.循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰。畫包圍圈時應(yīng)遵循的原則：X卡諾圖化簡舉例例1

用卡諾圖化簡邏輯函數(shù)1111111111000000例2用卡諾圖化簡邏輯函數(shù)11111111111111111111例3用卡諾圖化簡邏輯函數(shù)1111111111111100該例說明：畫包圍圈時，可包圍1，也可包圍0若卡諾圖中1的數(shù)目遠(yuǎn)遠(yuǎn)大于0的數(shù)目，則可圈0。例4：用卡諾圖將邏輯函數(shù)化簡為最簡與或式。Y4ABCD00011110000111101111111100000000解：由表達(dá)式畫出如圖所示的卡諾圖?；喓蟮茫鹤⒁猓?）圖中的虛線圈是多余的，應(yīng)去掉。如果要按照虛線來畫，則矩形圈不是最少，所得結(jié)果也不是最簡。2)圖中的卡諾圖是利用了四角相鄰性。?**含無關(guān)項的邏輯函數(shù)及其化簡無關(guān)項：A.

填卡諾圖時，在無關(guān)項對應(yīng)的方格內(nèi)填任意符號“×”。處理方法：B.化簡時即可將“×”視為“1”，也可視為“0”，具體根據(jù)需要而定。

真值表內(nèi)對應(yīng)于某些變量組合，函數(shù)值可以是任意的?；蛘哒f，這些變量組合根本不會出現(xiàn)，則這些變量組合對應(yīng)的最小項稱為無關(guān)項，也稱任意項。所謂任意項就是，其取值是任意的，可取“1”，也可取“0”。F=A+BC+BD畫出邏輯函數(shù)的卡諾圖BDBCA含無關(guān)項的邏輯函數(shù)化簡舉例例試用卡諾圖化簡邏輯函數(shù)化簡時可根據(jù)需要將無關(guān)項視為“1”或視為“0”，這樣就使函數(shù)化到最簡?；嗊壿嫼瘮?shù)

5.3基本門電路教學(xué)基本要求1、了解半導(dǎo)體器件的開關(guān)特性。2、掌握基本邏輯門（與、或、與非、或非、異或門）、三態(tài)門、OC門的邏輯功能。3、學(xué)會邏輯電路邏輯功能分析。4、掌握邏輯門的主要參數(shù)及在應(yīng)用中的接口問題。

5.3基本門電路構(gòu)成數(shù)字邏輯電路的基本元件。用以實現(xiàn)基本邏輯運算和復(fù)合邏輯運算的單元電路統(tǒng)稱為門電路門電路：分類：二極管門電路三極管門電路TTL門電路MOS門電路PMOS門CMOS門分立集成NMOS門TTL--三極管-三極管HTL–高閾值ECL–射極耦合I2L–集成注入5.3.1二極管、三極管和MOS管開關(guān)等效電路開關(guān)閉合當(dāng)Ua>Ub時，D導(dǎo)通開關(guān)斷開當(dāng)Ua≤Ub時,D截止當(dāng)Ub為高電平UIH時，T飽和當(dāng)Ub為低電平UIL時，T截止開關(guān)閉合開關(guān)斷開一、二極管開關(guān)等效電路（理想情況下）二、三極管開關(guān)等效電路（理想情況下）cbebce5.3.2二極管與門

（2）

工作原理DaDbUYUaUb0003v3v03v3v（3）真值表（狀態(tài)表）（4）輸出函數(shù)式Y(jié)=A?B

（5）邏輯符號YAB0O011011Y0001導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止0.7V0.7V0.7V3.7vAB（1）電路組成（以二輸入為例）+VCCRABYDaDb設(shè)：VCC=5V，UIH=3v,UIL=0v二極管正向壓降0.7V。（1）電路組成(以二輸入為例)

（2）工作原理UaUb0003v3v03v3v（3）真值表AB00011011Y0111

（4）輸出函數(shù)式Y(jié)=A+B（5）邏輯符號截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通DaDbUY2.3v2.3v2.3v05.3.3二極管或門ABYVcc（3）真值表A01Y10（4）輸出函數(shù)式（5）邏輯符號（2）工作原理（1）電原理圖Ua03vT截止飽和UY05.3.4三極管非門Y=AAY5.7

組合邏輯電路的分析與設(shè)計

組合邏輯電路：任何時刻電路的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與信號作用前電路的輸出狀態(tài)無關(guān)。組合邏輯電路框圖X1XnX2Y2Y1Yn......組合邏輯電路輸入輸出5.7.1組合邏輯電路的特點及分析方法2、分析組合邏輯電路功能步驟：寫邏輯函數(shù)式簡化函數(shù)式列真值表描述電路功能1、特點：（1）電路由邏輯門構(gòu)成（2）不含記憶元件（3）輸出無反饋到輸入的回路（4）輸出與電路原來狀態(tài)無關(guān)已知組合電路例1：分析下圖的邏輯功能(1)寫出邏輯表達(dá)式Y(jié)1.ABYY3Y2..(AB)'(A(AB)')'(B(AB)')'(2)應(yīng)用邏輯代數(shù)化簡反演律反演律(3)列邏輯狀態(tài)表ABY001100111001Y=A

'B+AB'=AB邏輯式(4)分析邏輯功能當(dāng)輸入相異時輸出為“1”，輸入相同輸出為“0”，稱為“異或”邏輯關(guān)系。這種電路稱“異或”門。ABY邏輯符號(1)寫出邏輯式例2：分析下圖的邏輯功能.(AB)'(A'B')'化簡.BAYA'

B'

Y=((AB)'(A'B')')'=AB+A'B'(2)列邏輯狀態(tài)表(3)分析邏輯功能

輸入相同輸出為“1”，輸入相異輸出為“0”，稱為“判一致電路”(“同或門”)

，可用于判斷各輸入端的狀態(tài)是否相同。=(AB)'邏輯式=ABABY001100100111Y=AB+A'B'邏輯符號ABY設(shè)：C=0封鎖選通B信號打開例3：分析下圖的邏輯功能B'Y.BAC0B11打開寫出邏輯式：=AC+BC'Y=((AC)'(BC')')'例3：分析下圖的邏輯功能01A'設(shè)：C=1打開選通A信號Y.BAC1A封鎖寫出邏輯式：=AC+BC'Y=((AC)'(BC')')'打開【例1】試設(shè)計一個三人多數(shù)表決電路，要求提案通過時輸出為1，否則為0。一、設(shè)計方法（用基本門設(shè)計電路）

二、舉例1、列真值表解：2、填卡諾圖化簡邏輯函數(shù)00010111010011

ABCY0

000011001011101

1111100001BC0001111001AY用與非門設(shè)計邏輯電路根據(jù)功能要求填卡諾圖化簡邏輯函數(shù)列真值表寫最簡與——或式用多種基本門設(shè)計邏輯電路變?yōu)榕c非——與非式寫邏輯函數(shù)式邏輯狀態(tài)賦值5.7.2組合邏輯電路的設(shè)計方法3、輸出函數(shù)式4、用與門、或門設(shè)計電路5、用與非門設(shè)計電路思考：若只用二輸入與非門設(shè)計電路，如何畫邏輯圖？Y=AB+BC+AC提示：的形式畫邏輯圖。ABCY將函數(shù)式化為ABCY例2:

某工廠有A、B、C三個車間和一個自備電站，站內(nèi)有兩臺發(fā)電機G1和G2。如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。試畫出控制G1和G2運行的邏輯圖。

設(shè)：A、B、C分別表示三個車間的開工狀態(tài)：車間開工為“1”，不開工為“0”；

G1和

G2運行為“1”，不運行為“0”。解：

邏輯要求：如果一個車間開工，只需G2運行即可滿足要求；如果兩個車間開工，只需G1運行，如果三個車間同時開工，則G1和G2均需運行。開工“1”不開工運行“1”不運行“0”(1)根據(jù)邏輯要求列狀態(tài)表011100101000110110100101

0011100110111000ABC

“0”G2G1(2)由狀態(tài)表寫出邏輯式ABC001001111011110000G1或由卡圖諾可得相同結(jié)果(3)化簡邏輯式可得：10100101001110011011100001110010ABC

G1

G210001101(4)用“與非”門構(gòu)成邏輯電路

由邏輯表達(dá)式畫出卡諾圖，由卡圖諾可知，該函數(shù)不可化簡。ABC001001111011110000G2(5)畫出邏輯圖ABCG1G25.8

加法器十進(jìn)制：0~9十個數(shù)碼，“逢十進(jìn)一”。

在數(shù)字電路中，常用的組合電路有加法器、編碼器、譯碼器、數(shù)據(jù)分配器和多路選擇器等。

在數(shù)字電路中，為了把電路的兩個狀態(tài)(“1”態(tài)和“0”態(tài))與數(shù)碼對應(yīng)起來，采用二進(jìn)制。二進(jìn)制：0，1兩個數(shù)碼，“逢二進(jìn)一”。在數(shù)字系統(tǒng)中，加法器是算術(shù)運算的基本組成單元。加法器:

實現(xiàn)二進(jìn)制加法運算的電路進(jìn)位如：0

0

0

0

11+10101010不考慮低位來的進(jìn)位半加器實現(xiàn)要考慮低位來的進(jìn)位全加器實現(xiàn)5.8.1半加器實現(xiàn)兩個一位二進(jìn)制數(shù)相加，不考慮來自低位的進(jìn)位。AB兩個輸入被加數(shù)加數(shù)兩個輸出SCO本位和向高位的進(jìn)位邏輯符號：半加器：ABSCO邏輯表達(dá)式邏輯圖..ABSC真值表0001101100101001ABSCO輸入輸出5.8.2

全加器輸入Ai被加數(shù)BiCi-1來自低位的進(jìn)位加數(shù)輸出本位和向高位的進(jìn)位COSi實現(xiàn)兩個一位二進(jìn)制數(shù)相加，不僅要求本位和，而且還需考慮來自低位的進(jìn)位。邏輯符號：

全加器：AiBiCi-1SiCOCOCI(1)列邏輯狀態(tài)表(2)寫出邏輯式輸入輸出ABCi-1COS00000101001110010111011100101001100101113、多位加法器兩個多位數(shù)相加時每一位都可能出現(xiàn)進(jìn)位信號，因此，必須使用全加器。串行進(jìn)位加法器4位串行進(jìn)位加法器：10011101111例如做14+7的運算：=（10101）2=16+4+1=（21）1001110(1110)2+(0111)20CO∑

CIABSCO∑

CIABSCO∑

CIABSCO

CIABS超前進(jìn)位加法器串行進(jìn)位運算速度慢，用超前進(jìn)位法可提高運算速度。不片接時,芯片74LS83的CI

端應(yīng)接低電平.常用4位超前進(jìn)位加法器有74LS83等。74LS83B3B2B1B0A3A2A1A0S3S2S1S0CICO5.9

編碼器

把二進(jìn)制碼按一定規(guī)律編排，使每組代碼具有一特定的含義，稱為編碼。具有編碼功能的邏輯電路稱為編碼器。

n

位二進(jìn)制代碼有2n

種組合，可以表示2n

個信息。

要表示N個信息所需的二進(jìn)制代碼應(yīng)滿足:

2nN5.9.1普通編碼器將輸入信號編成二進(jìn)制代碼的電路。2n個n位編碼器高低電平信號二進(jìn)制代碼特點：任何時刻只允許輸入一個編碼信號，否則輸出將發(fā)生混亂。1普通二進(jìn)制編碼器(1)分析要求：

輸入有8個信號，即N=8，根據(jù)2n

N的關(guān)系，23=8，即輸出為三位二進(jìn)制代碼。例：設(shè)計一個編碼器，滿足以下要求：(1)將I0、I1、…I78個信號編成二進(jìn)制代碼。(2)編碼器每次只能對一個信號進(jìn)行編碼，不允許兩個或兩個以上的信號同時有效。(3)

設(shè)輸入信號高電平有效。001011101000010100110111I0I1I2I3I4I5I6I7(2)列編碼表：輸入輸出Y2

Y1

Y0(3)寫出邏輯式并轉(zhuǎn)換成“與非”式(4)畫出邏輯圖10000000111I7I6I5I4I3I1I2Y2Y1Y0(5)說明電路中的I0端可以去掉。因為當(dāng)I7I6I5I4I3I2I1=0000000時，必然輸出0的三位代碼000所以I0端叫做隱含端。將十進(jìn)制數(shù)0~9編成二進(jìn)制代碼的電路2、二–

十進(jìn)制編碼器（8421BCD編碼器）表示十進(jìn)制數(shù)4位10個編碼器高低電平信號二進(jìn)制代碼

列編碼表：四位二進(jìn)制代碼可以表示十六種不同的狀態(tài)，其中任何十種狀態(tài)都可以表示0~9十個數(shù)碼，最常用的是8421碼。000輸出輸入Y1Y2Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)Y300011101000011110001101100000000001118421BCD碼編碼表

寫出邏輯式并化成“或非”門和“與非”門

當(dāng)有兩個或兩個以上的信號同時輸入編碼電路，電路只能對其中一個優(yōu)先級別高的信號進(jìn)行編碼。

即允許幾個信號同時有效，但電路只對其中優(yōu)先級別高的信號進(jìn)行編碼，而對其它優(yōu)先級別低的信號不予理睬。5.9.2優(yōu)先編碼器當(dāng)有多個輸入端同時有信號輸入時，怎么辦？常用集成編碼器1、74LS1481514131211109123456774LS1488168線-3線優(yōu)先編碼器74LS748的引腳圖使能輸入端優(yōu)先標(biāo)志輸出端編碼輸出端編碼輸入端輸入輸出1××××××××111110×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101011111111111108線-3線優(yōu)先編碼器74LS748的功能真值表不允許編碼允許編碼優(yōu)先編碼74LS148電路的功能為：當(dāng)為低電平時允許編碼工作。則只對其最高位編碼，在輸出端對應(yīng)輸出自然三位二進(jìn)制代碼的反碼，此時，使能輸出端而當(dāng)為高電平時，YS為高電平，電路禁止編碼工作。為低電平；優(yōu)先標(biāo)志端若輸入端有多個為低電平，電路框圖2、74LS1470編碼有效輸出8421BCD反碼10線—4線（實為9線—4線）當(dāng)全為1時，輸出0000的反碼111174LS147沒有端(去掉了隱含端）:二—十進(jìn)制編碼器是將十進(jìn)制數(shù)0～9共十個對象用BCD碼來表示的電路。，又稱為10線—4線編碼器。8421BCD編碼器74LS147編碼器功能表1111111111111輸入(低電平有效)輸出(8421反碼)0

011010

0111110

10001110

100111110

1010111110

10111111110

110011111110

1101111111110

1110例:74LS147集成優(yōu)先編碼器(10線-4線)74LS147引腳圖低電平有效1615141312111091234567874HC147GNDUCCNC5.10

譯碼器

譯碼是編碼的反過程，它是將代碼的組合譯成一個特定的輸出信號。一、二進(jìn)制譯碼器8個3位譯碼器二進(jìn)制代碼高低電平信號常用有：二進(jìn)制譯碼器、二——十進(jìn)制譯碼器、顯示譯碼器5.10.1

二進(jìn)制譯碼器1）真值表3）邏輯圖

S’端為控制端（片選端、使能端）當(dāng)S'=0時，譯碼器工作；當(dāng)S'=1時，譯碼器禁止，所有的輸出端均為0。輸入輸出A1A0Y3Y2Y1Y01000110100010100001010001、2位二進(jìn)制譯碼器2）輸出表達(dá)式A1Y3A0Y2Y1Y0S’4）邏輯符號(2線—4線譯碼器)輸出0有效的2線—4線譯碼器可用與非門構(gòu)成，輸出1有效5）集成雙2線—4線譯碼器0m'=01A'A'=()'=1m'2Y'2m'=3Y'3m'=01AA=()'74LS139輸出0有效1Y'=()'01AA'=()'01A'AY'0Y3Y2Y1Y0A0A1S'Y'3Y'2Y'1Y'0A0A1S'74LS139Y'13Y'12Y'11Y'10Y'23Y'22Y'21Y'20A20A21S'2A10A11S'1輸出邏輯表達(dá)式6)三位二進(jìn)制譯碼器

三位二進(jìn)制譯碼器即3線—8線譯碼器，常用3線—8線譯碼器有74LS138邏輯符號（輸出0有效）：7)綜合1）同理，四位二進(jìn)制譯碼器為4線—16線譯碼器2）二進(jìn)制譯碼器就是n線—2n線譯碼器，即，n變量全部最小項的譯碼器。當(dāng)控制端S1S'2S'3=100時，譯碼器處工作狀態(tài)，它能將三位二進(jìn)制數(shù)的每個代碼分別譯成低電平。74LS138Y'7Y'6Y'5Y'4Y'3Y'2Y'1Y'0S'2S'3S1A2A1A0譯碼器禁止時，所有輸出端都輸出無效電平（高電平）。5.10.2二—十進(jìn)制譯碼器（以8421BCD碼的譯碼器為例）2、結(jié)構(gòu)：4線—10線，沒有片選端。3、常用集成8421BCD碼譯碼器有74LS42，它有A3~A0四個輸入端，有Y'9~Y'0十個輸出端。1、功能：能將8421BCD碼譯成對應(yīng)的高、低電平。邏輯符號見P2785.10.3顯示譯碼器

在數(shù)字電路中，常常需要把運算結(jié)果用十進(jìn)制數(shù)顯示出來，這就要用顯示譯碼器。二十進(jìn)制代碼譯碼器驅(qū)動器顯示器等效電路：共陽極，需0驅(qū)動共陰極，需1驅(qū)動LED數(shù)碼管外形圖hagdbcef+Uabcdefgabcdefg1、七段字符顯示器（七段數(shù)碼管）由七個發(fā)光二極管組成的數(shù)碼顯示器叫做LED數(shù)碼管，或LED七段顯示器，可以顯示十進(jìn)制數(shù)。2、BCD碼七段顯示譯碼器為了使七段數(shù)碼管顯示BCD代碼所表示的十進(jìn)制數(shù)，必須使用顯示譯碼器，將BCD代碼譯成數(shù)碼管所需的驅(qū)動信號。常用可以驅(qū)動共陰極LED數(shù)碼管的顯示譯碼器有74LS248等。74LS248A3A2A1A0abcdefgabcdefg七段數(shù)碼顯示器Y'3Y'2Y'1Y'0A0A1S'Y'3Y'2Y'1Y'0A0A1S'1、譯碼器的功能擴展1）題意3線—8線譯碼器的真值表利用D2的0，使S'1=0,

(1)片作；使S'2=1,(2)片不工作。利用D2的1，使S'2=0,

(2)片工作；使S'1=1,(1)片不工作。2）連線圖輸入輸出000111111101111110

1111110

111111011111101111110

1111110

11111101111111

D2D1D0Z'7Z'6Z'5Z'4

Z'3Z'2Z'1Z'0例：試用兩片2線—4線譯碼器組成3線—8線譯碼器，將輸入的

三位二進(jìn)制代碼D2D1D0譯成8個獨立的低電平信號Z'7~Z'0。001