嵌入式應(yīng)用技術(shù)的硬件基礎(chǔ)

嵌入式應(yīng)用技術(shù)的硬件基礎(chǔ)第一頁，共二十四頁，2022年，8月28日2.1數(shù)字電路基礎(chǔ)知識2.1.1嵌入式應(yīng)用中常用的數(shù)制及其轉(zhuǎn)換（1）單片機(jī)中常用的進(jìn)制

任意數(shù)S,(基數(shù)為N)均可展開為：S=∑KiNi

其中Ki是第i位的系數(shù)，它可能是0～N-1共N個數(shù)碼中的任意一個。不同的數(shù)制基數(shù)N不同，數(shù)字碼不同。十進(jìn)制：S=∑Ki10i基數(shù)：N=10

二進(jìn)制：S=∑Ki2i基數(shù)：N=2

十六進(jìn)制：S=∑Ki16i《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件第二頁，共二十四頁，2022年，8月28日2.1.1嵌入式應(yīng)用中常用的數(shù)制及其轉(zhuǎn)換（2）常用進(jìn)制之間的相互轉(zhuǎn)換

二進(jìn)制與十進(jìn)制間的相互轉(zhuǎn)換

二進(jìn)制→十進(jìn)制

:按展開式計算即可。

十進(jìn)制→二進(jìn)制

:整數(shù)部分與小數(shù)部分分別轉(zhuǎn)換。整數(shù)部分：除2取余。第一個余數(shù)為最低有效位，最后一個余數(shù)為最高有效位，即得到的余數(shù)先為低位后為高位。小數(shù)部分：乘2取整，先為高位后為低位?！肚度胧綉?yīng)用技術(shù)基礎(chǔ)教程》課件第三頁，共二十四頁，2022年，8月28日二進(jìn)制與十六進(jìn)制間的相互轉(zhuǎn)換

《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件

二進(jìn)制→十六進(jìn)制

:以小數(shù)點為分界。整數(shù)部分從最右邊開始，每4位分成一組，若含最高位的組不足4位，在其左邊加0補(bǔ)足4位。小數(shù)部分從最左邊開始，向右每4位一組，若含最低位的一組不足4位，在其右邊加0補(bǔ)足4位。分割后，將每組用一位十六進(jìn)制數(shù)碼取代即可。例如，把1011111011.110111011轉(zhuǎn)為十六進(jìn)制，方法如下：

001011111011.110111011000↓↓↓↓↓↓2FB.DD8

即1011111011.110111011B=2FB.DD8H。

十六進(jìn)制→二進(jìn)制

:將每1位十六進(jìn)制數(shù)用4位二進(jìn)制數(shù)取代，若最前面或最后面有0則去之。例如，將十六進(jìn)制數(shù)C35A.FE轉(zhuǎn)為二進(jìn)制數(shù)，方法如下:C35A?FE↓↓↓↓↓↓1100001101011010.11111110

即。第四頁，共二十四頁，2022年，8月28日十六進(jìn)制與十進(jìn)制相互轉(zhuǎn)換十六進(jìn)制→十進(jìn)制:按展開式計算即可。十進(jìn)制→十六進(jìn)制:整數(shù)部分與小數(shù)部分分別轉(zhuǎn)換。整數(shù)部分：除以16取余數(shù)，先為低位后為高位。小數(shù)部分：乘以16取整數(shù)，先為高位后為低位。《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件第五頁，共二十四頁，2022年，8月28日

TTL是Transistor-TransistorLogic的縮寫，TTL電路是晶體管-晶體管邏輯電路的簡稱，這種數(shù)字集成電路的輸入端和輸出端的電路結(jié)構(gòu)都采用了半導(dǎo)體三極管。

TTL電路屬于雙極型數(shù)字集成電路，雙極型數(shù)字集成電路是利用電子和空穴兩種不同極性的載流子進(jìn)行電傳導(dǎo)的器件，其主要特點是信號傳輸延時短，開關(guān)速度快、工作頻率高，但制造工藝較復(fù)雜。

TTL電路是雙極型數(shù)字集成電路中的主流產(chǎn)品，它具有結(jié)構(gòu)簡單、品種齊全、功耗適中、速度快、使用方便等優(yōu)點，各種電子計算機(jī)、儀器儀表和自動控制設(shè)備都經(jīng)常采用它作為基本邏輯元件。2.1.2數(shù)字電路中幾個名詞解釋《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件第六頁，共二十四頁，2022年，8月28日

CMOS電路是在MOS電路的基礎(chǔ)上發(fā)展起來的一種互補(bǔ)對稱場效應(yīng)管集成電路。MOS是Metal-Oxide-Simiconductor的縮寫，MOS管是金屬-氧化物-半導(dǎo)體場效應(yīng)管的簡稱，這種類型的管子是由金屬、氧化物和半導(dǎo)體組成的。而場效應(yīng)管(FET-FieldEffectTransistor)也是一種具有PN結(jié)的半導(dǎo)體器件，它是利用電場的效應(yīng)來控制電流，因此得名。

CMOS電路，大致有兩大類型：一類是普通系列；另一類是高速系列，可與TTL的74LS系列電路兼容。2.1.2數(shù)字電路中幾個名詞解釋《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件第七頁，共二十四頁，2022年，8月28日

電平就是電位，在數(shù)字電路中，人們習(xí)慣用高、低電平一詞來描述電位的高低。高電平是一種狀態(tài)，而低電平則是另外一種不同的狀態(tài)，它們表示的都是一定的電壓范圍，而不是一個固定不變的數(shù)值。例如，在TTL電路中，常規(guī)定高電平的額定值為3V，低電平的額定值為0.2V。而從0V到0.8V都算作低電平，從2V到5V都算作高電平。在數(shù)字電路中，如果用數(shù)字1表示高電平狀態(tài)，用數(shù)字0表示低電平狀態(tài)，則稱之為正邏輯；如果用數(shù)字0表示高電平狀態(tài)，用數(shù)字1表示低電平狀態(tài)，則稱之為負(fù)邏輯。一般情況使用正邏輯。

2.1.2數(shù)字電路中幾個名詞解釋《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件第八頁，共二十四頁，2022年，8月28日

2.1.3門電路《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件三種最基本邏輯關(guān)系

三種最基本的邏輯門其它基本邏輯門

三態(tài)輸出與非門(3S門)

第九頁，共二十四頁，2022年，8月28日三種最基本邏輯關(guān)系《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件①“與”邏輯關(guān)系:

當(dāng)決定一件事情的各個條件全部具備時，這件事才會發(fā)生，這樣的因果關(guān)系我們稱之為“與”邏輯關(guān)系。②“或”邏輯關(guān)系:

在決定一件事情的各個條件中，只要具備一個或者一個以上的條件，這件事就會發(fā)生，這樣的因果關(guān)系我們稱之為“或”邏輯關(guān)系。③“非”邏輯關(guān)系:

非就是相反，就是否定。

ABZAR

?Z

燈泡B?AZ

燈泡?

燈泡電源電源電源與邏輯關(guān)系例或邏輯關(guān)系例非邏輯關(guān)系例第十頁，共二十四頁，2022年，8月28日三種最基本的邏輯門《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件ABZ00

001

010

011

1①與門：實現(xiàn)與邏輯關(guān)系的電路稱為與門。表達(dá)式為:Z=A·B②或門：實現(xiàn)或邏輯關(guān)系的電路稱為或門。表達(dá)式為:Z=A+B③非門：實現(xiàn)非邏輯關(guān)系的電路稱為非門。表達(dá)式為:Z=A與門邏輯真值表

ABZ00

001

110

111

1或門邏輯真值表

AZ0

11

0非門邏輯真值表

第十一頁，共二十四頁，2022年，8月28日其它基本邏輯門①與非門：與非門邏輯功能是：只有所有輸入為1時，輸出才是0，否則輸出為1。其表達(dá)式為：Z=A·B。②或門：或非門邏輯功能是：只有所有輸入為0時，輸出才是1，只要有一個或一個以上的輸入為1，輸出就是0。其的表達(dá)式為：Z=A+B。③異或門和同或門：異或門有兩個輸入端A、B，一個輸出端Z。異或門的邏輯功能是：當(dāng)兩個輸入端相異（一個為1，另一個為0）時，輸出為1，當(dāng)兩個輸入相同時，輸出為0。其的表達(dá)式為：Z=A⊕B，用符號⊕代表異或。異或門的倒相就是異或非門，也叫同或門，其的表達(dá)式為：Z=A⊕B，或Z=A⊙B。《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件

第十二頁，共二十四頁，2022年，8月28日三態(tài)輸出與非門(3S門)

《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件

三態(tài)輸出與非門，又稱三態(tài)電路、三態(tài)門、TS(ThreeState或Tristate)輸出電路、3S門。普通門只有“1”和“0”兩種狀態(tài)，三態(tài)門除有這兩種狀態(tài)外，還有第三種狀態(tài)—高阻狀態(tài)(或稱禁止?fàn)顟B(tài))。三態(tài)門中有個通常記為E的使能端(也叫三態(tài)控制端)，當(dāng)E=0時，輸出端Z與輸入端A相同，而當(dāng)E=1時，輸出端Z呈高阻狀態(tài)。利用這種特點，通過E=1控制讓出輸出端，供其它線路使用。實現(xiàn)這種三態(tài)輸出關(guān)系的電路稱為三態(tài)門。三態(tài)門的符號見下圖，其邏輯真值表見下表。與非門邏輯符號EA

Z00

001

11任意高阻三態(tài)門真值表返回第十三頁，共二十四頁，2022年，8月28日2.2嵌入式應(yīng)用的常用元器件2.2.1二極管原理:由P型半導(dǎo)體和N型半導(dǎo)體形成的P-N結(jié)，在界面處兩側(cè)形成空間電荷層，有自建電場。二極管最重要的特性是單向?qū)щ娦裕措娏髦荒軓亩O管的正極流入，負(fù)極流出。根據(jù)這個特性，可以將二極管廣泛應(yīng)用于整流、檢波、限幅、元件保護(hù)等場合。在數(shù)字電路中，通常將二極管作為一個開關(guān)元件來使用。正向偏置將二極管的正極接在高電位端，負(fù)極接在低電位端，二極管就會導(dǎo)通。

反向偏置正極接在低電位端，負(fù)極接在高電位端，此時二極管中幾乎沒有電流流過，二極管處于截止?fàn)顟B(tài)。二極管的開關(guān)特性表現(xiàn)在正向?qū)ㄅc反向截止兩種狀態(tài)之間的切換。二極管從反向截止到正向?qū)ㄋ枰臅r間很短，一般可以忽略不計，但從正向?qū)ǖ椒聪蚪刂沟霓D(zhuǎn)換則需要一定的時間。

《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件第十四頁，共二十四頁，2022年，8月28日2.2.2半導(dǎo)體三極管（1）三極管的結(jié)構(gòu)

三極管由兩個PN結(jié)和三個電極構(gòu)成。常見的三極管結(jié)構(gòu)有平面型和合金型兩類。硅管主要是平面型，鍺管主要是合金型。NPN型和PNP型三極管具有相同的工作原理，但使用連接電源的極性不同，管子間的電流方向不同。各種三極管都分為發(fā)射區(qū)、基區(qū)和集電區(qū)三個區(qū)域，三個區(qū)域的引出線分別稱為發(fā)射極、基極和集電極，并分別用E、B和C來表示。發(fā)射區(qū)和基區(qū)之間的PN結(jié)叫發(fā)射結(jié)，集電區(qū)和基區(qū)之間的PN結(jié)叫集電結(jié)。《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件電路符號BCEBCENPN型晶體管PNP型晶體管第十五頁，共二十四頁，2022年，8月28日（2）三極管的三種工作狀態(tài)

《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件截止?fàn)顟B(tài)：發(fā)射結(jié)反偏或VI小于PN結(jié)的導(dǎo)通壓。放大狀態(tài)：發(fā)射結(jié)正偏，集電結(jié)反偏。飽和狀態(tài)：電流IB＞IBS，集電結(jié)和發(fā)射結(jié)電壓均正偏。+Vcc+-TcbeRRbVIiBiCC=0iCIB1IB2B3IB4IB5IB

=IBSABCDEvCEVCCVCC/RCICS0.7VI第十六頁，共二十四頁，2022年，8月28日NPN型三極管為三種工作狀態(tài)的特點《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件工作狀態(tài)

條件

工作特點偏置情況

集電極電流管壓降

近似的等效電路

c、e間等效電阻截止IB≈0發(fā)射結(jié)<0.5V集電結(jié)反偏I(xiàn)C≈0VCC≈VCE很大，約為幾百千歐，相當(dāng)于開關(guān)斷開放大0<IB<IBS發(fā)射結(jié)正偏且>0.5V集電結(jié)反偏I(xiàn)B=βICVCE=VCC-ICRC可變飽和IB>IB發(fā)射結(jié)正偏且>0.5V集電結(jié)正偏I(xiàn)C=ICS≈VCC/RCVCE=VCC≈0.3V很小，約為幾百歐，相當(dāng)于開關(guān)閉合bceICIBβIBcbe0.7VICIBcbe0.7V第十七頁，共二十四頁，2022年，8月28日（3）三極管的計算實例例2.1電路及參數(shù)如圖2-18所示，設(shè)輸入電壓VI=3V，三極管的VBE=0.7V。①若β＝60，試判斷三極管是否飽和，并求出IC和VO的值。②將RC改為6.8kΩ，重復(fù)以上計算。③將RC改為6.8kΩ，再將Rb改為60kΩ，重復(fù)以上計算?！肚度胧綉?yīng)用技術(shù)基礎(chǔ)教程》課件+V(+12V)+-TcbeRRbCCVi100KΩC10KΩ-+VO第十八頁，共二十四頁，2022年，8月28日鎖存器《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件

提供數(shù)據(jù)鎖存的元件，在總線電路中，鎖定數(shù)據(jù)輸出，使輸出端不隨輸入端變化。鎖存器由幾個D觸發(fā)器組成，有輸入/輸出使能控制端和時鐘。在實際應(yīng)用中常常利用鎖存器保存要顯示的數(shù)據(jù)，以便數(shù)據(jù)能在指定時間內(nèi)保持在顯示的輸入端，從而實現(xiàn)I/O口的多路復(fù)用。輸出控制GD輸出0111010100Χ

Qn1ΧΧ高阻

8位鎖存器74LS373功能表第十九頁，共二十四頁，2022年，8月28日（1）PLD發(fā)展歷史及概述

早期的可編程邏輯器件只有可編程只讀存貯器(PROM)、紫外線可擦除只讀存貯器(EPROM)和電可擦除只讀存貯器(EEPROM)三種。其后，出現(xiàn)了一類結(jié)構(gòu)上稍復(fù)雜的可編程芯片，即可編程邏輯器件(PLD)，它能夠完成各種數(shù)字邏輯功能。20世紀(jì)80年代中期，Altera和Xilinx分別推出了類似于PAL結(jié)構(gòu)的擴(kuò)展型CPLD(ComplexProgrammab1eLogicDevice)和與標(biāo)準(zhǔn)門陣列類似的FPGA(FieldProgrammableGateArray)，它們都具有體系結(jié)構(gòu)和邏輯單元靈活、集成度高以及適用范圍寬等特點。可編程邏輯器件PLD(Programmab1eLogicDevice)《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件第二十頁，共二十四頁，2022年，8月28日

FPGA、CPLD類型的結(jié)構(gòu)是由三大部分組成的。①一個二維邏輯塊陣列(LAB)，構(gòu)成了PLD器件的邏輯組成核心。②輸入／輸出塊。③連接邏輯塊的連線資源：由各種長度的連線線段組成，其中也有一些可編程的連接開關(guān)，它們用于邏輯塊之間、邏輯塊與輸入／輸出塊之間的連接。（2）FPGA/CPLD《嵌入式應(yīng)用技術(shù)基礎(chǔ)教程》課件

返回第二十一頁，共二十四頁，2022年，8月28日2.3嵌入式應(yīng)用技術(shù)的常用術(shù)語模擬信號：時間連續(xù)、數(shù)值也連續(xù)的物理量，如溫度、壓力、流量、速度、聲音等。在工程技術(shù)上，為了便于分析，常用傳感器、變換器將模擬量轉(zhuǎn)換為電流、電壓或電阻等電學(xué)量。

數(shù)字信號：是一種二值信號，用兩個電平（高電平和低電平）分別來表示兩個邏輯值（邏輯1和邏輯0）。數(shù)字量：需處理的信息包括開關(guān)量、脈沖量和數(shù)碼。只讀存儲器(ROM，ReadOnl