PC機(jī)的總線(xiàn)結(jié)構(gòu)和時(shí)序

微機(jī)原理及應(yīng)用本章主要內(nèi)容：4.1總線(xiàn)及時(shí)序4.2IBMPC/XTCPU子系統(tǒng)4.3IBMPC的系統(tǒng)總線(xiàn)及時(shí)序4.4PC機(jī)的其它總線(xiàn)4PC機(jī)的總線(xiàn)結(jié)構(gòu)和時(shí)序微機(jī)的總線(xiàn)結(jié)構(gòu)

l

總線(xiàn)的分類(lèi)按照總線(xiàn)在微機(jī)中所處位置和功能范圍不同，可把總線(xiàn)分為以下4類(lèi)：1．片內(nèi)總線(xiàn)：連接芯片內(nèi)各功能部件，在芯片內(nèi)部，如CPU內(nèi)部總線(xiàn)2．片級(jí)總線(xiàn)：在一塊印制電路上連接各芯片，如主機(jī)板上CPU與外圍芯片的互連。3．系統(tǒng)總線(xiàn)：系統(tǒng)底板上實(shí)現(xiàn)主機(jī)板與擴(kuò)展板連接的總線(xiàn)，如連接顯卡、聲卡的總線(xiàn)，是微機(jī)特有的一種總線(xiàn)，也稱(chēng)板級(jí)總線(xiàn)。4．外總線(xiàn)：用于微機(jī)系統(tǒng)和微機(jī)系統(tǒng)之間或微機(jī)系統(tǒng)與其它電子儀器設(shè)備的連接，不是微機(jī)所特有，一般是借用電子工業(yè)的標(biāo)準(zhǔn)，所以又稱(chēng)通信總線(xiàn)，如RS-232、IEEE-488、IEEE-1394等。8088CPU引腳圖VccA15A16/S3A17/S4A18/S5A19/S6(HIGH)(SSO)MN/MXRDRQ/GT0(HOLD)RQ/GT1(HLDA)LOCK(WR)S2/(IO/M)S1(DT/R)S0(DEN)QS0(ALE)QS1(INTA)TESTREDAYRESETGNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGND12345678910111213141516171819204039383736353433323130292827262524232221最大組態(tài)(最小組態(tài))一、地址/數(shù)據(jù)總線(xiàn)二、地址/狀態(tài)總線(xiàn)三、與CPU工作方式無(wú)關(guān)的控制線(xiàn)四、與CPU工作方式相關(guān)的控制線(xiàn)五、電源和地線(xiàn)8088的引腳分類(lèi)

l

（片間）總線(xiàn)的三態(tài)性三態(tài)：指輸出有邏輯高電平、邏輯低電平和浮空三種狀態(tài)。當(dāng)處于浮空狀態(tài)時(shí)，總線(xiàn)電路呈現(xiàn)極高的輸出阻抗，如同與外界隔絕一樣?？偩€(xiàn)電路的這種三態(tài)性，既保證了在任何時(shí)刻，只允許此刻進(jìn)行信息交換的設(shè)備占用總線(xiàn)，其他設(shè)備與總線(xiàn)完全脫離，不會(huì)影響信息的正常傳遞，又為其他快速信息傳遞方式(如DMA)提供了必要條件?？偩€(xiàn)的三態(tài)性是現(xiàn)在問(wèn)世的所有微處理器的共性。微處理器(包括8088/8086)的地址總線(xiàn)、數(shù)據(jù)總線(xiàn)及部分控制總線(xiàn)均采用三態(tài)緩沖器式總線(xiàn)電路。微機(jī)的總線(xiàn)結(jié)構(gòu)

8088引腳的分時(shí)復(fù)用

l

8086/8088地址/數(shù)據(jù)線(xiàn)的分時(shí)復(fù)用特性為了減少芯片上的引腳數(shù)目，8086/8088CPU都采用了分時(shí)/復(fù)用的地址/數(shù)據(jù)、地址/狀態(tài)總線(xiàn)。當(dāng)CPU執(zhí)行存儲(chǔ)器讀寫(xiě)或I/O讀寫(xiě)操作時(shí)，在T1狀態(tài)時(shí)要給出被訪(fǎng)問(wèn)單元或端口的地址，然后再在讀/寫(xiě)信號(hào)的控制下，傳送要讀/寫(xiě)的數(shù)據(jù)。所以地址信息和數(shù)據(jù)信息的傳送在時(shí)間上有先后次序，可以分時(shí)共用總線(xiàn)。時(shí)鐘周期(T狀態(tài))：時(shí)鐘周期是CPU處理動(dòng)作的最小時(shí)間單位。微機(jī)系統(tǒng)的操作都是在系統(tǒng)時(shí)鐘的嚴(yán)格控制下按順序進(jìn)行的。8088CPU的標(biāo)準(zhǔn)時(shí)鐘頻率為5MHz，故其時(shí)鐘周期或一個(gè)T狀態(tài)為200ns。在IBMPC中，系統(tǒng)時(shí)鐘頻率為4.77MHz，故一個(gè)T狀態(tài)為210ns。總線(xiàn)周期：CPU訪(fǎng)問(wèn)一次存儲(chǔ)器或輸入輸出端口所需的時(shí)間。訪(fǎng)問(wèn)一次即進(jìn)行一次讀或?qū)憽?duì)于8088CPU，一次讀/寫(xiě)只能讀/寫(xiě)一個(gè)字節(jié)。而8086CPU，一次讀/寫(xiě)能讀/寫(xiě)一個(gè)字?；究偩€(xiàn)周期：一個(gè)基本總線(xiàn)周期由4個(gè)T狀態(tài)組成，即T1、T2、T3、T4。各狀態(tài)時(shí)操作如下：T1：CPU輸出存儲(chǔ)器或I/O口地址信息并鎖存；T2：CPU輸出讀/寫(xiě)控制信號(hào)；T3：數(shù)據(jù)有效；T4：完成數(shù)據(jù)傳送?？偩€(xiàn)周期的概念

在使用8088CPU構(gòu)成一個(gè)微機(jī)系統(tǒng)時(shí)，根據(jù)所連的存儲(chǔ)器和外設(shè)規(guī)模的不同，CPU有兩種不同的工作模式（組態(tài)）。當(dāng)系統(tǒng)規(guī)模較小時(shí)，系統(tǒng)的控制總線(xiàn)可直接由CPU的控制線(xiàn)供給，稱(chēng)為最小工作模式或最小組態(tài)。當(dāng)系統(tǒng)規(guī)模較大時(shí)，要求有較強(qiáng)的驅(qū)動(dòng)能力和控制能力，8088CPU需要借助總線(xiàn)控制器8288來(lái)形成各種控制信號(hào)，稱(chēng)為最大工作模式或最大組態(tài)。8088CPU通過(guò)其P33引腳來(lái)區(qū)分它是處于最大組態(tài)還是最小組態(tài)，最大組態(tài)時(shí)該引腳接地，最小組態(tài)時(shí)該引腳接+5V電源。PC/XT系統(tǒng)是最大組態(tài)。8088CPU的兩種工作模式8088CPU的兩種組態(tài)最小組態(tài)：一般是單處理器系統(tǒng)最大組態(tài)：一般是多處理器系統(tǒng)：主處理器，協(xié)處理器。協(xié)處理器：8088CPU常用的協(xié)處理器有：數(shù)學(xué)協(xié)處理器8087；輸入/輸出協(xié)處理器8089。它們都有自己的指令系統(tǒng)，可以對(duì)其編制程序。

最小組態(tài)最大組態(tài)P33MN/MX接5V P33MN/MX接地構(gòu)成單處理器系統(tǒng) 構(gòu)成多處理器系統(tǒng)控制信號(hào)由CPU提供控制信號(hào)由8288提供P170P1728088的引腳功能

一、地址/數(shù)據(jù)總線(xiàn)AD7~AD0：分時(shí)復(fù)用，三態(tài)，需地址鎖存A15~A8：地址線(xiàn)，輸出，三態(tài)二、地址/狀態(tài)總線(xiàn)A19~A16/S6~S3：輸出，三態(tài)。訪(fǎng)問(wèn)存儲(chǔ)器時(shí)，T1狀態(tài)時(shí)輸出存儲(chǔ)器的最高4位地址，需外部鎖存。訪(fǎng)問(wèn)外設(shè)時(shí)，這4位不用，T1狀態(tài)時(shí)全為低。在T1狀態(tài)之后，這些線(xiàn)切換為狀態(tài)信息，供CPU使用。8088的引腳功能A19~A16/S6~S3：S4,S3：編碼，指明當(dāng)前正使用的段寄存器。其編碼和使用的段寄存器如下：00為ES，01為SS，10為CS，11為DS。S5：輸出,指明中斷允許標(biāo)志IF的當(dāng)前狀態(tài)。S6：沒(méi)定義，始終為低電平。在DMA方式時(shí)，這些線(xiàn)處于三態(tài)。8088的引腳功能三、與CPU工作方式無(wú)關(guān)的控制線(xiàn)（8條）P32RD：讀信號(hào)，輸出，三態(tài)。進(jìn)行存儲(chǔ)器或I/O端口讀操作，被訪(fǎng)問(wèn)單元使用這個(gè)信號(hào)打開(kāi)數(shù)據(jù)門(mén)，使數(shù)據(jù)進(jìn)入數(shù)據(jù)總線(xiàn)。P22READY：輸入。CPU尋址的存儲(chǔ)器或I/O設(shè)備送來(lái)的響應(yīng)信號(hào)，高電平有效。當(dāng)其有效時(shí)，將進(jìn)行數(shù)據(jù)傳送。CPU在T3周期的開(kāi)始采樣此線(xiàn)。若為低，則在T3周期結(jié)束后插入TW周期，直至READY線(xiàn)變高后，則在此TW周期結(jié)束后，進(jìn)入T4周期，完成數(shù)據(jù)傳送。P18INTR：輸入可屏蔽中斷請(qǐng)求信號(hào)，電平觸發(fā)輸入信號(hào)，高電平有效。CPU在每條指令周期的最后一個(gè)T狀態(tài)的起始時(shí)刻采樣這條線(xiàn)，以決定是否進(jìn)入中斷響應(yīng)周期。P17NMI：輸入非屏蔽中斷請(qǐng)求信號(hào)，邊沿觸發(fā)信號(hào)，上升沿有效。此線(xiàn)上的中斷請(qǐng)求信號(hào)不能被IF標(biāo)志屏蔽。若有請(qǐng)求，CPU同樣是在現(xiàn)行指令結(jié)束后響應(yīng)。8088的引腳功能8088的引腳功能P21RESET：復(fù)位信號(hào)，輸入，該信號(hào)使處理器立即結(jié)束現(xiàn)行操作。該信號(hào)必須保持高電平至少四個(gè)時(shí)鐘周期，以完成內(nèi)部的復(fù)位過(guò)程。復(fù)位后，F(xiàn)、IP、DS、ES、SS和指令隊(duì)列都被清除，CS=0FFFFH。所以當(dāng)其變低時(shí)，CPU將從0FFFF0H處開(kāi)始執(zhí)行指令。該處為只讀存儲(chǔ)器區(qū)，放一條無(wú)條件轉(zhuǎn)移指令轉(zhuǎn)到引導(dǎo)程序。8088的引腳功能P23TEST：輸入，由WAIT指令測(cè)試的信號(hào)。若為有效低電平，執(zhí)行WAIT指令后面的指令，若為高電平，CPU處于空閑等待狀態(tài)，重復(fù)執(zhí)行WAIT指令。利用WAIT指令和這個(gè)引腳可以使處理器與外部硬件同步。

P19CLK：時(shí)鐘輸入信號(hào)，一般由時(shí)鐘發(fā)生器8284給出。P34

8088外部數(shù)據(jù)只有8位，因此沒(méi)用。在最大組態(tài)時(shí)恒接高電平。

對(duì)8086，P34是BHE/S7，它是高8位數(shù)據(jù)總線(xiàn)允許/狀態(tài)復(fù)用引腳。8088的引腳功能四、與CPU工作方式相關(guān)的控制線(xiàn)和狀態(tài)線(xiàn)最小組態(tài)下：P24INTA，CPU輸出的中斷響應(yīng)信號(hào)P25ALE，地址鎖存允許信號(hào)P26DEN，數(shù)據(jù)允許信號(hào)P27DT/R，數(shù)據(jù)收/發(fā)控制信號(hào)P28IO/M，存儲(chǔ)器和I/O口選擇信號(hào)P29WR，CPU寫(xiě)信號(hào)P30HOLD，輸入，總線(xiàn)保持請(qǐng)求信號(hào)P31HOLA，輸出，總線(xiàn)請(qǐng)求響應(yīng)信號(hào)最大組態(tài)下：P24P25

（QS1）（QS0）CPU指令隊(duì)列狀態(tài)信號(hào)，編碼見(jiàn)書(shū)P138表4-2。P28P27P26S2S1S0，這三條線(xiàn)是最大組態(tài)時(shí)8088給8288總線(xiàn)控制器發(fā)送控制代碼的。8288根據(jù)這一組碼產(chǎn)生有關(guān)存儲(chǔ)器或I/O訪(fǎng)問(wèn)的總線(xiàn)周期和所需要的控制信號(hào)。這些狀態(tài)線(xiàn)的編碼見(jiàn)書(shū)P138表4-1。P29LOCK：輸出，三態(tài)。該信號(hào)由前綴指令LOCK使其有效，且保持該條指令執(zhí)行完畢。當(dāng)其有效時(shí)，別的總線(xiàn)設(shè)備不能取得對(duì)系統(tǒng)總線(xiàn)的控制權(quán)。8088的引腳功能8088的引腳功能

P30P31RQ/GT0，RQ/GT1：是最大組態(tài)下DMA請(qǐng)求/允許信號(hào)。每一個(gè)腳都是雙向的。RQ/GT0比RQ/GT1有更高的優(yōu)先權(quán)。請(qǐng)求和允許的順序如下：1）要占用總線(xiàn)的的總線(xiàn)主設(shè)備輸送一個(gè)寬度為一個(gè)時(shí)鐘周期的脈沖給8088，表示請(qǐng)求使用總線(xiàn)；2）CPU在當(dāng)前總線(xiàn)周期的T4狀態(tài)，輸出一個(gè)寬度為一個(gè)時(shí)鐘周期的脈沖給該總線(xiàn)主設(shè)備，作為讓出總線(xiàn)的應(yīng)答信號(hào)。從下一個(gè)時(shí)鐘周期開(kāi)始，CPU釋放總線(xiàn)。3）當(dāng)總線(xiàn)主設(shè)備使用總線(xiàn)結(jié)束后，輸出一個(gè)時(shí)鐘周期的脈沖給CPU，表示總線(xiàn)請(qǐng)求結(jié)束，CPU在下一個(gè)時(shí)鐘周期開(kāi)始又控制總線(xiàn)。8088的引腳功能五、電源和地線(xiàn)P40VCC：電源線(xiàn)，要求加5V±10%的電壓P1P20

GND：地線(xiàn)。IBMPC/XTCPU子系統(tǒng)

IBMPC/XT的CPU子系統(tǒng)除了核心器件8088CPU以外，還需要附加：l

時(shí)鐘發(fā)生器8284l

總線(xiàn)控制器8288l

地址鎖存器l

數(shù)據(jù)總線(xiàn)驅(qū)動(dòng)器等。8284A時(shí)鐘發(fā)生器

8088內(nèi)沒(méi)有時(shí)鐘發(fā)生電路，8284就是供8088/86系列使用的單片時(shí)鐘發(fā)生器。它由時(shí)鐘電路、復(fù)位電路、準(zhǔn)備就緒電路3部分組成。CSYNCPCLKAEN1RDY1REDAYRDY2AEN2CLKGNDVccX1X2ASYNCEFIF/COSCRESRESET1234567891817161514131211108284引腳圖8284A時(shí)鐘發(fā)生器

l

時(shí)鐘發(fā)生電路X1，X2：外接石英晶體連接端EFI：外部振蕩源輸入端F/C：使用外振源還是由X1,X2端外接晶體振蕩器，低電平時(shí)外接晶體振蕩器。CLK：振蕩信號(hào)經(jīng)3分頻后產(chǎn)生的占空比為1/3的時(shí)鐘信號(hào)(4.77MHz)PLCK：對(duì)振源信號(hào)六分頻，占空比為1/2的外部時(shí)鐘，供定時(shí)/計(jì)數(shù)器使用。8284A時(shí)鐘發(fā)生器

l

時(shí)鐘發(fā)生電路OSC：晶振頻率輸出端，供顯示器用

PC/XT微機(jī)只使用一片8284A，外接14.31818MHz的晶體(這是IBM彩色圖形卡上必須使用的頻率)，OSC端輸出14.31818MHz的振蕩信號(hào)，CLK端輸出4.77MHz的時(shí)鐘信號(hào)，PCLK端輸出2.38MHz的外部時(shí)鐘信號(hào)。

CSYNC：時(shí)鐘同步輸入，為多個(gè)8284同步工作而設(shè)置，對(duì)由EFI引入的外部振蕩信號(hào)同步。使用X1、X2晶振時(shí)，此腳接地。8284A時(shí)鐘發(fā)生器

l

復(fù)位電路RES:復(fù)位信號(hào)輸入，用于產(chǎn)生使系統(tǒng)復(fù)位的輸出信號(hào)RESET，一般來(lái)自電源電路。RESET:復(fù)位信號(hào)輸出，由RES經(jīng)時(shí)鐘同步后輸出，接到CPU的RESET端，供CPU及整個(gè)系統(tǒng)復(fù)位用。l

準(zhǔn)備就緒電路RDY1，RDY2：準(zhǔn)備就緒輸入信號(hào)。有效時(shí)表明設(shè)備已經(jīng)準(zhǔn)備好傳送數(shù)據(jù)。AEN1，AEN2：用來(lái)決定對(duì)應(yīng)的RDY信號(hào)生效與否，若有效使RDY1和RDY2產(chǎn)生REDAY信號(hào)，否則插入等待周期。READY：輸出到CPU的準(zhǔn)備就緒信號(hào)ASYNC：準(zhǔn)備就緒輸入信號(hào)和時(shí)鐘信號(hào)進(jìn)行同步的方式（兩級(jí)同步或一級(jí)同步）選擇輸入端。8284A時(shí)鐘發(fā)生器8284A的功能：l產(chǎn)生恒定的時(shí)鐘信號(hào)對(duì)準(zhǔn)備好信號(hào)進(jìn)行同步對(duì)復(fù)位信號(hào)進(jìn)行同步l外部信號(hào)RDY和RES可以在任何時(shí)候到來(lái)，8284A把它們同步在時(shí)鐘下降沿時(shí)輸出READY和RESET信號(hào)到CPU。8288總線(xiàn)控制器

當(dāng)8088工作在最大組態(tài)方式時(shí)，就需要使用8288總線(xiàn)控制器來(lái)產(chǎn)生存儲(chǔ)器和I/O端口讀寫(xiě)操作的控制信號(hào)。在最大組態(tài)的系統(tǒng)中，命令信號(hào)和總線(xiàn)控制所需要的信號(hào)都是8288根據(jù)8088提供的狀態(tài)信號(hào)S0、S1、S2輸出的。IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVccS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC12345678910201918171615141312118288引腳圖8288總線(xiàn)控制器譯碼器狀態(tài)發(fā)生器命令信號(hào)MRDCMWTCAMWCIORCIOWCAIOWCINTA控制邏輯發(fā)生器控制信號(hào)DT/RDENMCE/PDENALES0S1S2CLKAENCENIOB8288的框圖如下：

8288總線(xiàn)控制器l總線(xiàn)控制信號(hào)ALE：地址鎖存允許信號(hào)DEN：數(shù)據(jù)允許信號(hào)DT/R：數(shù)據(jù)發(fā)送/接收控制信號(hào)8288總線(xiàn)控制器命令信號(hào)INTACPU中斷響應(yīng)的輸出信號(hào)MRDC對(duì)存儲(chǔ)器讀命令MWTC對(duì)存儲(chǔ)器寫(xiě)命令I(lǐng)ORC對(duì)I/O口讀命令I(lǐng)OWC對(duì)I/O口寫(xiě)命令A(yù)MWC提前一個(gè)時(shí)鐘周期對(duì)存儲(chǔ)器寫(xiě)命令A(yù)IOWC提前一個(gè)時(shí)鐘周期對(duì)I/O口寫(xiě)命令8288總線(xiàn)控制器l邏輯控制信號(hào)IOB：低電平時(shí),8288處于系統(tǒng)總線(xiàn)方式,在這種方式下，總線(xiàn)仲裁邏輯向8288的AEN輸入端發(fā)送低電平，表示總線(xiàn)可供使用。在多處理器使用一組總線(xiàn)的系統(tǒng)中必須使用系統(tǒng)總線(xiàn)方式。IBM/XT的8288即工作在此方式。高電平時(shí)8288工作于I/O總線(xiàn)方式，此時(shí)I/O命令總是允許的。在多處理器系統(tǒng)中，對(duì)于外部設(shè)備和存儲(chǔ)器總是歸某個(gè)處理器使用，則可使用此方式。CLK：接8284的時(shí)鐘輸出信號(hào)。8288總線(xiàn)控制器AEN：只有在該信號(hào)有效并延遲115ns后，8288才輸出命令信號(hào)和總線(xiàn)控制信號(hào)。即AEN為低電平時(shí)是CPU控制總線(xiàn)；AEN為高時(shí)是DMA控制總線(xiàn)。該引腳接來(lái)自總線(xiàn)仲裁電路的AENBRD信號(hào)。CEN：該引腳接總線(xiàn)仲裁電路的AEN’(即AENBRD的反相信號(hào))。當(dāng)AEN有效時(shí)，CEN為高電平，也有效，8288才處于正常工作狀態(tài)MCE/PDEN：設(shè)備級(jí)聯(lián)允許信號(hào)/外部數(shù)據(jù)允許信號(hào)。在IBMPC/XT中8288工作在系統(tǒng)總線(xiàn)方式，又只有一片8259，即沒(méi)有8259的級(jí)聯(lián)，因此該信號(hào)未使用。地址鎖存器l

地址鎖存器：Intel8282或74LS373當(dāng)?shù)刂锋i存允許信號(hào)ALE被送到373的選通端G上時(shí)，373就鎖存送到它的數(shù)據(jù)輸入端的數(shù)據(jù)。當(dāng)把一個(gè)低電平有效的信號(hào)送給輸出允許端(OE)時(shí)，373就把鎖存的數(shù)據(jù)從數(shù)據(jù)輸出端輸出。雙向總線(xiàn)驅(qū)動(dòng)器l

雙向總線(xiàn)驅(qū)動(dòng)器8088CPU數(shù)據(jù)總線(xiàn)的負(fù)載能力是有限的。為了增加8088的負(fù)載能力，尤其是組建較大系統(tǒng)時(shí)，在8088和系統(tǒng)數(shù)據(jù)總線(xiàn)間需使用雙向總線(xiàn)收/發(fā)驅(qū)動(dòng)器。用于雙向總線(xiàn)驅(qū)動(dòng)器的芯片有8286和74LS245。G：控制驅(qū)動(dòng)器A端和B端何時(shí)接通DIR：當(dāng)DIR輸入高電平時(shí)。數(shù)據(jù)從A傳到B；當(dāng)DIR輸入低電平時(shí)。數(shù)據(jù)從B傳到A。IBMPC/XT的控制核心系統(tǒng)加電時(shí)，電源正常后送來(lái)50μs的低電平信號(hào)，經(jīng)8284同步后送出高電平的RESET信號(hào)給8088，使系統(tǒng)復(fù)位。8088處于最大組態(tài)，8288處于系統(tǒng)總線(xiàn)工作方式。當(dāng)總線(xiàn)仲裁電路使8288的AEN為低電平時(shí)，表明8088CPU控制總線(xiàn)。在總線(xiàn)周期T1期間，8088輸出地址信息，8288輸出ALE地址鎖存信號(hào)，將地址信息選通到地址鎖存器中，并在A(yíng)ENBRD為低電平時(shí)把地址信息送到地址總線(xiàn)上。IBMPC/XT的控制核心從T2開(kāi)始，AD7~AD0切換成數(shù)據(jù)總線(xiàn)，同時(shí)8288據(jù)S2S1S0發(fā)出數(shù)據(jù)允許信號(hào)DEN，控制數(shù)據(jù)收發(fā)器工作，把8088的的數(shù)據(jù)總線(xiàn)與系統(tǒng)數(shù)據(jù)總線(xiàn)接通，并發(fā)出收/發(fā)控制信號(hào)DT/R，控制數(shù)據(jù)傳送的方向。8288還發(fā)出有關(guān)的讀寫(xiě)命令，執(zhí)行總線(xiàn)周期所規(guī)定的操作。CPU在T3狀態(tài)采樣其READY信號(hào)（該信號(hào)由8284對(duì)RDY1同步后產(chǎn)生）。若此時(shí)READY信號(hào)為低電平，則T3狀態(tài)后就插入TW等待狀態(tài)，并在TW狀態(tài)開(kāi)始時(shí)繼續(xù)采樣READY線(xiàn)，直到READY變高后才在下一個(gè)時(shí)鐘周期進(jìn)入T4狀態(tài)，結(jié)束本次總線(xiàn)周期。時(shí)鐘周期、總線(xiàn)周期和指令周期

l

時(shí)鐘周期(T狀態(tài))：時(shí)鐘周期是CPU處理動(dòng)作的最小時(shí)間單位。微機(jī)系統(tǒng)的操作都是在系統(tǒng)時(shí)鐘的嚴(yán)格控制下按順序進(jìn)行的。8088CPU的標(biāo)準(zhǔn)時(shí)鐘頻率為5MHz，故其時(shí)鐘周期或一個(gè)T狀態(tài)為200ns。在IBMPC中，系統(tǒng)時(shí)鐘頻率為4.77MHz，故一個(gè)T狀態(tài)為210ns。8088CPU的時(shí)鐘頻率是由時(shí)鐘信號(hào)發(fā)生器8284A提供的，它是將14.318318MHZ晶振經(jīng)8284A三分頻后得到的。l

總線(xiàn)周期：CPU訪(fǎng)問(wèn)一次存儲(chǔ)器或輸入輸出端口所需的時(shí)間。訪(fǎng)問(wèn)一次即進(jìn)行一次讀或?qū)?。?duì)于8088CPU，一次讀/寫(xiě)只能讀/寫(xiě)一個(gè)字節(jié)。而8086CPU，一次讀/寫(xiě)能讀/寫(xiě)一個(gè)字?？偩€(xiàn)周期發(fā)生在下列兩種情況下：1）取指令時(shí)發(fā)生總線(xiàn)周期；2）EU在執(zhí)行指令過(guò)程中要與內(nèi)存或I/O口交換數(shù)據(jù)時(shí)發(fā)生總線(xiàn)周期。CPU在不執(zhí)行總線(xiàn)操作時(shí)，總線(xiàn)處于總線(xiàn)空閑周期?；究偩€(xiàn)周期：一個(gè)基本總線(xiàn)周期由4個(gè)T狀態(tài)組成，即T1、T2、T3、T4。各狀態(tài)時(shí)操作如下：T1：CPU輸出存儲(chǔ)器或I/O口地址信息并鎖存；T2：CPU輸出讀/寫(xiě)控制信號(hào)；T3：數(shù)據(jù)有效；