ch1-微型計(jì)算機(jī)概述

第1章微型計(jì)算機(jī)概述1.1微型計(jì)算機(jī)的分類

1.2嵌入式計(jì)算機(jī)概述1.3微處理器的分類1.4微型計(jì)算機(jī)的硬件結(jié)構(gòu)1.5微型計(jì)算機(jī)的工作原理1.1微型計(jì)算機(jī)分類通用計(jì)算機(jī)(general-purposecomputer)1.1微型計(jì)算機(jī)分類專用計(jì)算機(jī)/嵌入式計(jì)算機(jī)(embeddedsystems)Definition:Embeddedsystem:anydevicethatincludesaprogrammablecomputerbutisnotitselfageneral-purposecomputer.嵌入式系統(tǒng)是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專用計(jì)算機(jī)系統(tǒng)1.2嵌入式計(jì)算機(jī)概述2.1.1嵌入式系統(tǒng)的應(yīng)用范圍1.2.2嵌入式系統(tǒng)的處理器1.2.2嵌入式系統(tǒng)的處理器1.2.2嵌入式系統(tǒng)的處理器1.2.3嵌入式開發(fā)系統(tǒng)所使用的語(yǔ)言1.2.4嵌入式系統(tǒng)的操作系統(tǒng)1.3微處理器的分類1微處理器(MPU：Micro-ProcessorUnit,CPU)必須在電路板上完成嵌入式系統(tǒng)功能。將MPU和其必要外設(shè)裝配在一起的電路板稱為單板機(jī)。X862微控制器(MCU：Micro-ControllerUnit)將整個(gè)計(jì)算機(jī)硬件系統(tǒng)集成到一個(gè)芯片中，內(nèi)部以某種微處理器為核心，并對(duì)ROM、RAM、總線、總線邏輯、定時(shí)器/計(jì)數(shù)器、I/O、串行口、A/D轉(zhuǎn)換、D/A轉(zhuǎn)換等必要外設(shè)加以集成。Intel8051,ARM7系列1.3微處理器的分類單片機(jī)3數(shù)字信號(hào)處理器(DSP:DigitalSignalProcessor)對(duì)系統(tǒng)結(jié)構(gòu)和指令進(jìn)行特殊設(shè)計(jì)，使其適合于執(zhí)行DSP算法，編譯效率較高，指令執(zhí)行速度也快。TITMS320C301.3微處理器的分類1.3.2常用微控制器1.3.2常用微控制器1.3.2常用微控制器4月17日，美國(guó)調(diào)研公司Gartner公司發(fā)布了2011年全球半導(dǎo)體銷售年報(bào)。根據(jù)年報(bào)，2011年全球半導(dǎo)體的銷售額為3068億美元，較2010年增長(zhǎng)1.8%。

1.4微型計(jì)算機(jī)硬件結(jié)構(gòu)微機(jī)系統(tǒng)基本組成任何一個(gè)計(jì)算機(jī)系統(tǒng)都是由：硬件系統(tǒng)（Hardware）軟件系統(tǒng)（Software）硬件系統(tǒng)和軟件系統(tǒng)相輔相成，好的軟件系統(tǒng)要好的硬件系統(tǒng)支持，好的硬件系統(tǒng)也要好的軟件系統(tǒng)支持存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU1.4微型計(jì)算機(jī)硬件結(jié)構(gòu)微機(jī)的硬件由CPU、存儲(chǔ)器、輸入/輸出設(shè)備構(gòu)成；輸入/輸出設(shè)備通過(guò)輸入/輸出接口與系統(tǒng)相連；

(輸入/輸出接口簡(jiǎn)稱I/O接口)各部件通過(guò)總線連接。構(gòu)成部件(1)總線

總線是連接多個(gè)功能部件的一組公共信號(hào)線微機(jī)中各功能部件之間的信息是通過(guò)總線傳輸總線BUS存儲(chǔ)器I/O接口輸入設(shè)備I/O接口輸出設(shè)備CPUISA插槽PCI插槽AGP插槽北橋芯片組南橋芯片組內(nèi)存插槽CPU插槽IDE接口軟驅(qū)接口并口連接器串口連接器ROMBIOS鼠標(biāo)鍵盤USB接口主板電源插座550MHzIDE2PentiumIII北橋440BXAGP南橋PIIX4ECMOS&RTCUSB超級(jí)I/OIDE1COM1COM2LPT1550MHzL1CacheL2Cache處理機(jī)總線100MHz100MHzPCI總線33MHzPCI插槽ISA插槽ISA總線8MHz內(nèi)存條ROMBIOS顯示器硬盤光驅(qū)軟驅(qū)鍵盤鼠標(biāo)打印機(jī)MODEM66MHz顯卡

按信號(hào)的作用，總線分為三類：地址總線、數(shù)據(jù)總線、控制總線存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU(1)總線地址總線AB(AddressBus)：?jiǎn)蜗蛴脕?lái)傳送CPU輸出的地址信號(hào)，確定被訪問(wèn)的存儲(chǔ)單元、I/O端口。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU(1)總線地址總線的條數(shù)決定CPU的尋址能力。10根→21010241K

20根→2201024K1M32根→232

22

×2304G36根→

23626

×23064G(1)總線數(shù)據(jù)總線DB(DataBus)：雙向用來(lái)在CPU與存儲(chǔ)器、I/O接口之間進(jìn)行數(shù)據(jù)傳送。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU(1)總線數(shù)據(jù)總線的條數(shù)決定一次可最多傳送數(shù)據(jù)的寬度。8根→一次傳送8位16根→一次傳送16位32根→一次傳送32位64根→一次傳送64位(1)總線控制總線CB(ControlBus)：用于傳送各種控制信號(hào)。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU

有的是CPU發(fā)出，如讀控制信號(hào)、寫控制信號(hào)；有的是發(fā)向CPU，如外設(shè)向CPU發(fā)出的中斷申請(qǐng)信號(hào)。(1)總線(2)中央處理器CPU

計(jì)算機(jī)的核心部件用來(lái)實(shí)現(xiàn)指令的自動(dòng)裝入和自動(dòng)執(zhí)行，實(shí)現(xiàn)計(jì)算機(jī)本身的自動(dòng)化。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPUCPU結(jié)構(gòu)示意圖地址信號(hào)標(biāo)志寄存器指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP數(shù)據(jù)信號(hào)控制信號(hào)ALUALU控制器DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組BIUABDBCB地址加法器指令隊(duì)列PSW標(biāo)志寄存器EU運(yùn)算器DSESSSCSIP數(shù)據(jù)暫存器執(zhí)行部件控制電路指令譯碼器總線接口控制電路AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組ABDBCB地址加法器指令隊(duì)列PSW標(biāo)志寄存器運(yùn)算器8088編程結(jié)構(gòu)

指令指針控制ROM控制部件地址生成(U流水線)地址生成(V流水線)ALU(U流水線)ALU(V流水線)整數(shù)寄存器組桶形移位器8K字節(jié)數(shù)據(jù)高速緩存TLB浮點(diǎn)部件控制寄存器組加法除法乘法總線部件

頁(yè)面部件預(yù)取緩沖器指令譯碼器8K字節(jié)代碼高速緩存TLB

分支目標(biāo)緩沖器

分支檢驗(yàn)與目標(biāo)地址

預(yù)取地址控制64位數(shù)據(jù)總線32位地址總線32位地址總線64位數(shù)據(jù)總線256323232323232Pentium內(nèi)部結(jié)構(gòu)內(nèi)存是存儲(chǔ)程序和數(shù)據(jù)的部件，由地址譯碼器、內(nèi)存單元等構(gòu)成。n根CPU地址線AB數(shù)據(jù)線DB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…1111內(nèi)存結(jié)構(gòu)示意圖(3)內(nèi)存

內(nèi)存單元內(nèi)存單元的地址內(nèi)存單元的內(nèi)容對(duì)內(nèi)存的讀/寫操作存儲(chǔ)信息的基本單元。每片內(nèi)存芯片有若干個(gè)內(nèi)存單元。每個(gè)單元可存儲(chǔ)8位二進(jìn)制數(shù)。n根CPU地址線AB數(shù)據(jù)線DB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…1111(3)內(nèi)存

內(nèi)存單元的地址為區(qū)分各內(nèi)存單元，每個(gè)內(nèi)存單元對(duì)應(yīng)有一個(gè)地址。地址線上的數(shù)據(jù)經(jīng)譯碼后只有唯一的內(nèi)存單元被選中。n根CPU地址線AB數(shù)據(jù)線DB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…1111

內(nèi)存單元的內(nèi)容每個(gè)內(nèi)存單元所存儲(chǔ)的二進(jìn)制數(shù)據(jù)。n根CPU地址線AB數(shù)據(jù)線DB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…1111

對(duì)內(nèi)存的讀/寫操作

CPU發(fā)出地址信號(hào)，選中相應(yīng)的內(nèi)存單元。若是讀操作，CPU發(fā)出內(nèi)存讀控制信號(hào)，被選中的內(nèi)存單元將其內(nèi)容經(jīng)數(shù)據(jù)總線送入CPU。若是寫操作，CPU發(fā)出內(nèi)存寫控制信號(hào)，

CPU將欲寫的內(nèi)容經(jīng)數(shù)據(jù)總線，寫入被選中的內(nèi)存單元。n根CPU地址線AB控制線CB地址譯碼器1100110000110011101010101111000010001000地址00...0000地址00...0001地址00...0010地址00...0011地址11…1111數(shù)據(jù)線DB外設(shè)的電信號(hào)、運(yùn)行速度與CPU不匹配，不能與CPU直接相連，必須通過(guò)I/O接口與CPU相連。存儲(chǔ)器I/O接口輸入設(shè)備I/O接口數(shù)據(jù)總線DB控制總線CB地址總線AB輸出設(shè)備CPU(4)外設(shè)和輸入/輸出接口（I/O接口）鍵盤→鍵盤接口顯示器→顯示卡鼠標(biāo)→串行接口網(wǎng)絡(luò)→網(wǎng)卡

打印機(jī)→并行接口音箱、麥可風(fēng)→聲卡IDE2PentiumIII北橋440BX南橋PIIX4ECMOS&RTCUSB超級(jí)I/OIDE1COM2LPT1L1CacheL2CachePCI插槽ISA插槽內(nèi)存條ROMBIOS顯示器硬盤光驅(qū)鍵盤鼠標(biāo)打印機(jī)MODEM顯卡I/O接口結(jié)構(gòu)示意圖CPU通過(guò)對(duì)I/O端口進(jìn)行讀/寫操作，實(shí)現(xiàn)對(duì)外設(shè)的控制。I/O端口1I/O端口2I/O端口3地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU

I/O端口

I/O端口的地址

I/O端口的內(nèi)容對(duì)I/O端口的讀/寫操作I/O接口內(nèi)部通常有一個(gè)或多個(gè)寄存器，用以存放各種信息，稱I/O寄存器或I/O端口。I/O端口1I/O端口2I/O端口3地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU

I/O端口的地址為區(qū)分各I/O端口，每個(gè)端口對(duì)應(yīng)有一個(gè)端口地址。I/O端口1(23H端口)I/O端口2(24H端口)I/O端口3(25H端口地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPUI/O端口的內(nèi)容10010101(狀態(tài)端口)01101010(數(shù)據(jù)端口)11000110(控制端口)地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU根據(jù)存放內(nèi)容的不同，又可分為：狀態(tài)端口，數(shù)據(jù)端口，控制端口

指I/O端口存放的二進(jìn)制數(shù)據(jù)。

對(duì)I/O端口的讀/寫操作：（與內(nèi)存的讀/寫操作相類似）

CPU發(fā)出地址信號(hào)，選中相應(yīng)的I/O端口。若是讀操作，CPU發(fā)出I/O端口讀控制信號(hào)，被選中的I/O端口將其內(nèi)容經(jīng)數(shù)據(jù)總線送入CPU。若是寫操作，CPU發(fā)出I/O端口寫控制信號(hào)，

CPU將欲寫的內(nèi)容經(jīng)數(shù)據(jù)總線，寫入被選中的I/O端口中。I/O端口1(23H端口)I/O端口2(24H端口)I/O端口3(25H端口地址譯碼數(shù)據(jù)緩沖控制電路外設(shè)ABDBCBCPU1.5微型計(jì)算機(jī)的工作過(guò)程計(jì)算機(jī)的工作原理是：“存儲(chǔ)程序”+“程序控制”CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP微機(jī)的工作過(guò)程分三階段：

取指令譯碼執(zhí)行指令取指令階段（CPU讀內(nèi)存操作）：

地址經(jīng)地址寄存器→地址總線→地址譯碼器,選中指令所在的內(nèi)存單元CPU發(fā)出內(nèi)存讀控制信號(hào)

指令從內(nèi)存→數(shù)據(jù)總線→數(shù)據(jù)暫存器→指令寄存器

指令譯碼器對(duì)指令進(jìn)行譯碼

由IP給出指令在內(nèi)存的地址標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP執(zhí)行指令階段：經(jīng)譯碼后的指令，由控制電路發(fā)出控制信號(hào)去執(zhí)行。CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP不同的指令，CPU的具體執(zhí)行過(guò)程不同。CPU可執(zhí)行的操作通常有數(shù)據(jù)傳送、算術(shù)邏輯運(yùn)算等等。當(dāng)一條指令需要從內(nèi)存或I/O端口取得或存放數(shù)據(jù)時(shí)，CPU在執(zhí)行階段，需對(duì)指令指定的內(nèi)存單元或I/O端口進(jìn)行讀/寫操作。例

指令1：將寄存器R1與R3的內(nèi)容相加，結(jié)果存在R3中。

指令1在CPU內(nèi)部即可完成CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線CB地址譯碼器、、、指令1指令2指令3指令4、、、、、、數(shù)據(jù)1數(shù)據(jù)2數(shù)據(jù)3、、、指令寄存器數(shù)據(jù)暫存器控制電路指令譯碼器地址寄存器指令指針寄存器R1R2R3R4寄存器組運(yùn)算器IP工作寄存器的讀寫例

指令2：將內(nèi)存中的數(shù)據(jù)2送至CPU的寄存器R2中指令2的執(zhí)行階段包括一個(gè)到內(nèi)存取數(shù)(即讀內(nèi)存)的過(guò)程。CPU總線內(nèi)存標(biāo)志寄存器地址總線AB程序數(shù)據(jù)數(shù)據(jù)總線DB控制總線