chapter21門電路和組合邏輯電路

第21章門電路和組合邏輯電路

電工學(xué)教研室返回目錄21.1數(shù)字電路概述21.2晶體管的開關(guān)特性21.3分立元件門電路21.4TTL門電路21.5MOS門電路21.6邏輯代數(shù)21.7組合邏輯電路的分析與綜合21.8加法器21.9編碼器21.10譯碼器及顯示電路21.11數(shù)據(jù)分配器及數(shù)據(jù)選擇器21.1數(shù)字電路概述21.1.1電子電路中的信號(hào)模擬信號(hào)數(shù)字信號(hào)（脈沖信號(hào)）時(shí)間上連續(xù)變化的時(shí)間和幅度都是跳變的處理此類信號(hào)的電路模擬電路處理此類信號(hào)的電路數(shù)字電路特點(diǎn)：注重電路的輸入、輸出大小、相位關(guān)系特點(diǎn)：注重電路的輸入、輸出的邏輯關(guān)系返回目錄21.1.2脈沖信號(hào)的波形及參數(shù)脈沖是一種躍變信號(hào),并且持續(xù)時(shí)間短暫矩形波尖頂波返回目錄實(shí)際矩形波的特征脈沖幅度信號(hào)變化的最大值0.9A0.1Atf脈沖上升沿tr0.5Atp脈沖下降沿脈沖寬度返回目錄正脈沖負(fù)脈沖脈沖信號(hào)變化后的電平值比初始電平值高脈沖信號(hào)變化后的電平值比初始電平值低返回目錄21.1.3脈沖信號(hào)的邏輯狀態(tài)脈沖信號(hào)的狀態(tài)高電平

用1表示低電平

用0表示返回目錄21.2晶體管的開關(guān)特性

UiUoKUccRK開輸出高電平K閉輸出低電平輸入信號(hào)控制開關(guān)狀態(tài)可用三極管代替返回目錄晶體管的三種工作狀態(tài)三極管是數(shù)字電路中最基本的開關(guān)元件，通常不是工作在飽和區(qū)就是工作在截止區(qū)。放大區(qū)只是出現(xiàn)在三極由飽和變?yōu)榻刂?、由截止變?yōu)轱柡偷倪^渡過程中。飽和區(qū)截止區(qū)放大區(qū)返回目錄晶體管結(jié)電壓的典型數(shù)據(jù)

管型

工作狀態(tài)

飽和

放大

截止開始截止可靠截止硅管(NPN)鍺管(PNP)返回目錄例：如圖所示電路中，當(dāng)輸入電壓分別為和時(shí)，試問晶體管處于何種工作狀態(tài)？返回目錄解：當(dāng)時(shí)，晶體管已處于深度飽和狀態(tài)。晶體管臨界飽和時(shí)的基極電流當(dāng)時(shí)，晶體管處于放大狀態(tài)晶體管可靠截止。當(dāng)時(shí)，返回目錄21.3分立元件門電路21.3.1門電路的基本概念門不滿足條件的電信號(hào)能夠通過“門”不能夠通過“門”滿足條件的電信號(hào)就是一種開關(guān)用電路做成這種開關(guān)稱為“門電路”結(jié)論:門電路輸入信號(hào)與輸出信號(hào)之間存在一定的邏輯關(guān)系返回目錄門電路門電路的輸入和輸出信號(hào)都是用電位（或叫電平）高低表示負(fù)邏輯正邏輯高電平用“1”表示低電平用“0”表示高電平用“0”表示低電平用“1”表示輸入信號(hào)輸出信號(hào)返回目錄1?！芭c”門（“與”邏輯）A、B、C都滿足一定條件時(shí)，事件Y

才發(fā)生。EYABCY＝A?B?C

燈Y亮的條件：A“與”B“與”C同時(shí)接通A＝1、B＝1、C＝1Y＝1A、B、C有一個(gè)為0Y＝0邏輯乘邏輯與返回目錄&與門的邏輯符號(hào)ABCY返回目錄2?！盎颉遍T（“或”邏輯）A、B、C

只要有一個(gè)滿足條件時(shí),事件Y

就發(fā)生.AEYBC

燈Y亮的條件：A“或”B“或”C只要有一個(gè)接通A＝1“或”B＝1“或”C＝1Y＝1A、B、C都為0Y＝0Y=A+B+C邏輯加邏輯或返回目錄ABCY或門的邏輯符號(hào)返回目錄3。“非”門（“非”邏輯）A滿足條件時(shí)，事件Y不發(fā)生A不滿足條件時(shí)，事件Y發(fā)生AEYR燈Y亮的條件：A

不接通A＝0Y＝1A＝1Y＝0燈Y不亮的條件：A

接通邏輯非返回目錄AY非門的邏輯符號(hào)1返回目錄21.3.2二極管“與”門電路YDADBAB+U+12VCDC

0000.30030.30300.30330.33000.33030.33300.33333輸入端輸出端二極管返回目錄“與”邏輯狀態(tài)表（真值表）

A

B

C

Y000000100

10001

101000101011001111Y＝A?B?C0表示低電平1表示高電平返回目錄21.3.3二極管“或”門電路YDADBAB-12VDCCR

00000033.30303.30333.33003.33033.33303.33333.3輸入端輸出端返回目錄“或”邏輯狀態(tài)表（真值表）

A

BC

Y000000110

10101

111001101111011111Y=A+B+C返回目錄21.3.4晶體管“非”門電路RKAY+UCCRBRC-UBB工作狀態(tài):飽和

截止

uA

uY

3V

0.3

0V

3.3

加負(fù)電源為了可靠截止

A

Y0110“非”邏輯狀態(tài)表（真值表）返回目錄基本門電路“非”門電路“或”門電路“與”門電路不同組合組合電路DY+12V+3VDADBAB+12VDCCRKRBRRC與門非門與非門返回目錄“與非”邏輯狀態(tài)表（真值表）

A

B

C

Y000100110

10101

111001101111011110全“1”出“0”,有“0”出“1”返回目錄思考題：用二極管“或”門和晶體管“非”門聯(lián)接成“或非”門電路，并列出它的邏輯狀態(tài)表。返回目錄21.4TTL門電路TTL是一種集成門電路21.4.1TTL“與非”門電路+5VYR4R2R13kT2R5R3T3T4T1T5ABC7503k360100返回目錄1.輸入端不全為“1”的情況YR4R2R13kT2R5R3T3T4T1T5AB7503k360100C0.3V1V電位接近電源電壓使T3，T4導(dǎo)通輸出端電位截止負(fù)載拉電流該電壓不足以使T2、T5導(dǎo)通2.輸入端全為“1”的情況YR4R2R13kT2R5R3T3T4T1T5ABC7503k360100全接高電平“3V”導(dǎo)通鉗位在2.1V約1V都截止負(fù)載門灌電流輸出端電位3V3V3V兩種實(shí)際的TTL”與非“門芯片CT74LS20(4輸入2門)CT74LS00(2輸入4門)返回目錄TTL“與非”門的特性及技術(shù)參數(shù)

1.TTL“與非”門的電壓傳輸特性返回目錄2.輸出高電平電壓UOH和輸出低電平電壓UOL輸出高電平電壓UOH對(duì)應(yīng)于AB段輸出電壓輸出低電平電壓UOL對(duì)應(yīng)于DE段輸出電壓通用TTL“與非”門典型值返回目錄3.噪聲容限電壓

低電平噪聲容限電壓

UNL在保證輸出的高電平電壓不低于額定值90％的條件下所容許疊加在輸入低電平上的最大噪聲（或干擾）電壓。是在保證條件下所容許的最大輸入低電平電壓返回目錄3.噪聲容限電壓

高電平噪聲容限電壓

UNH在保證輸出的低電平電壓的條件下所容許疊加在輸入高電平（極性和輸入信號(hào)相反）的最大噪聲（干擾）電壓在上述保證條件下所容的最小輸入高電平電壓返回目錄例如：設(shè)TTL“與非”門的數(shù)據(jù)為則：返回目錄5。扇出系數(shù)NO指一個(gè)“與非”門能帶同類門的最大數(shù)目，表示帶負(fù)載能力對(duì)TTL“與非”門如何計(jì)算NO返回目錄前后級(jí)之間的電流關(guān)系&前級(jí)&后級(jí)前級(jí)輸出高電平前級(jí)流出電流

IOH（拉電流）輸入高電平電流IiH返回目錄前后級(jí)之間的電流關(guān)系&前級(jí)&后級(jí)前級(jí)輸出低電平流入前級(jí)電流

IOL（灌電流）輸入低電平電流

IiL返回目錄關(guān)于電流的技術(shù)參數(shù)返回目錄前級(jí)輸出為高電平時(shí)IOHIiH1IiH3IiH2IiHN輸出高電平時(shí)，流出前級(jí)的電流（拉電流）：前級(jí)輸出高電平返回目錄前級(jí)輸出為低電平時(shí)IOLIiL1IiL3IiL2IiLN輸出低電平時(shí)，流入前級(jí)的電流（灌電流）：前級(jí)輸出低電平返回目錄6.平均傳輸延遲時(shí)間tuiotuoo50%50%tpd1tpd2平均傳輸延遲時(shí)間注意：此值愈小愈好上升延遲時(shí)間下降延遲時(shí)間返回目錄21.4.2三態(tài)輸出“與非”門電路YR4R2R1T2R5R3T3T4T1T5AB＋UCCDE輸入端使能端輸出端圖形符號(hào)&ABYE返回目錄R4R2R1T2R5R3T3T4T1T5DABE＝1Y＋UCC截止決定于A、B的狀態(tài)，實(shí)現(xiàn)“與非”邏輯關(guān)系工作原理返回目錄R4R2R1T2R5R3T3T4T1T5DABE＝0Y＋UCC1V截止1V截止輸出端處于高阻狀態(tài)，相當(dāng)于開路狀態(tài)工作原理高電平時(shí)高阻狀態(tài)返回目錄E1E2E3總線（母線）０１０三態(tài)門主要作為TTL電路與總線間的接口電路用途：此時(shí)接受G2的輸出。G1、G3呈高阻狀態(tài)返回目錄

控制端E

輸入端

輸出端Y

A

B10011010111100

X

X高阻三態(tài)輸出“與非”門的邏輯狀態(tài)表返回目錄+5VYR4R2R13kT2R5R3T3T4T1T5ABC7503k100+5VYR2R13kT2R3T1T5ABC750RLU21.4.3集電極開路“與非”門電路(OC門)返回目錄&OC門電路的符號(hào)注意與普通與非門的區(qū)別返回目錄&&&Y1Y2Y3YOC門可以實(shí)現(xiàn)“線與”功能Y=Y1Y2Y3UCCRL“線與”輸出端直接相連返回目錄21.5MOS門電路21.5.1NMOS門電路1.NMOS“非”門電路AYUDDT1T2驅(qū)動(dòng)管負(fù)載管AYUDD等效電路返回目錄AYUDDT1T2BT32.NMOS“與非”門電路兩個(gè)驅(qū)動(dòng)管串聯(lián)A、B一個(gè)或全接低電平時(shí)，驅(qū)動(dòng)管截止輸出端輸出高電平A、B接高電平時(shí)，T1與T2導(dǎo)通輸出端輸出低電平返回目錄3.NMOS“或非”門電路YUDDT1T2ABT3兩個(gè)驅(qū)動(dòng)管并聯(lián)A、B接低電平時(shí)，T1與T2截止輸出端輸出高電平A、B一個(gè)或全接高電平時(shí)，相應(yīng)驅(qū)動(dòng)管導(dǎo)通輸出端輸出低電平返回目錄21.5.2CMOS門電路1。CMOS“非”門電路＋UDDST2DT1AYSDN溝道P溝道互補(bǔ)對(duì)稱結(jié)構(gòu)CMOS電路返回目錄工作原理A＝0＋UDDST2DT1YSD截止導(dǎo)通輸出Y＝1返回目錄工作原理A＝1＋UDDST2DT1YSD導(dǎo)通截止輸出Y＝0返回目錄2.CMOS“與非”門電路＋UDDT3T2AYT1BT4N溝道增強(qiáng)型管兩管串聯(lián)驅(qū)動(dòng)管P溝道增強(qiáng)型管兩管并聯(lián)負(fù)載管返回目錄A＝1＋UDDT3T2YT1T4B＝1導(dǎo)通電阻很低截止電阻很高＝12.CMOS“與非”門電路返回目錄A＝0＋UDDT3T2YT1T4B＝1截止電阻很高導(dǎo)通電阻很低＝02.CMOS“與非”門電路返回目錄3.CMOS“或非”門電路＋UDDT3T2AT1T4BN

溝道增強(qiáng)型管兩管并聯(lián)驅(qū)動(dòng)管P

溝道增強(qiáng)型管兩管串聯(lián)負(fù)載管返回目錄＋UDDT3T2T1T4A＝0B＝0截止導(dǎo)通Y＝13.CMOS“或非”門電路返回目錄＋UDDT3T2T1T4A＝0B＝1截止導(dǎo)通Y＝03.CMOS“或非”門電路返回目錄4.CMOS

傳輸門電路UDDT1T2uIuOSSDD控制極控制極＝1＝0傳輸門導(dǎo)通uO＝uI返回目錄4.CMOS

傳輸門電路UDDT1T2uIuOSSDD控制極控制極＝0＝1傳輸門不導(dǎo)通uO＝uI關(guān)系不存在返回目錄uIuOTG1與“非”門組成的開關(guān)電路uIuOTGCMOS

傳輸門電路圖形符號(hào)返回目錄2.5.３CMOS電路的優(yōu)點(diǎn)１、靜態(tài)功耗?。ㄖ挥?。01mW)。２、允許電源電壓范圍寬（318V）。3、扇出系數(shù)大，抗噪容限大。CMOS電路的缺點(diǎn)2、集成度較低１、制造工藝復(fù)雜。返回目錄21.6邏輯代數(shù)21.6.1邏輯代數(shù)運(yùn)算法則在邏輯代數(shù)中，用“1”、“0”表示兩種狀態(tài)普通代數(shù)表示數(shù)量關(guān)系邏輯代數(shù)表示邏輯關(guān)系邏輯代數(shù)中基本運(yùn)算邏輯乘（“與”運(yùn)算）

邏輯加（“或”運(yùn)算）

求反（“非”運(yùn)算）

返回目錄0?0=0?1=1?0=01?1=10+0=00+1=1+0=1+1=1由三種基本的邏輯運(yùn)算關(guān)系得以下運(yùn)算結(jié)論返回目錄1.基本運(yùn)算法則1.

A?0=0?A=02.

A?1=1?A=A0A

3.

A?A=A1A

A

A

4.A

A

5.A+0=A

0A

返回目錄1A

7.

A+A=A6.A+1=18.A

A

A

9.返回目錄普通代數(shù)能否寫成這種形式？交換律結(jié)合律分配律10.A+B=B+A11.A?B=B?A13.A+B+C=A+(B+C)=(A+B)+C12.ABC=(AB)C=A(BC)14.A(B+C)=AB+AC15.A+BC=(A+B)(A+C)2.運(yùn)算規(guī)律返回目錄16.A（A+B）=A證明：A（A+B）=AA＋AB＝A＋AB＝A（1＋B）＝A吸收律17.18.19.證明：20.21.返回目錄吸收律（摩根定律）21.22.證明：23.返回目錄21.6.2邏輯函數(shù)邏輯函數(shù)Y＝（A、B、C········）A、B、C

是輸入變量，Y是輸出變量。字母上無反號(hào)的叫原變量，有反號(hào)的叫反變量。任何一件具體事物的因果關(guān)系都可以用一個(gè)邏輯函數(shù)描述邏輯函數(shù)常用等方法描述邏輯狀態(tài)表邏輯式邏輯圖卡諾圖返回目錄舉重裁判電路BC

A

Y主裁判控制按鈕副裁判控制按鈕只有當(dāng)主裁判按下按鈕A，同時(shí)至少有一名副裁判按下按鈕B或C時(shí)，指示燈Y才會(huì)亮。指示燈Y的狀態(tài)是按鈕A、B、C狀態(tài)的函數(shù)A＝1、B＝1、C＝1表示三個(gè)按鈕按下的狀態(tài)，A＝0、B＝0、C＝0表示三個(gè)按鈕沒有按下的狀態(tài)，Y＝1指示燈亮，Y＝0表示指示燈不亮。Y＝（A、B、C）返回目錄21.6.2邏輯函數(shù)的表示方法一、邏輯真值表以表格的形式表示輸入、輸出變量的邏輯狀態(tài)關(guān)系舉重裁判電路的邏輯狀態(tài)表

輸入輸出

Y

ABC

00000101001110010111011100000111二、邏輯函數(shù)式用“與”、“或”、“非”

等邏輯運(yùn)算的組合式，表示邏輯函數(shù)的輸入與輸出的關(guān)系的邏輯狀態(tài)關(guān)系。BC

A

Y舉重裁判電路的邏輯函數(shù)式Y(jié)＝A（B+C）返回目錄三、邏輯圖用“與”、“或”、“非”

等相應(yīng)的邏輯符號(hào)表示函數(shù)關(guān)系Y＝A（B+C）或門，實(shí)現(xiàn)Y1＝B+C&ABCYY1與門，實(shí)現(xiàn)Y＝Y(jié)1

?A返回目錄四、卡諾圖在n變量邏輯函數(shù)中，若m為包含

n個(gè)因子的乘積項(xiàng)，而且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)一次，稱m為該組變量的最小項(xiàng)。例如：A、B、C三變量的最小項(xiàng)有共8個(gè)最小項(xiàng)（23個(gè)）n個(gè)變量共有個(gè)最小項(xiàng)最小項(xiàng)返回目錄

若兩個(gè)最小項(xiàng)只有一個(gè)變量以原、反區(qū)別，稱它們邏輯相鄰。如只有C變量以原、反區(qū)別，具有相鄰性邏輯相鄰的項(xiàng)可以合并，消去一個(gè)因子。最小項(xiàng)有如下重要性質(zhì)：1.在輸入變量的任何取值下,必有一個(gè)最小項(xiàng),而且僅有一個(gè)最小項(xiàng)的值為12.任意兩個(gè)最小項(xiàng)的乘積為03.全體最小項(xiàng)之和為14.具有相鄰性的兩個(gè)最小項(xiàng)之和可以合并成一項(xiàng)并消去一個(gè)因子返回目錄卡諾圖卡諾圖卡諾圖的每一個(gè)方塊（最小項(xiàng)）代表一種輸入組合，并且把對(duì)應(yīng)的輸入組合注明在陣列圖的左方和上方。是與變量的最小項(xiàng)對(duì)應(yīng)的按一定規(guī)則排列的方格圖，每一個(gè)小方格填入一個(gè)最小.項(xiàng)。返回目錄單元編號(hào)0010填入ABCD＝0100函數(shù)值四變量卡諾圖只有一項(xiàng)不同返回目錄

輸入輸出

Y

ABC

00000101001110010111011100000111

舉重裁判電路卡諾圖返回目錄用卡諾圖表示邏輯函數(shù)邏輯函數(shù)最小項(xiàng)之和對(duì)應(yīng)位置寫1其余寫0寫成在卡諾圖上結(jié)論：任何一個(gè)邏輯函數(shù)都等于它的卡諾圖中填1的那些最小項(xiàng)之和。返回目錄例：用卡諾圖表示邏輯函數(shù)解：首先把Y化成最小項(xiàng)之和的形式返回目錄1111010010010010畫出四變量的卡諾圖，在對(duì)應(yīng)于函數(shù)式中各最小的位置上填入1，其余位置上填入0，就得到如下Y的卡諾圖返回目錄21.6.3邏輯函數(shù)的化簡(jiǎn)1.應(yīng)用邏輯代數(shù)運(yùn)算法則化簡(jiǎn)(1)并項(xiàng)法應(yīng)用和例：試用并項(xiàng)法下列邏輯函數(shù)：返回目錄解：返回目錄(2)配項(xiàng)法應(yīng)用將與某乘積項(xiàng)相乘，后展開，合并化簡(jiǎn)如：返回目錄（3）吸收法利用可將AB項(xiàng)消去。如：返回目錄（4）消項(xiàng)法利用將BC項(xiàng)消去如：返回目錄（5）消因子法利用將中的因子消去。如：返回目錄（6）加項(xiàng)法利用加入相同項(xiàng)后，合并化簡(jiǎn)。如：返回目錄2.應(yīng)用卡諾圖化簡(jiǎn)用卡諾圖化簡(jiǎn)的思想就是利用基本定律把互反的變量消去,使兩個(gè)乘積項(xiàng)合并為一個(gè)乘積項(xiàng)。利用卡諾圖化簡(jiǎn)的規(guī)則：①

將取值為“1”的相鄰小方格圈成矩形，相鄰小方格包括最上行與最下行及最左列與最右列同列或同行兩端的兩個(gè)小方格。③

圈的個(gè)數(shù)應(yīng)最少，圈內(nèi)小方格個(gè)數(shù)應(yīng)盡可能多。②

所圈取值為“1”的相鄰小方格的個(gè)數(shù)應(yīng)為2n

個(gè)④

每圈一個(gè)新的圈時(shí)，必須包含至少一個(gè)從未圈過的最小項(xiàng)。⑤

每一個(gè)取值為“1”的小方格可被圈多次。⑥

相鄰的兩項(xiàng)可合并為一項(xiàng)，并消去一個(gè)因子；⑦

化簡(jiǎn)后的邏輯式是各化簡(jiǎn)項(xiàng)的邏輯和。返回目錄例：用卡諾圖化簡(jiǎn)邏輯函數(shù)畫出四變量的卡諾圖把函數(shù)Ｙ所具有的最小項(xiàng)為１的填入相應(yīng)的小方格中將函數(shù)式中沒有出現(xiàn)最小項(xiàng)的位置填０圈取值為1的小方格,個(gè)數(shù)為２n,小方格盡可能地多取。消去取值不同的變量將得到的三個(gè)最小項(xiàng)相加，得不能采用的圈小方格的方法：ABCD0001111000011110返回目錄例：化簡(jiǎn)Y(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD00011110000111101111111111111000A返回目錄思考題：試用卡諾圖表示式從圖上能否看出這已是最簡(jiǎn)式？返回目錄21.7組合邏輯電路的分析及綜合21.7.1組合邏輯電路的分析組合邏輯電路的分析所要完成的工作是通過分析找出電路的邏輯功能來。分析組合邏輯電路的步驟：邏輯圖邏輯式運(yùn)用邏輯代數(shù)化簡(jiǎn)真值表分析功能返回目錄例：分析下面的邏輯圖&&&&BAYY2Y1XG1G2G3G4返回目錄

輸入輸出

Y

ABC

00000101001110010111011100000111

邏輯狀態(tài)表邏輯功能：當(dāng)輸入端A和B不是同為1或0時(shí)，輸出為1；否則，輸出為0。異或門21.7.2組合邏輯電路的綜合

組合電路的綜合（或稱為設(shè)計(jì)）的工作是要求設(shè)計(jì)者按照給定的具體邏輯要求設(shè)計(jì)出最簡(jiǎn)單的邏輯電路。綜合組合電路的步驟：邏輯要求邏輯狀態(tài)表邏輯式運(yùn)用邏輯代數(shù)化簡(jiǎn)邏輯圖返回目錄例：旅客列車分特快、直快和普快，并依此為優(yōu)先通行次序。某站在同一時(shí)間只能有一趟列車從車站開出，即只能給出一個(gè)開車信號(hào)，試畫出滿足上述要求的邏輯電路。設(shè)A、B、C分別代表特快、直快、普快開車信號(hào)分別為YA、YB、YC返回目錄解：由題中給出的邏輯要求，列邏輯狀態(tài)表0100000000110000

YC00001111010101010011001100001111

YB

YA

C

B

A返回目錄對(duì)已寫出的函數(shù)式化簡(jiǎn)&&&&返回目錄例：有三個(gè)輸入變量A、B、C，當(dāng)輸入端有偶數(shù)個(gè)1時(shí)，給出一個(gè)指示信號(hào)，試用與非門實(shí)現(xiàn)。解：根據(jù)要求寫出邏輯狀態(tài)表

A

B

C

Y00001111001100110101010100010110返回目錄規(guī)定：輸入有偶數(shù)個(gè)1時(shí)，輸出用高電平表示題中要求用與非門實(shí)現(xiàn)將上式進(jìn)行變換成與非式根據(jù)直值表，可寫出如下的函數(shù)式返回目錄根據(jù)上面的邏輯函數(shù)式，畫出邏輯圖。&&&&&&&返回目錄21.8加法器21.8.1數(shù)制1.二進(jìn)制二進(jìn)制數(shù)可用表示；N進(jìn)制數(shù)可用表示；第位系數(shù)基數(shù)權(quán)十進(jìn)制數(shù)可用表示；如：2.八進(jìn)制3.十六進(jìn)制

十六進(jìn)制記數(shù)碼：1、2、3、4、5、6、7、8、9、A(10)、B(11)、C(12)、D(13)、E(14)、F(15)(4E6)H=4162+14161+6160=(1254)D返回目錄二進(jìn)制與十進(jìn)制間的轉(zhuǎn)換二進(jìn)制十進(jìn)制十進(jìn)制二進(jìn)制如何來確定返回目錄余余余余余確定的方法返回目錄請(qǐng)思考：二進(jìn)制八進(jìn)制十六進(jìn)制二進(jìn)制如何轉(zhuǎn)換？返回目錄21.8.2半加器“半加”就是求本位和，不考慮低位進(jìn)來的進(jìn)位數(shù)。

半加和進(jìn)位返回目錄半加器邏輯狀態(tài)表

A

B

C

S0011010100010110邏輯式半加器符號(hào)&＝1邏輯圖返回目錄21.8.3全加器在多位數(shù)相加時(shí)，兩個(gè)待加數(shù)和還要考慮來自低位的進(jìn)位數(shù)，由此得出本位和數(shù)（全加和數(shù)）和進(jìn)位數(shù)0110100100010111010101010011001100001111

全加器邏輯狀態(tài)表半加和：所以：根據(jù)邏輯狀態(tài)表，寫出邏輯函數(shù)式返回目錄邏輯圖1邏輯符號(hào)返回目錄思考題：試說明各式的含義返回目錄21.9編碼器編碼：用數(shù)字或某種文字和符號(hào)來表示某一對(duì)象或信號(hào)的過程。1.二進(jìn)制編碼器二進(jìn)制編碼器是將某種信號(hào)編成二進(jìn)制代碼的電路例：將八個(gè)輸入信號(hào)編成對(duì)應(yīng)的二進(jìn)制代碼輸出。返回目錄①確定二進(jìn)制代碼的位數(shù)因?yàn)檩斎胗邪藗€(gè)信號(hào)，所以輸出的是三位二進(jìn)制代碼②列編碼表編碼表

是把待編碼的八個(gè)信號(hào)和的二進(jìn)制代碼列成的表格編碼表見下頁返回目錄三位二進(jìn)制編碼表輸入輸出

Y2

Y1

Y0

I0

I1

I2

I3

I4

I5

I6

I7000001010011100101110111返回目錄3.由編碼表寫出邏輯式返回目錄4.由邏輯式畫出邏輯圖1111111&&&返回目錄21.9.2二－十進(jìn)制編碼器二－十進(jìn)制編碼器是將十進(jìn)制的十個(gè)數(shù)碼0、1、2、3、4、5、6、7、8、9編成二進(jìn)制制代碼的電路，這種代碼又稱為BCD碼。１.確定二進(jìn)制代碼的位數(shù)輸入有十個(gè)數(shù)碼，輸出應(yīng)是四位二進(jìn)制代碼。輸入：I0I9輸出：Y4

Y12.列編碼表返回目錄輸入

Y3

Y2

Y1

Y0

I0

0

0

0

0

I1

0

0

0

1

I2

0

0

1

0

I3

0

0

1

1

I4

0

1

0

0

I5

0

1

0

1

I6

0

1

1

0

I7

0

1

1

1

I8

1

0

0

0

I9

1

0

0

1

8421碼編碼表返回目錄3.由編碼表寫出邏輯式返回目錄4.畫邏輯圖返回目錄21.9.3優(yōu)先編碼器優(yōu)先編碼器是考慮輸入信號(hào)的優(yōu)先級(jí)別的編碼器常用的優(yōu)先編碼器為CT74LS147,其編碼表如下:11110110011110001001101010111100110111101111111110xxxxxxxx10xxxxxxx110x

xxxxx1110xxxxx

11110xxxx111110xxx1111110xx11111110x11111111021.10譯碼器和數(shù)字顯示21.10.1二進(jìn)制譯碼器譯碼是將二進(jìn)制代碼按其編碼時(shí)的愿意譯成對(duì)應(yīng)的信號(hào)或十進(jìn)制數(shù)碼。如：三位二進(jìn)制代碼八個(gè)對(duì)應(yīng)信號(hào)（1）列出譯碼器的狀態(tài)表輸出是一組高、低電平信號(hào)。二進(jìn)制譯碼器輸入是一組二進(jìn)制代碼，返回目錄01111111101111111101111111101111111101111111101111111101