電工電子專升本輔導-數(shù)字電子技術(shù)

第10章組合邏輯電路10.1數(shù)字電路概述10.2邏輯門電路10.3邏輯函數(shù)及其化簡10.4組合邏輯電路的分析與設(shè)計10.5組合邏輯部件10.2邏輯門電路10.2.2集成門電路1、TTL門電路2、CMOS門電路①A、B當中有一個或全為低電平0時，TN1、TN2中有一個或全部截止，TP1、TP2中有一個或全部導通，輸出F為高電平1。②只有當輸入A、B全為高電平1時，TN1和TN2才會都導通，TP1和TP2才會都截止，輸出F才會為低電平0。10.3邏輯函數(shù)及其化簡真值表、邏輯表達式、邏輯圖、波形圖。10.3.1邏輯函數(shù)的表示方法及其轉(zhuǎn)換1、真值表→邏輯表達式

2、邏輯表達式→真值表3、邏輯圖→邏輯表達式n個變量的邏輯函數(shù)中，包含全部變量的乘積項稱為最小項。n變量的全部最小項共有2n個。最小項是邏輯函數(shù)的最小邏輯單元。任何一個邏輯函數(shù)表達式都可以轉(zhuǎn)換為一組最小項之和，稱為最小項表達式。最小項變量取值編號000m0001m1010m2011m3100m4101m5110m6111m7最小項表達式注意：全部最小項的或為1；任意兩最小項的與為04、邏輯表達式（真值表）→波形圖10.3.3邏輯函數(shù)的化簡（1）與邏輯運算1、基本邏輯運算（2）或邏輯運算（3）非邏輯運算2、邏輯代數(shù)的基本公式序號定律名稱基本公式10-1律A·0=0A+1=12互補律3自等律A

·1=AA

+0=A4交換律A

·B=B

·AA+B=B+A5結(jié)合律A(BC)=(AB)CA+(B+C)=(A+B)+C6分配律A(B+C)=AB+ACA+(BC)=(A+B)

·

(A+C)7同一律A·A=AA+A=A8還原律9反演律10吸收律A+AB=AA（A+B）=A11冗余律（1）并項法（2）消項法（3）吸收法（4）配項法（5）加項法組合邏輯電路分析的步驟⑴由給定的邏輯圖寫出邏輯表達式。⑵用公式法或卡諾圖法對邏輯表達式進行化簡。⑶由最簡邏輯表達式列出真值表，⑷說明電路的邏輯功能。10.4.1組合邏輯電路的分析10.4組合邏輯電路的分析與設(shè)計組合邏輯電路設(shè)計的步驟分析步驟：⑴分析實際問題的邏輯含義;⑵列出真值表;⑶進而寫出邏輯表達式并進行化簡;⑷畫出邏輯電路圖。10.4.2組合邏輯電路的設(shè)計1、半加器能對兩個1位二進制數(shù)進行相加而求得和及進位的邏輯電路稱為半加器。A、B：加數(shù)；S：本位的和；

C：向高位的進位。10.5.1加法器2、全加器能對兩個1位二進制數(shù)進行相加并考慮低位來的進位，即相當于3個1位二進制數(shù)相加，求得和及進位的邏輯電路稱為全加器。Ai、Bi：加數(shù)；

Ci-1：低位來的進位；Si：本位的和；

Ci：向高位的進位。（1）根據(jù)邏輯功能列出真值表

如何用半加器實現(xiàn)？設(shè)A＞B時L1＝1；A＜B時L2＝1；A＝B時L3＝1。10.5.2數(shù)值比較器1、1位數(shù)值比較器用來完成兩個二進制數(shù)的大小比較的邏輯電路稱為數(shù)值比較器。真值表邏輯表達式邏輯圖10.5.3編碼器1、二進制編碼器

（1）真值表（2）邏輯表達式（3）邏輯圖

2、二——十進制編碼器

（1）真值表

（２）邏輯表達式（３）邏輯圖３、優(yōu)先編碼器（1）8線—3線優(yōu)先編碼器(如74LS148)。真值表邏輯表達式邏輯圖

8線-3線優(yōu)先編碼器如果要求輸出、輸入均為反變量，則只要在圖中的每一個輸出端和輸入端都加上反相器就可以了。使能輸入端；使能輸出端;擴展輸出端。（2）10線---4線優(yōu)先編碼器邏輯表達式邏輯圖1、二進制譯碼器10.5.4譯碼器邏輯表達式邏輯圖集成二進制譯碼器74LS138A2、A1、A0為二進制譯碼輸入端，為譯碼輸出端（低電平有效）,G1、、為選通控制端。真值表2、二—十進制譯碼器

真值表邏輯表達式邏輯圖（1）顯示器件

3、顯示譯碼器（2）顯示譯碼器輸入輸出顯示字形A3A2A1A0

abcdefg00001111110000101100000010110110100111111001010001100110101101101101100011111011111100001000111111110011111011邏輯表達式邏輯圖10.5.5數(shù)據(jù)選擇器真值表邏輯表達式地址變量輸入數(shù)據(jù)由地址碼決定從４路輸入中選擇哪１路輸出。邏輯圖10.5.6數(shù)據(jù)分配器由地址碼決定將輸入數(shù)據(jù)Ｄ送給哪１路輸出。真值表邏輯表達式地址變量輸入數(shù)據(jù)邏輯圖學習指導本章重點：1、各種門電路的邏輯功能及應(yīng)用；2、邏輯函數(shù)各種表示方法之間的相互轉(zhuǎn)換；3、邏輯函數(shù)的化簡及變換；4、組合邏輯電路的分析與設(shè)計；5、加法器、編碼器、譯碼器等的工作原理和邏輯功能；6、利用二進制譯碼器和數(shù)據(jù)選擇器進行組合邏輯電路設(shè)計。本章考點：1、各種門電路的邏輯功能及應(yīng)用；2、邏輯函數(shù)各種表示方法之間的相互轉(zhuǎn)換；3、邏輯函數(shù)的化簡及變換；4、由門電路組成的組合邏輯電路的分析與設(shè)計；5、由二進制譯碼器組成的組合邏輯電路的分析與設(shè)計；6、由數(shù)據(jù)選擇器組成的組合邏輯電路的分析與設(shè)計；7、加法器、編碼器、譯碼器等組合邏輯電路的分析與設(shè)計。例10-1-1轉(zhuǎn)換為十進制數(shù)111.101B=1×22+1×21+1×20+1×2-1+1×2–3=7.625DA4H=10×161+4×160=164D例10-1-2轉(zhuǎn)換為二進制數(shù)45=101101B9AB.7C5H=100110101011.011111000101B例10-1-3轉(zhuǎn)換為十六進制數(shù)236D=ECH0001101111100011.100101111000B=1BE3.978H例10-2-1已知則的最簡與或式為（）。例10-2-250個“1”連續(xù)進行異或運算，其結(jié)果是（）。例10-2-3TTL門輸入端口為

與

邏輯關(guān)系時，多余的輸入端可

處理；TTL門輸入端口為

或

邏輯關(guān)系時，多余的輸入端應(yīng)接

；

0懸空低電平例10-3電路如圖所示，輸入信號A、B、C的高電平為3V，低電平為0V。根據(jù)圖給出的A、B、C的波形，對應(yīng)畫出F1的波形。

例10-4將下列各邏輯函數(shù)化簡成為最簡與或表達式。

例10-5某邏輯函數(shù)的邏輯圖如圖所示，用其他3種方法表示該邏輯函數(shù)。邏輯表達式：真值表：波形圖：例10-6寫出如圖所示各電路的邏輯表達式，并化簡之。

⑴由給定的邏輯圖寫出邏輯表達式;例10-7分析下列組合邏輯電路的功能⑵對邏輯表達式進行化簡;⑶由最簡邏輯表達式列出真值表;⑷說明電路的邏輯功能。當輸入A、B、C中有2個或3個為1時輸出Y為1，否則輸出Y為0。所以這個電路實際上是一種3人表決用的組合電路：只要有2票或3票同意，表決就通過。⑴⑵⑶由真值表可知，當3個輸入變量A、B、C取值一致時，輸出F=1，否則輸出F=0。所以這個電路可以判斷3個輸入變量的取值是否一致，故稱為判一致電路。⑷例10-8寫出如圖所示電路輸出信號的邏輯表達式，并說明電路的邏輯功能。

該電路可以判斷輸入變量中1的個數(shù)是否為奇數(shù)，稱為3變量判奇電路。（1）設(shè)輸入A、B、C為1表示裁判判定運動員上舉合格，否則為0；輸出燈亮Y為1表示成績有效，否則為0例10-9設(shè)計一個舉重裁判電路。裁判組由一名主裁判和兩名副裁判組成，三位裁判分別用開關(guān)A、B、C控制著運動員的上舉合格顯示燈；根據(jù)舉重裁判規(guī)則，只有當主裁判和一名以上副裁判判定運動員成績有效時，運動員的成績才有效，顯示燈亮為1，否則為0。（2）由題意列真值表ABCY00000101001110010111011100000111（3）寫邏輯表達式（4）畫邏輯圖（1）設(shè)輸入變量為A、B、C，分別代表特快、直快和普客3種列車；有發(fā)車請求時其值為1，無發(fā)車請求時其值為0；輸出發(fā)車信號分別用F1、F2、F3表示，為1表示允許列車發(fā)車，為0表示不允許列車發(fā)車。例10-10旅客列車按發(fā)車的優(yōu)先級別依次分為特快、直快和普客3種，若有多列列車同時發(fā)出發(fā)車的請求，則只允許其中優(yōu)先級別最高的列車發(fā)車。試設(shè)計一個優(yōu)先發(fā)車的排隊邏輯電路。（2）根據(jù)3種列車發(fā)車的優(yōu)先級別，可列出該優(yōu)先發(fā)車的排隊邏輯電路的真值表。（3）列寫表達式，并化簡（4）邏輯圖例10-11-1四輸入的譯碼器，其輸出端最多為（）。A、4個

B、8個

C、10個

D、16個

例10-11-2半導體數(shù)碼管中七個發(fā)光二極管為共陰極接法，若abcdefg為1111001，則譯碼器上顯示（）。A．2B．3C．4D．5

DB例10-12-1八輸入端的編碼器按二進制數(shù)編碼時，輸出端的個數(shù)是（）。A、2個B、3個C、4個D、8個例10-12-2計算機鍵盤上101個鍵盤用二進制代碼進行編碼，至少應(yīng)為_____位二進制數(shù)。例10-12-3一個8線-3線優(yōu)先編碼器，輸出是低電平有效，當輸入最高位和最低位同時為1而其余位為0時，則其輸出編碼應(yīng)為（ ）。A．111B．011C．100D．000

7BA

試用譯碼器74138和與非門電路實現(xiàn)邏輯函數(shù)：

第11章時序邏輯電路11.1雙穩(wěn)態(tài)觸發(fā)器11.2寄存器11.3計數(shù)器11.4555定時器11.5數(shù)模和模數(shù)轉(zhuǎn)換11.1雙穩(wěn)態(tài)觸發(fā)器11.1.1基本RS觸發(fā)器11.1.2同步RS觸發(fā)器C=1期間有效11.1.3主從JK觸發(fā)器D觸發(fā)器CP下降沿時刻有效T觸發(fā)器T’觸發(fā)器狀態(tài)圖時序圖11.1.4觸發(fā)器邏輯功能的轉(zhuǎn)換轉(zhuǎn)換步驟：

（1）寫出已有觸發(fā)器和待求觸發(fā)器的特性方程。

（2）變換待求觸發(fā)器的特性方程，使之形式與已有觸發(fā)器的特性方程一致。

（3）比較已有和待求觸發(fā)器的特性方程，根據(jù)兩個方程相等的原則求出轉(zhuǎn)換邏輯。

（4）根據(jù)轉(zhuǎn)換邏輯畫出邏輯電路圖。1、將JK觸發(fā)器轉(zhuǎn)換為其他觸發(fā)器（2）JK觸發(fā)器→T觸發(fā)器（1）JK觸發(fā)器→D觸發(fā)器（3）JK觸發(fā)器→T’觸發(fā)器電路圖2、將D觸發(fā)器轉(zhuǎn)換為其他觸發(fā)器（1）D觸發(fā)器→JK觸發(fā)器（2）D觸發(fā)器→T觸發(fā)器（3）D觸發(fā)器→T＇觸發(fā)器時序邏輯電路的分析方法（1）由邏輯圖寫出各觸發(fā)器的時鐘方程；（2）由邏輯圖寫出各觸發(fā)器的驅(qū)動方程；（3）將驅(qū)動方程代入相應(yīng)觸發(fā)器的特性方程，求得時序邏輯電路的狀態(tài)方程；（4）根據(jù)狀態(tài)方程，列出狀態(tài)表；（5）畫出時序圖；例：分析圖示時序邏輯電路，設(shè)初始狀態(tài)000。(2)驅(qū)動方程：(1)時鐘方程：(3)狀態(tài)方程：（4）狀態(tài)表（5）時序圖：11.2寄存器

11.2.１數(shù)碼寄存器無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3，就立即被送入進寄存器中，即有：2、雙拍工作方式基本寄存器①清零。時，異步清零。即有：②送數(shù)。時，CP上升沿送數(shù)。即有：1、單向移位寄存器(1)時鐘方程：(2)驅(qū)動方程：1、由邏輯圖寫出下列各邏輯方程式101111.2.２移位寄存器2、狀態(tài)方程：3、狀態(tài)表：2、4位左移移位寄存器3、集成雙向移位寄存器74LS194由74LS194構(gòu)成的能自啟動的4位環(huán)形計數(shù)器波形圖11.3.1二進制計數(shù)器1、異步二進制計數(shù)器（1）3位異步二進制加法計數(shù)器11.3計數(shù)器狀態(tài)方程：驅(qū)動方程：時鐘方程:CP下降沿到來時翻轉(zhuǎn)Q0由1變0時翻轉(zhuǎn)Q1由1變0時翻轉(zhuǎn)狀態(tài)表CP由1變0時翻轉(zhuǎn)Q0由1變0時翻轉(zhuǎn)Q1由1變0時翻轉(zhuǎn)一般來說，幾個狀態(tài)構(gòu)成一個計數(shù)循環(huán)，就稱為幾進制計數(shù)器，故稱為八進制計數(shù)器。波形圖由圖可以看出，Q0、Ql、Q2、Q3的頻率分別是計數(shù)脈沖周期的1/2倍、1/4倍、1/8倍，因而計數(shù)器也可作為分頻器。2、同步二進制計數(shù)器驅(qū)動方程：時鐘方程:1、各邏輯方程式3、狀態(tài)表2、狀態(tài)方程：波形圖1、同步十進制加法計數(shù)器11.3.2十進制計數(shù)器驅(qū)動方程：時鐘方程:1、各邏輯方程式2、狀態(tài)方程：狀態(tài)表波形圖2、異步十進制加法計數(shù)器11.4555定時器11.4.1555定時器的結(jié)構(gòu)和工作原理1、工作原理uo=0;V導通。uo=0;V導通。保持uo=1;V截止。:觸發(fā)輸入端，2、引腳功能u0:輸出端輸出電流可達200mA,因此可直接驅(qū)動繼電器、發(fā)光二極管、揚聲器、指示燈等。CO:電壓控制端，工作中不使用CO端時，一般通過電容接地，以旁路高頻干擾:復位端D:放電端555在使用中大多與電容的充放電有關(guān)，為使充放電能夠反復進行，特設(shè)計了一個放電端Dui:低電平觸發(fā)，它大于UCC/311.4.2555定時器的應(yīng)用1、單穩(wěn)態(tài)觸發(fā)器（1）穩(wěn)態(tài)無觸發(fā)信號，Ui=1。電源剛接通UCC后通過RC充電，當uC上升到2UCC/3時，放電管V導通，C通過V放電，電路進入穩(wěn)態(tài)。然后，A1、A2輸出高電平。,Q＝0,uo＝0從而使u0由0變1，電路進入暫穩(wěn)態(tài)。（2）暫穩(wěn)態(tài)當ui下降沿到達時，放電管V截止，UCC通過RC充電當uC上升到2UCC/3時，A1輸出為0，此時觸發(fā)脈沖消失，A2的輸出變?yōu)?，輸出u0＝0，V導通，C放電，電路恢復到穩(wěn)定狀態(tài)。接通UCC后，UCC經(jīng)R對C充電。當uC上升到2UCC/3時，u0=0，V導通，C通過R和V放電，uC下降。當ui下降沿到達時

，u0由0變?yōu)?，V截止，UCC又經(jīng)R對C充電。如此重復上述過程，在輸出端u0產(chǎn)生了連續(xù)的矩形脈沖。ui:低電平觸發(fā)，它大于UCC/3C從0充電到2UCC/3所需要的時間延遲與定時整形單穩(wěn)態(tài)觸發(fā)器的應(yīng)用11.5數(shù)模和模數(shù)轉(zhuǎn)換能將模擬量轉(zhuǎn)換為數(shù)字量的電路稱為模數(shù)轉(zhuǎn)換器，簡稱A/D轉(zhuǎn)換器或ADC；能將數(shù)字量轉(zhuǎn)換為模擬量的電路稱為數(shù)模轉(zhuǎn)換器，簡稱D/A轉(zhuǎn)換器或DAC。ADC和DAC是溝通模擬電路和數(shù)字電路的橋梁，也可稱之為兩者之間的接口。學習指導本章重點：1、RS觸發(fā)器、JK觸發(fā)器和D觸發(fā)器的邏輯功能；2、時序邏輯電路的分析；3、數(shù)碼寄存器、移位寄存器、二進制計數(shù)器和十進制計數(shù)器的工作原理。本章考點：1、由觸發(fā)器的邏輯功能，根據(jù)輸入輸出的邏輯關(guān)系畫輸出端的波形；2、一般時序邏輯電路的分析；3、寄存器的分析；4、計數(shù)器的分析。例11-1-1判斷以下哪個電路不是時序邏輯電路（）。A、計數(shù)器B、寄存器C、譯碼器D、觸發(fā)器例11-1-2用4個觸發(fā)器可以存儲（）位二進制數(shù)例11-2基本RS觸發(fā)器輸入端的波形如圖所示，設(shè)觸發(fā)器Q端的初始狀態(tài)為