第5章半導(dǎo)體存儲(chǔ)器

第5章半導(dǎo)體存儲(chǔ)器5.1概述5.2隨機(jī)存儲(chǔ)器(RAM)5.3只讀存儲(chǔ)器(ROM)5.4CPU與存儲(chǔ)器的連接5.5IBM-PC/XT中的存儲(chǔ)器5.6擴(kuò)展存儲(chǔ)器及其管理5.1概述5.1.1存儲(chǔ)器的一般概念和分類按存取速度和用途可把存儲(chǔ)器分為兩大類，內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器。把具有一定容量，存取速度快的存儲(chǔ)器稱為內(nèi)部存儲(chǔ)器，簡(jiǎn)稱內(nèi)存。內(nèi)存是計(jì)算機(jī)的重要組成部分，CPU可對(duì)它進(jìn)行訪問(wèn)。目前應(yīng)用在微型計(jì)算機(jī)的主內(nèi)存容量已達(dá)64～256MB，高速緩存器(Cache)的存儲(chǔ)容量已達(dá)128～512KB。把存儲(chǔ)容量大而速度較慢的存儲(chǔ)器稱為外部存儲(chǔ)器，簡(jiǎn)稱外存。在微型計(jì)算機(jī)中常見(jiàn)的外存有軟磁盤、硬磁盤、盒式磁帶等，近年來(lái)，由于多媒體計(jì)算機(jī)的發(fā)展，普遍采用了光盤存儲(chǔ)器。光盤存儲(chǔ)器的外存容量很大，如CD-ROM光盤容量可達(dá)650MB，硬盤已達(dá)幾個(gè)GB乃至幾十個(gè)GB，而且容量還在增加，故也稱外存為海量存儲(chǔ)器。不過(guò)，要配備專門的設(shè)備才能完成對(duì)外存的讀寫。例如，軟盤和硬盤要配有驅(qū)動(dòng)器，磁帶要有磁帶機(jī)。通常，將外存歸入到計(jì)算機(jī)外部設(shè)備一類，它所存放的信息調(diào)入內(nèi)存后CPU才能使用。5.1.2半導(dǎo)體存儲(chǔ)器的分類早期的內(nèi)存使用磁芯，隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲(chǔ)器集成度大大提高，成本迅速降低，存取速度大大加快，所以在微型計(jì)算機(jī)中，內(nèi)存一般都使用半導(dǎo)體存儲(chǔ)器。從制造工藝的角度來(lái)分，半導(dǎo)體存儲(chǔ)器分為雙極型、CMOS型、HMOS型等；從應(yīng)用角度來(lái)分，可分為隨機(jī)讀寫存儲(chǔ)器(RandomAccessMemory，又稱為隨機(jī)存取存儲(chǔ)器，簡(jiǎn)稱RAM)和只讀存儲(chǔ)器(ReadOnlyMemory，簡(jiǎn)稱ROM)，如圖5.1所示。1.只讀存儲(chǔ)器(ROM)圖5.l半導(dǎo)體存儲(chǔ)器的分類1)掩膜ROM

掩膜ROM是利用掩膜工藝制造的存儲(chǔ)器，程序和數(shù)據(jù)在制造器件過(guò)程中已經(jīng)寫入，一旦做好，不能更改。因此，只適合于存儲(chǔ)成熟的固定程序和數(shù)據(jù)，大量生產(chǎn)時(shí)，成本很低。例如，鍵盤的控制芯片。2)可編程ROM

可編程ROM簡(jiǎn)稱PROM(ProgramableROM)。PROM由廠家生產(chǎn)出的“空白”存儲(chǔ)器，根據(jù)用戶需要，利用特殊方法寫入程序和數(shù)據(jù)，即對(duì)存儲(chǔ)器進(jìn)行編程。但只能寫入一次，寫入后信息是固定的，不能更改。它PROM類似于掩膜ROM，適合于批量使用。3)可擦除PROM

可擦除PROM簡(jiǎn)稱EPROM(ErasableProgramableROM)。這種存儲(chǔ)器可由用戶按規(guī)定的方法多次編程，如編程之后想修改，可用紫外線燈制作的擦除器照射7～30分鐘左右(新的芯片擦除時(shí)間短，多次擦除過(guò)的芯片擦除時(shí)間長(zhǎng))，使存儲(chǔ)器復(fù)原，用戶可再編程。這對(duì)于專門用途的研制和開(kāi)發(fā)特別有利，因此應(yīng)用十分廣泛。4)電可擦PROM

電擦除的PROM簡(jiǎn)稱EEPROM或E2PROM(ElectricallyErasablePROM)。這種存儲(chǔ)器能以字節(jié)為單位擦除和改寫，而且不需把芯片拔下插入編程器編程，在用戶系統(tǒng)即可進(jìn)行。隨著技術(shù)的進(jìn)步，EEPROM的擦寫速度將不斷加快，將可作為不易失的RAM使用。

2.隨機(jī)讀寫存儲(chǔ)器(RAM)

這種存儲(chǔ)器在使用過(guò)程中既可利用程序隨時(shí)寫入信息，又可隨時(shí)讀出信息。它分為雙極型和MOS型兩種，前者讀寫速度高，但功耗大，集成度低，故在微型機(jī)中幾乎都用后者。RAM可分為三類。1)靜態(tài)RAM

靜態(tài)RAM即SRAM(StaticRAM)，其存儲(chǔ)電路以雙穩(wěn)態(tài)觸發(fā)器為基礎(chǔ)，狀態(tài)穩(wěn)定，只要不掉電，信息不會(huì)丟失。優(yōu)點(diǎn)是不需刷新，缺點(diǎn)是集成度低。它適用于不需要大存儲(chǔ)容量的微型計(jì)算機(jī)(例如，單板機(jī)和單片機(jī))中。2)動(dòng)態(tài)RAM

動(dòng)態(tài)RAM即DRAM(DynamicRAM)，其存儲(chǔ)單元以電容為基礎(chǔ)，電路簡(jiǎn)單，集成度高。但也存在問(wèn)題，即電容中電荷由于漏電會(huì)逐漸丟失，因此DRAM需定時(shí)刷新。它適用于大存儲(chǔ)容量的計(jì)算機(jī)。3)非易失RAM

非易失RAM或稱掉電自保護(hù)RAM，即NVRAM(NonVolativeRAM)，這種RAM是由SRAM和EEPROM共同構(gòu)成的存儲(chǔ)器，正常運(yùn)行時(shí)和SRAM一樣，而在掉電或電源有故障的瞬間，它把SRAM的信息保存在EEPROM中，從而使信息不會(huì)丟失。NVRAM多用于存儲(chǔ)非常重要的信息和掉電保護(hù)。其他新型存儲(chǔ)器還有很多，如快擦寫ROM(即FlashROM)以及IntegratedRAM，它們已得到應(yīng)用，詳細(xì)內(nèi)容請(qǐng)參閱存儲(chǔ)器數(shù)據(jù)手冊(cè)。5.1.3半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)衡量半導(dǎo)體存儲(chǔ)器的指標(biāo)很多，諸如可靠性、功耗、價(jià)格、電源種類等，但從接口電路來(lái)看，最重要的指標(biāo)是存儲(chǔ)器芯片的容量和存取速度。

1.容量存儲(chǔ)器芯片的容量是以存儲(chǔ)1位二進(jìn)制數(shù)(bit)為單位的，因此存儲(chǔ)器的容量指每個(gè)存儲(chǔ)器芯片所能存儲(chǔ)的二進(jìn)制數(shù)的位數(shù)。例如，1024位/片指芯片內(nèi)集成了1024位的存儲(chǔ)器。由于在微機(jī)中，數(shù)據(jù)大都是以字節(jié)(Byte)為單位并行傳送的，因此，對(duì)存儲(chǔ)器的讀寫也是以字節(jié)為單位尋址的。然而，存儲(chǔ)器芯片因?yàn)橐m用于1位、4位、8位計(jì)算機(jī)的需要，或因工藝上的原因，其數(shù)據(jù)線也有1位、4位、8位之不同。例如，Intel2116為1位，Intel2114為4位，Intel6264為8位，所以在標(biāo)定存儲(chǔ)器容量時(shí)，經(jīng)常同時(shí)標(biāo)出存儲(chǔ)單元的數(shù)目和位數(shù)，因此有 存儲(chǔ)器芯片容量=單元數(shù)×數(shù)據(jù)線位數(shù)如Intel2114芯片容量為1K×4位/片，Intel6264為8K×8位/片。雖然微型計(jì)算機(jī)的字長(zhǎng)已經(jīng)達(dá)到16位、32位甚至64位，但其內(nèi)存仍以一個(gè)字節(jié)為一個(gè)單元，不過(guò)在這種微機(jī)中，一次可同時(shí)對(duì)2、4、8個(gè)單元進(jìn)行訪問(wèn)。

2.存取速度存儲(chǔ)器芯片的存取速度是用存取時(shí)間來(lái)衡量的，它是指從CPU給出有效的存儲(chǔ)器地址到存儲(chǔ)器給出有效數(shù)據(jù)所需要的時(shí)間。存取時(shí)間越小，速度越快。超高速存儲(chǔ)器的存取速度小于20ns，中速存儲(chǔ)器的存取速度在100～200ns之間，低速存儲(chǔ)器的存取速度在300ns以上?，F(xiàn)在Pentium4CPU時(shí)鐘已達(dá)2.4GHz以上，這說(shuō)明存儲(chǔ)器的存取速度已非常高。隨著半導(dǎo)體技術(shù)的進(jìn)步，存儲(chǔ)器的容量越來(lái)越大，速度越來(lái)越高，而體積卻越來(lái)越小。5.2隨機(jī)存儲(chǔ)器(RAM)5.2.1靜態(tài)RAM1.靜態(tài)RAM的基本存儲(chǔ)電路該電路通常由如圖5.2所示的六個(gè)MOS管組成。在此電路中，V1～V4管組成雙穩(wěn)態(tài)觸發(fā)器，V1、V2為放大管，V3、V4為負(fù)載管。若V1截止，則A點(diǎn)為高電平，它使V2導(dǎo)通，于是B點(diǎn)為低電平，這又保證了V1的截止。同樣，V1導(dǎo)通而V2截止，這是另一個(gè)穩(wěn)定狀態(tài)。因此，可用V1管的兩種狀態(tài)表示“1”或“0”。由此可知，靜態(tài)RAM保存信息的特點(diǎn)是和這個(gè)雙穩(wěn)態(tài)觸發(fā)器的穩(wěn)定狀態(tài)密切相關(guān)的。顯然，僅僅能保持這兩個(gè)狀態(tài)的一種還是不夠的，還要對(duì)狀態(tài)進(jìn)行控制，于是就加上了控制管V5、V6。圖5.2六個(gè)MOS管組成的靜態(tài)RAM存儲(chǔ)電路當(dāng)?shù)刂纷g碼器的某一個(gè)輸出線送出高電平到V5、V6控制管的柵極時(shí)，V5、V6導(dǎo)通，于是，A點(diǎn)與I/O線相連，B點(diǎn)與I/O線相連。這時(shí)如要寫“1”，則I/O為“1”，I/O為“0”，它們通過(guò)V5、V6管與A、B點(diǎn)相連，即A=“1”，B=“0”，使V1截止，V2導(dǎo)通。而當(dāng)寫入信號(hào)和地址譯碼信號(hào)消失后，V5、V6截止，該狀態(tài)仍能保持。如要寫“0”，線為“1”，I/O線為“0”，這使V1導(dǎo)通，V2截止。只要不掉電，這個(gè)狀態(tài)會(huì)一直保持，除非重新寫入一個(gè)新的數(shù)據(jù)。對(duì)所存的內(nèi)容讀出時(shí)，仍需地址譯碼器的某一輸出線送出高電平到V5、V6管柵極，即此存儲(chǔ)單元被選中，此時(shí)V5、V6導(dǎo)通。于是，V1、V2管的狀態(tài)被分別送至I/O線、I/O線，這樣就讀取了所保存的信息。顯然，存儲(chǔ)的信息被讀出后，存儲(chǔ)的內(nèi)容并不改變，除非重寫一個(gè)數(shù)據(jù)。由于SRAM存儲(chǔ)電路中，MOS管數(shù)目多，故集成度較低，而V1、V2管組成的雙穩(wěn)態(tài)觸發(fā)器必有一個(gè)是導(dǎo)通的，功耗也比DRAM大，這是SRAM的兩大缺點(diǎn)。其優(yōu)點(diǎn)是不需要刷新電路，從而簡(jiǎn)化了外部電路。

2.靜態(tài)RAM的結(jié)構(gòu)靜態(tài)RAM內(nèi)部是由很多如圖5.2所示的基本存儲(chǔ)電路組成的，容量為單元數(shù)與數(shù)據(jù)線位數(shù)之乘積。為了選中某一個(gè)單元，往往利用矩陣式排列的地址譯碼電路。例如，1K單元的內(nèi)存需10根地址線，其中5根用于行譯碼，另5根用于列譯碼，譯碼后在芯片內(nèi)部排列成32條行選擇線和32條列選擇線，這樣可選中1024個(gè)單元中的任何一個(gè)，而每一個(gè)單元的基本存儲(chǔ)電路的個(gè)數(shù)與數(shù)據(jù)線位數(shù)相同。常用的典型SRAM芯片有6116、6264、62256、628128等。Intel6116的管腳及功能框圖如圖5.3所示。6116芯片的容量為2K×8bit，有2048個(gè)存儲(chǔ)單元，需11根地址線，7根用于行地址譯碼輸入，4根用于列譯碼地址輸入，每條列線控制8位，從而形成了128×128個(gè)存儲(chǔ)陣列，即16384個(gè)存儲(chǔ)體。6116的控制線有三條，片選CS、輸出允許OE和讀寫控制WE。圖5.36116管腳和功能框圖

Intel6116存儲(chǔ)器芯片的工作過(guò)程如下：讀出時(shí)，地址輸入線A10～A0送來(lái)的地址信號(hào)經(jīng)地址譯碼器送到行、列地址譯碼器，經(jīng)譯碼后選中一個(gè)存儲(chǔ)單元(其中有8個(gè)存儲(chǔ)位)，由CS、OE、WE構(gòu)成讀出邏輯(CS=0，OE=0，WE=1)，打開(kāi)右面的8個(gè)三態(tài)門，被選中單元的8位數(shù)據(jù)經(jīng)I/O電路和三態(tài)門送到D7～D0輸出。寫入時(shí)，地址選中某一存儲(chǔ)單元的方法和讀出時(shí)相同，不過(guò)這時(shí)CS=0，OE=1，WE=0，打開(kāi)左邊的三態(tài)門，從D7～D0端輸入的數(shù)據(jù)經(jīng)三態(tài)門和輸入數(shù)據(jù)控制電路送到I/O電路，從而寫到存儲(chǔ)單元的8個(gè)存儲(chǔ)位中。當(dāng)沒(méi)有讀寫操作時(shí)，CS=1，即片選處于無(wú)效狀態(tài)，輸入輸出三態(tài)門至高阻狀態(tài)，從而使存儲(chǔ)器芯片與系統(tǒng)總線“脫離”。6116的存取時(shí)間在85～150ns之間。其他靜態(tài)RAM的結(jié)構(gòu)與6116相似，只是地址線不同而已。常用的型號(hào)有6264、62256，它們都是28個(gè)引腳的雙列直插式芯片，使用單一的+5V電源，它們與同樣容量的EPROM引腳相互兼容，從而使接口電路的連線更為方便。值得注意的是，6264芯片還設(shè)有一個(gè)CS2引腳，通常接到＋5V電源，當(dāng)?shù)綦姇r(shí)，電壓下降到小于或等于+0.2V時(shí)，只需向該引腳提供2μA的電流，則在VCC=2V時(shí)，該RAM芯片就進(jìn)入數(shù)據(jù)保護(hù)狀態(tài)。根據(jù)這一特點(diǎn)，在電源掉電檢測(cè)和切換電路的控制下，當(dāng)檢測(cè)到電源電壓下降到小于芯片的最低工作電壓(CMOS電路為+4.5V，非CMOS為+4.75V)時(shí)，將6264RAM切換到由鎳鉻電池或銀電池提供的備用電源供電，即可實(shí)現(xiàn)斷電后長(zhǎng)時(shí)間的數(shù)據(jù)保護(hù)。數(shù)據(jù)保護(hù)電路如圖5.4所示。圖5.46264SRAM數(shù)據(jù)保護(hù)電路在電子盤和大容量存儲(chǔ)器中，需要容量更大的SRAM，例如，HM628126容量為1Mbit(128K×8bit)，而HM628512芯片容量達(dá)4Mbit。限于篇幅，在此不再贅述，讀者可參閱存儲(chǔ)器手冊(cè)。5.2.2動(dòng)態(tài)RAM1.動(dòng)態(tài)RAM存儲(chǔ)電路圖5.5單管動(dòng)態(tài)存儲(chǔ)器電路由圖可見(jiàn)，DRAM存放信息靠的是電容C，電容C有電荷時(shí)，為邏輯“1”，沒(méi)有電荷時(shí)，為邏輯“0”。但由于任何電容都存在漏電現(xiàn)象，因此，當(dāng)電容C存有電荷時(shí)，過(guò)一段時(shí)間由于電容的放電導(dǎo)致電荷流失，信息也就丟失。解決的辦法是刷新，即每隔一定時(shí)間(一般為2ms)就要刷新一次，使原來(lái)處于邏輯電平“l(fā)”的電容的電荷又得到補(bǔ)充，而原來(lái)處于電平“0”的電容仍保持“0”。在進(jìn)行讀操作時(shí)，根據(jù)行地址譯碼，使某一條行選擇線為高電平，于是使本行上所有的基本存儲(chǔ)電路中的管子V導(dǎo)通，使連在每一列上的刷新放大器讀取對(duì)應(yīng)存儲(chǔ)電容上的電壓值，刷新放大器將此電壓值轉(zhuǎn)換為對(duì)應(yīng)的邏輯電平“0”或“1”，又重寫到存儲(chǔ)電容上。而列地址譯碼產(chǎn)生列選擇信號(hào)，所選中那一列的基本存儲(chǔ)電路才受到驅(qū)動(dòng)，從而可讀取信息。在寫操作時(shí)，行選擇信號(hào)為“l(fā)”，V管處于導(dǎo)通狀態(tài)，此時(shí)列選擇信號(hào)也為“1”，則此基本存儲(chǔ)電路被選中，于是由外接數(shù)據(jù)線送來(lái)的信息通過(guò)刷新放大器和V管送到電容C上。刷新是逐行進(jìn)行的，當(dāng)某一行選擇信號(hào)為“1”時(shí)，選中了該行，電容上信息送到刷新放大器上，刷新放大器又對(duì)這些電容立即進(jìn)行重寫。由于刷新時(shí)，列選擇信號(hào)總為“0”，因此電容上信息不可能被送到數(shù)據(jù)總線上。2.動(dòng)態(tài)RAM舉例圖5.6Intel2164A引腳與邏輯符號(hào)

DRAM芯片2164A的容量為64K×1bit，即片內(nèi)有65536個(gè)存儲(chǔ)單元，每個(gè)單元只有1位數(shù)據(jù)，用8片2164A才能構(gòu)成64KB的存儲(chǔ)器。若想在2164A芯片內(nèi)尋址64K個(gè)單元，必須用16條地址線。但為減少地址線引腳數(shù)目，地址線又分為行地址線和列地址線，而且分時(shí)工作，這樣DRAM對(duì)外部只需引出8條地址線。芯片內(nèi)部有地址鎖存器，利用多路開(kāi)關(guān)，由行地址選通信號(hào)RAS(RowAddressStrobe)，把先送來(lái)的8位地址送至行地址鎖存器，由隨后出現(xiàn)的列地址選通信號(hào)CAS(ColumnAddressStrobe)把后送來(lái)的8位地址送至列地址鎖存器，這8條地址線也用手刷新，刷新時(shí)一次選中一行，2ms內(nèi)全部刷新一次。Intel2164A的內(nèi)部結(jié)構(gòu)示意圖如圖5.7所示。圖5.7Intel2164A內(nèi)部結(jié)構(gòu)示意圖圖中64K存儲(chǔ)體由4個(gè)128×128的存儲(chǔ)矩陣組成，每個(gè)128×128的存儲(chǔ)矩陣，由7條行地址線和7條列地址線進(jìn)行選擇，在芯片內(nèi)部經(jīng)地址譯碼后可分別選擇128行和128列。鎖存在行地址鎖存器中的七位行地址RA6～RA0同時(shí)加到4個(gè)存儲(chǔ)矩陣上，在每個(gè)存儲(chǔ)矩陣中都選中一行，則共有512個(gè)存儲(chǔ)電路可被選中，它們存放的信息被選通至512個(gè)讀出放大器，經(jīng)過(guò)鑒別后鎖存或重寫。鎖存在列地址鎖存器中的七位列地址CA6～CA0(相當(dāng)于地址總線的A14～A8)，在每個(gè)存儲(chǔ)矩陣中選中一列，然后經(jīng)過(guò)4選1的I/O門控電路(由RA7、CA7控制)選中一個(gè)單元，對(duì)該單元進(jìn)行讀寫。2164A數(shù)據(jù)的讀出和寫入是分開(kāi)的，由WE信號(hào)控制讀寫。當(dāng)WE為高時(shí)，實(shí)現(xiàn)讀出，即所選中單元的內(nèi)容經(jīng)過(guò)三態(tài)輸出緩沖器在DOUT腳讀出。而WE當(dāng)為低電平時(shí)，實(shí)現(xiàn)寫入，DIN引腳上的信號(hào)經(jīng)輸入三態(tài)緩沖器對(duì)選中單元進(jìn)行寫入。2164A沒(méi)有片選信號(hào)，實(shí)際上用行選RAS、列選CAS信號(hào)作為片選信號(hào)。

3.高集成度DRAM

由于微型計(jì)算機(jī)內(nèi)存的實(shí)際配置已從640KB發(fā)展到高達(dá)16MB甚至256MB，因此要求配套的DRAM集成度也越來(lái)越高，容量為1M×1bit，1M×4bit，4M×1bit以及更高集成度的存儲(chǔ)器芯片已大量使用。通常，把這些芯片放在內(nèi)存條上，用戶只需把內(nèi)存條插到系統(tǒng)板上提供的存儲(chǔ)條插座上即可使用。例如，有256K×8bit，1M×8bit，256K×9bit，1M×9bit(9位時(shí)有一位為奇偶校驗(yàn)位)及更高集成度的存儲(chǔ)條。圖5.8是采用HYM59256A的存儲(chǔ)條，圖中給出了引腳和方塊圖，其中A8～A0為地址輸入線，DQ7～DQ0為雙向數(shù)據(jù)圖5.8256K×9bit存儲(chǔ)條線，PD為奇偶校驗(yàn)數(shù)據(jù)輸入，PCAS為奇偶校驗(yàn)的地址選通信號(hào)，PQ為奇偶校驗(yàn)數(shù)據(jù)輸出，WE為讀寫控制信號(hào)，RAS、CAS為行、列地址選通信號(hào)，VDD為電源(+5V)，Vss為地線。30個(gè)引腳定義是存儲(chǔ)條通用標(biāo)準(zhǔn)。另外，還有1M×8bit的內(nèi)存條，HYM58100由1M×1bit的8片DRAM組成，也可由1M×4bitDRAM2片組成，更高集成度的內(nèi)存條請(qǐng)參閱存儲(chǔ)器手冊(cè)。圖5.8256K×9bit存儲(chǔ)條5.3只讀存儲(chǔ)器(ROM)5.3.1掩膜ROM

掩膜ROM制成后，用戶不能修改，圖5.9為一個(gè)簡(jiǎn)單的4×4位MOS管ROM，采用單譯碼結(jié)構(gòu)。兩位地址線A1、A0譯碼后可譯出四種狀態(tài)，輸出4條選擇線，分別選中4個(gè)單元，每個(gè)單元有4位輸出。圖5.9掩膜ROM電路原理圖在圖中所示的矩陣中，行和列的交點(diǎn)，有的連有管子，有的沒(méi)有，這是工廠根據(jù)用戶提供的程序?qū)π酒瑘D形(掩膜)進(jìn)行二次光刻所決定的，所以稱為掩膜ROM。若地址線A1A0=00，則選中0號(hào)單元，即字線0為高電平，若有管子與其相連(如位線2和0)，其相應(yīng)的MOS管導(dǎo)通，位線輸出為0，而位線1和3沒(méi)有管子與字線相連，則輸出為1。故存儲(chǔ)器的內(nèi)容取決于制造工藝，圖4.9存儲(chǔ)矩陣的內(nèi)容如表5-1所示。表5-1掩膜ROM存儲(chǔ)矩陣的內(nèi)容位單元D3D2D1D0010101110120101301105.3.2可擦可編程只讀存儲(chǔ)器(EPROM)

在某些應(yīng)用中，程序需要經(jīng)常修改，因此能夠重復(fù)擦寫的EPROM被廣泛應(yīng)用。這種存儲(chǔ)器利用編程器寫入后，信息可長(zhǎng)久保持，因此可作為只讀存儲(chǔ)器。當(dāng)其內(nèi)容需要變更時(shí)，可利用擦除器(由紫外線燈照射)將其擦除，各單位內(nèi)容復(fù)原為FFH，再根據(jù)需要利用EPROM編程器編程，因此這種芯片可反復(fù)使用。1.EPROM的存儲(chǔ)單元電路通常EPROM存儲(chǔ)電路是利用浮柵MOS管構(gòu)成的，又稱FAMOS管(FloatinggateAvalancheInjectionMetal-Oxide-Semiconductor，即浮柵雪崩注入MOS管)，其構(gòu)造如圖5.10(a)所示。圖5.10浮柵MOSEPROM存儲(chǔ)電路該電路和普通P溝道增強(qiáng)型MOS管相似，只是浮柵管的柵極沒(méi)有引出端，而被SiO2絕緣層所包圍，稱為“浮柵”。在原始狀態(tài)，該管柵極上沒(méi)有電荷，沒(méi)有導(dǎo)通溝道，D和S是不導(dǎo)通的。如果將源極和襯底接地，在襯底和漏極形成的PN結(jié)上加一個(gè)約24V的反向電壓，可導(dǎo)致雪崩擊穿，產(chǎn)生許多高能量的電子，這些電子比較容易越過(guò)絕緣薄層進(jìn)入浮柵。注入浮柵的電子數(shù)量由所加電壓脈沖的幅度和寬度來(lái)控制，如果注入的電子足夠多，這些負(fù)電子在硅表面上感應(yīng)出一個(gè)連接源—漏極的反型層，使源—漏極呈低阻態(tài)。當(dāng)外加電壓取消后，積累在浮柵上的電子沒(méi)有放電回路，因而在室溫和無(wú)光照的條件下可長(zhǎng)期地保存在浮柵中。將一個(gè)浮柵管和MOS管串起來(lái)組成如圖5.10(b)所示的存儲(chǔ)單元電路。于是浮柵中注入了電子的MOS管源—漏極導(dǎo)通，當(dāng)行選線選中該存儲(chǔ)單元時(shí)，相應(yīng)的位線為低電平，即讀取值為“0”，而未注入電子的浮柵管的源—漏極是不導(dǎo)通的，故讀取值為“1”。在原始狀態(tài)(即廠家出廠)，沒(méi)有經(jīng)過(guò)編程，浮柵中沒(méi)注入電子，位線上總是“l(fā)”。消除浮柵電荷的辦法是利用紫外線光照射，由于紫外線光子能量較高，從而可使浮柵中的電子獲得能量，形成光電流從浮柵流入基片，使浮柵恢復(fù)初態(tài)。EPROM芯片上方有一個(gè)石英玻璃窗口，只要將此芯片放入一個(gè)靠近紫外線燈管的小盒中，一般照射10分鐘左右，讀出各單元的內(nèi)容均為FFH，則說(shuō)明該EPROM已擦除。

2.典型EPROM芯片介紹

EPROM芯片有多種型號(hào)，如2716(2K×8bit)、2732(4K×8bit)、2764(8K×8bit)、27128(16K×8bit)、27256(32K×8bit)等。下面以2764A為例，介紹EPROM的性能和工作方式。

Intel2764A有13條地址線，8條數(shù)據(jù)線，2個(gè)電壓輸入端VCC和VPP，一個(gè)片選端CE(功能同CS)，此外還有輸出允許OE和編程控制端PGM，其功能框圖見(jiàn)圖5.11。圖5.112764A功能框圖1)讀方式讀方式是2764A通常使用的方式，此時(shí)兩個(gè)電源引腳VCC和VPP都接至+5V，PGM接至高電平，當(dāng)從2764A的某個(gè)單元讀數(shù)據(jù)時(shí)，先通過(guò)地址引腳接收來(lái)自CPU的地址信號(hào)，然后使控制信號(hào)和CE、OE都有效，于是經(jīng)過(guò)一個(gè)時(shí)間間隔，指定單元的內(nèi)容即可讀到數(shù)據(jù)總線上。Intel2764A有七種工作方式，如表5-2所示。表5-22764A的工作方式選擇表方式A9A0VPPVCC數(shù)據(jù)端功能讀低低高××VCC5V數(shù)據(jù)輸出輸出禁止低高高××VCC5V高阻備用高××××VCC5V高阻編程低高低××12.5VVCC數(shù)據(jù)輸入校驗(yàn)低低高××12.5VVCC數(shù)據(jù)輸出編程禁止高××××12.5VVCC高阻標(biāo)識(shí)符

低

低

高

高低高VCCVCC5V5V制造商編碼器件編碼引腳但把A9引腳接至11.5～12.5V的高電平，則2764A處于讀Intel標(biāo)識(shí)符模式。要讀出2764A的編碼必須順序讀出兩個(gè)字節(jié)，先讓A1～A8全為低電平，而使A0從低變高，分兩次讀取2764A的內(nèi)容。當(dāng)A0=0時(shí)，讀出的內(nèi)容為制造商編碼(陶瓷封裝為89H，塑封為88H)，當(dāng)A0=1時(shí)，則可讀出器件的編碼(2764A為08H，27C64為07H)。2)備用方式只要CE為高電平，2764A就工作在備用方式，輸出端為高阻狀態(tài)，這時(shí)芯片功耗將下降，從電源所取電流由100mA下降到40mA。3)編程方式這時(shí)，VPP接+12.5V，VCC仍接+5V，從數(shù)據(jù)線輸入這個(gè)單元要存儲(chǔ)的數(shù)據(jù)，CE端保持低電平，輸出允許信號(hào)OE為高，每寫一個(gè)地址單元，都必須在PGM引腳端給一個(gè)低電平有效，寬度為45ms的脈沖，如圖5.12所示。圖5.122764A編程波形4)編程禁止在編程過(guò)程中，只要使該片為高電平，編程就立即禁止。5)編程校驗(yàn)在編程過(guò)程中，為了檢查編程時(shí)寫入的數(shù)據(jù)是否正確，通常在編程過(guò)程中包含校驗(yàn)操作。在一個(gè)字節(jié)的編程完成后，電源的接法不變，但PGM為高電平，CE、OE均為低電平，則同一單元的數(shù)據(jù)就在數(shù)據(jù)線上輸出，這樣就可與輸入數(shù)據(jù)相比較，校驗(yàn)編程的結(jié)果是否正確。6)Intel標(biāo)識(shí)符模式當(dāng)兩個(gè)電源端VCC和VPP都接至+5V，CE=OE=0時(shí)，PGM為高電平，這時(shí)與讀方式相同。另外，在對(duì)EPROM編程時(shí)，每寫一個(gè)字節(jié)都需45ms的PGM脈沖，速度太慢，且容量越大，速度越慢。為此，Intel公司開(kāi)發(fā)了一種新的編程方法，比標(biāo)準(zhǔn)方法快6倍以上，其流程圖如圖5.13所示。實(shí)際上，按這一思路開(kāi)發(fā)的編程器有多種型號(hào)。編程器中有一個(gè)卡插在I/O擴(kuò)展槽上，外部接有EPROM插座，所提供的編程軟件可自動(dòng)提供編程電壓VPP，按菜單提示，可讀、可編程、可校驗(yàn)，也可讀出器件的編碼，操作很方便。圖5.13Intel對(duì)EPROM編程算法流程圖

3.高集成度EPROM

高集成度EPROM芯片有多種型號(hào)，除了常使用的EPROM2764外，還有27128、27256、27512等。由于工業(yè)控制計(jì)算機(jī)的發(fā)展，迫切需用電子盤取代硬盤，常把用戶程序、操作系統(tǒng)固化在電子盤(ROMDISK)上，這時(shí)要用27C010(128K×8bit)、27C020(256K×8bit)、27C040(512K×8bit)大容量芯片。關(guān)于這幾種芯片的使用請(qǐng)參閱有關(guān)手冊(cè)。5.3.3電可擦可編程只讀存儲(chǔ)器(EEPROM)EPROM的優(yōu)點(diǎn)是一塊芯片可多次使用，缺點(diǎn)是整個(gè)芯片雖只寫錯(cuò)一位，也必須從電路板上取下擦掉重寫，因而很不方便的。在實(shí)際應(yīng)用中，往往只要改寫幾個(gè)字節(jié)的內(nèi)容，因此多數(shù)情況下需要以字節(jié)為單位進(jìn)行擦寫，而EEPROM在這方面具有很大的優(yōu)越性。下面以Intel2816為例，說(shuō)明EEPROM的基本特點(diǎn)和工作方式。

1.2816的基本特點(diǎn)2816是容量為2K×8bit的電擦除PROM，它的邏輯符號(hào)如圖5.14所示。芯片的管腳排列與2716一致，只是在管腳定義上，數(shù)據(jù)線管腳對(duì)2816來(lái)說(shuō)是雙向的，以適應(yīng)讀寫工作模式。2816的讀取時(shí)間為250ns，可滿足多數(shù)微處理器對(duì)讀取速度的要求。2816最突出的特點(diǎn)是可以字節(jié)為單位進(jìn)行擦除和重寫。擦或?qū)懹肅E和OE信號(hào)加以控制，一個(gè)字節(jié)的擦寫時(shí)間為10ms。2816也可整片進(jìn)行擦除，整片擦除時(shí)間也是10ms。無(wú)論字節(jié)擦除還是整片擦除均在機(jī)內(nèi)進(jìn)行。圖5.142816的邏輯符號(hào)

2.2816的工作方式2816有六種工作方式，每種工作方式下各個(gè)控制信號(hào)所需電平如表5-3所示。從表中可見(jiàn)，除整片擦除外，CE和OE均為TTL電平，而整片擦除時(shí)電壓為+9～+15V，在擦或?qū)懛绞綍r(shí)VPP均為+21V的脈沖，而其他工作方式時(shí)電壓為+4～+6V。表5-32816的工作方式VPP/V數(shù)據(jù)線功能讀方式低低+4～+6輸出備用方式高×+4～+6高阻字節(jié)擦除低高+21輸入為高電平字節(jié)寫低高+21輸入片擦除低+9～+15V+21輸入為高電平擦寫禁止高×+21高阻方式管腳1)讀方式在讀方式時(shí)，允許CPU讀取2816的數(shù)據(jù)。當(dāng)CPU發(fā)出地址信號(hào)以及相關(guān)的控制信號(hào)后，與此相對(duì)應(yīng)，2816的地址信號(hào)和CE、OE信號(hào)有效，經(jīng)一定延時(shí)，2816可提供有效數(shù)據(jù)。2)寫方式2816具有以字節(jié)為單位的擦寫功能，擦除和寫入是同一種操作，即都是寫，只不過(guò)擦除是固定寫“1”而已。因此，在擦除時(shí)，數(shù)據(jù)輸入是TTL高電平。在以字節(jié)為單位進(jìn)行擦除和寫入時(shí)，CE為低電平，OE為高電平，從VPP端輸入編程脈沖，寬度最小為9ms，最大為70ms，電壓為21V。為保證存儲(chǔ)單元能長(zhǎng)期可靠地工作，編程脈沖要求以指數(shù)形式上升到21V。3)片擦除方式當(dāng)2816需整片擦除時(shí)，也可按字節(jié)擦除方式將整片2KB逐個(gè)進(jìn)行，但最簡(jiǎn)便的方法是依照表5-3，將CE和VPP按片擦除方式連接，將數(shù)據(jù)輸入引腳置為TTL高電平，而使引腳電壓達(dá)到9～15V，則約經(jīng)10ms，整片內(nèi)容全部被擦除，即2KB的內(nèi)容全為FFH。4)備用方式當(dāng)2816的CE端加上TTL高電平時(shí)，芯片處于備用狀態(tài)，OE控制無(wú)效，輸出呈高阻態(tài)。在備用狀態(tài)下，其功耗可降到55％。

3.2817AEEPROM

在工業(yè)控制領(lǐng)域，常用2817AEEPROM，其容量也是2K×8bit，采用28腳封裝，它比2816多一個(gè)RDY/BUSY引腳，用于向CPU提供狀態(tài)。擦寫過(guò)程是當(dāng)原有內(nèi)容被擦除時(shí)，將RDY/BUSY引腳置于低電平，然后再將新的數(shù)據(jù)寫入，完成此項(xiàng)操作后，再將RDY/BUSY引腳置于高電平，CPU通過(guò)檢測(cè)此引腳的狀態(tài)來(lái)控制芯片的擦寫操作，擦寫時(shí)間約5ns。2817A的特點(diǎn)是片內(nèi)具有防寫保護(hù)單元。它適于現(xiàn)場(chǎng)修改參數(shù)。2817A引腳見(jiàn)圖5.15。圖5.152817A引腳圖圖中，R/B是RDY/BUSY的縮寫，用于指示器件的準(zhǔn)備就緒/忙狀態(tài)，2817A使用單一的+5V電源，在片內(nèi)有升壓到+21V的電路，用于原VPP引腳的功能，可避免VPP偏高或加電順序錯(cuò)誤引起的損壞，2817A片內(nèi)有地址鎖存器、數(shù)據(jù)鎖存器，因此可與8088/8086、8031、8096等CPU直接連接。2817A片內(nèi)寫周期定時(shí)器通過(guò)RDY/BUSY引腳向CPU表明它所處的工作狀態(tài)。在正在寫一個(gè)字節(jié)的過(guò)程中，此引腳呈低電平，寫完以后此引腳變?yōu)楦唠娖健?817A中RDY/BUSY引腳的這一功能可在每寫完一個(gè)字節(jié)后向CPU請(qǐng)求外部中斷來(lái)繼續(xù)寫入下一個(gè)字節(jié)，而在寫入過(guò)程中，其數(shù)據(jù)線呈高阻狀態(tài)，故CPU可繼續(xù)執(zhí)行其程序。因此采用中斷方式既可在線修改內(nèi)存參數(shù)而又不致影響工業(yè)控制計(jì)算機(jī)的實(shí)時(shí)性。2817A讀取時(shí)間為200ns，數(shù)據(jù)保存時(shí)間接近10年，但每個(gè)單元允許擦寫104次，故要均衡地使用每個(gè)單元，以提高其壽命。2817A的工作方式如表5-4所示。此外，2864A是8K×8bit的EEPROM，其性能更優(yōu)越，每一字節(jié)擦寫時(shí)間為5ns，2864A只需2ms，讀取時(shí)間為250ns，其引腳與2764兼容。表5-42817A工作方式選擇表引腳方式RDY/數(shù)據(jù)線功能讀低低高高阻輸出維持高無(wú)關(guān)無(wú)關(guān)高阻高阻字節(jié)寫入低高低低輸入字節(jié)擦除字節(jié)寫入前自動(dòng)擦除5.4CPU與存儲(chǔ)器的連接5.4.1連接時(shí)應(yīng)注意的問(wèn)題在微型計(jì)算機(jī)中，CPU對(duì)存儲(chǔ)器進(jìn)行讀寫操作，首先由地址總線給出地址信號(hào)，然后發(fā)出讀寫控制信號(hào)，最后才能在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)的讀寫。所以，CPU與存儲(chǔ)器連接時(shí)，地址總線、數(shù)據(jù)總線和控制總線都要連接。在連接時(shí)應(yīng)注意以下3個(gè)問(wèn)題。

1.CPU總線的帶負(fù)載能力

CPU在設(shè)計(jì)時(shí)，一般輸出線的帶負(fù)載能力為1個(gè)TTL?，F(xiàn)在存儲(chǔ)器為MOS管，直流負(fù)載很小，主要是電容負(fù)載，故在簡(jiǎn)單系