微機(jī)原理 第五章

微機(jī)原理及接口技術(shù)教師：王茜郵箱：wq_cduestc@163.com第5章主存儲(chǔ)器本章重點(diǎn)：·

了解存儲(chǔ)器的分類；·

理解存儲(chǔ)器地址譯碼；·

掌握存儲(chǔ)器與CPU的連接口；·

掌握存儲(chǔ)器地址的分配和擴(kuò)展。本章難點(diǎn)：·

存儲(chǔ)器地址分配及譯碼；·

存儲(chǔ)器地址的分配和擴(kuò)展。

第5章主存儲(chǔ)器5.1半導(dǎo)體存儲(chǔ)器

存儲(chǔ)器是微型計(jì)算機(jī)系統(tǒng)中用來(lái)存放程序和數(shù)據(jù)的基本單元或設(shè)備。存儲(chǔ)器容量愈大，能存放的信息就愈多，計(jì)算機(jī)的能力就愈強(qiáng)。存儲(chǔ)器作為計(jì)算機(jī)系統(tǒng)的重要組成部分，隨著更好的存儲(chǔ)載體材料的發(fā)現(xiàn)及生產(chǎn)工藝的不斷改進(jìn)，爭(zhēng)取更大的存儲(chǔ)容量、獲得更快的存取速度、減小存儲(chǔ)器載體的體積以及降低單位存儲(chǔ)容量性價(jià)比等方面都獲得快速的發(fā)展。微機(jī)系統(tǒng)對(duì)存儲(chǔ)器的要求又是什么呢？微機(jī)系統(tǒng)對(duì)存儲(chǔ)器的要求是容量大、速度快、成本低，但這三者在同一個(gè)存儲(chǔ)器中不可兼得。5.1半導(dǎo)體存儲(chǔ)器解決：采用分級(jí)存儲(chǔ)器結(jié)構(gòu)，通常將存儲(chǔ)器分為CPU寄存器、高速緩沖存儲(chǔ)器、主存儲(chǔ)器和外存存儲(chǔ)器四級(jí)。5.1.1半導(dǎo)體存儲(chǔ)器的分類按存儲(chǔ)介質(zhì)分類半導(dǎo)體存儲(chǔ)器磁介質(zhì)存儲(chǔ)器光存儲(chǔ)器掩膜ROM一次性可編程PROM紫外線可擦除EPROM電可擦除E2PROM可編程存儲(chǔ)器FLASH讀寫存儲(chǔ)器RAM只讀存儲(chǔ)器ROM（按讀寫功能分類)雙極型：存取速度快，但集成度低，一般用于大型計(jì)算機(jī)或高速微機(jī)中；MOS型（按器件原理分類）Multi-SRAMNV-SRAMFIFOCache靜態(tài)SRAM動(dòng)態(tài)DRAM：集成度高但存取速度較低，一般用于需要較大容量的場(chǎng)合。速度較快，集成度較低，一般用于對(duì)速度要求高、而容量不大的場(chǎng)合。(按存儲(chǔ)原理分類)5.1.2半導(dǎo)體存儲(chǔ)器的性能指標(biāo)存儲(chǔ)容量

存儲(chǔ)容量是指存儲(chǔ)器所能存儲(chǔ)二進(jìn)制數(shù)碼的數(shù)量，即所含存儲(chǔ)元的總數(shù)。存儲(chǔ)容量可以用位（bit）或字節(jié)（Byte）表示。存取時(shí)間

存取時(shí)間是指向存儲(chǔ)器單元寫入數(shù)據(jù)及從存儲(chǔ)器單元讀出數(shù)據(jù)所需的時(shí)間，有時(shí)又稱為讀寫周期。功耗功耗是存儲(chǔ)器的重要指標(biāo)，不僅表示存儲(chǔ)器芯片的功耗，還確定了計(jì)算機(jī)系統(tǒng)中的散熱問題。功耗指每個(gè)存儲(chǔ)單元所耗的功率，單位為μw／單元，也有給出每塊芯片總功耗的，單位為mw／芯片。工作電源5.1.3半導(dǎo)體存儲(chǔ)器的特點(diǎn)1.隨機(jī)存取存儲(chǔ)器RAM

特點(diǎn)易失性存儲(chǔ)器，存放暫時(shí)性的輸入、輸出數(shù)據(jù)、中間運(yùn)算結(jié)果、用戶程序等，也用與來(lái)和外存儲(chǔ)器交換信息并作為堆棧存儲(chǔ)區(qū)用。2.只讀存儲(chǔ)器ROM

特點(diǎn)存儲(chǔ)單元中的信息可一次寫入多次讀出。掉電信息不會(huì)消失。常用于存放固定的程序和數(shù)據(jù)，如系統(tǒng)監(jiān)控程序。5.2隨機(jī)存取存儲(chǔ)器RAM5.2.1靜態(tài)存儲(chǔ)器SRAM集成度低，但速度快，價(jià)格高，常用做Cache。T0和T1組成一個(gè)雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T4和T5為負(fù)載管。如A點(diǎn)為數(shù)據(jù)D，則B點(diǎn)為數(shù)據(jù)/D。T0T1ABT4T5+5VT2T3行(字)選擇線有效（高電平）時(shí)，A、B處的數(shù)據(jù)信息通過門控管T2和T3送至E、F點(diǎn)。行（字）選擇線EF列（位）選擇線T7T8I/OI/O列（位）選擇線有效（高電平）時(shí)，C、D處的數(shù)據(jù)信息通過門控管T7和T8送至芯片的數(shù)據(jù)引腳I/O。D/D5.2.1靜態(tài)存儲(chǔ)器SRAM常用的有：6116（2K×8）、6264（8K×8）、62256（32K×8）5.2.2動(dòng)態(tài)存儲(chǔ)器DRAM行（字）選擇線T1B存儲(chǔ)電容CA列（位）選擇線T2I/O電容上存有電荷時(shí)，表示存儲(chǔ)數(shù)據(jù)A為邏輯1；行選擇線有效時(shí)，數(shù)據(jù)通過T1送至B處；列選擇線有效時(shí)，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳I/O；為防止存儲(chǔ)電容C放電導(dǎo)致數(shù)據(jù)丟失，必須定時(shí)進(jìn)行刷新；動(dòng)態(tài)刷新時(shí)行選擇線有效，而列選擇線無(wú)效。（刷新是逐行進(jìn)行的。）刷新放大器5.2.2動(dòng)態(tài)存儲(chǔ)器DRAMDRAM集成度較高，對(duì)于同樣的引腳數(shù)，其單片容量往往比SRAM大。因此，內(nèi)部存儲(chǔ)單元按矩陣形式排列成存儲(chǔ)體，通常采用行、列、地址復(fù)合選擇法尋址。兩個(gè)9位地址緩沖器的作用：一是它們分時(shí)寄存CPU送來(lái)的高低9位地址；二是具有驅(qū)動(dòng)作用，以滿足行、列地址譯碼器的需要。5.2.2動(dòng)態(tài)存儲(chǔ)器DRAMDRAM存儲(chǔ)單元中的信息只能保持若干毫秒。為此，要求在1～3ms中周期性地刷新存儲(chǔ)單元，但DRAM本身不具刷新功能，必須附加刷新邏輯電路。刷新是指將存儲(chǔ)單元的內(nèi)容重新原樣再?gòu)?fù)制一遍，而不是將所有單元都清零。414256的刷新周期是2ms，與其配套使用的外部刷新電路常用8203刷新控制器充當(dāng)。8203是一個(gè)集刷新定時(shí)、刷新地址計(jì)數(shù)以及完成地址切換的多路轉(zhuǎn)換器為一體的DRAM刷新控制器。5.3只讀存儲(chǔ)器ROM

掩模型ROM可編程型PROM光擦除型EPROM電擦除型EEPROM閃速存儲(chǔ)器Flash固定掩膜ROM的基本存儲(chǔ)單元用單管構(gòu)成，集成度較高。由生產(chǎn)芯片的廠家固化信息。在最后一道工序用掩膜工藝寫入信息，用戶只可讀。用戶不能修改其內(nèi)容。用雙極型三極管構(gòu)成基本存儲(chǔ)單元。用戶可進(jìn)行一次編程。存儲(chǔ)單元電路由熔絲相連，當(dāng)加入寫脈沖，某些存儲(chǔ)單元熔絲熔斷，信息永久寫入，不可再次改寫。用戶可以多次編程。編程加寫脈沖后，某些存儲(chǔ)單元的PN結(jié)表面形成浮動(dòng)?xùn)?，阻擋通路，?shí)現(xiàn)信息寫入。用紫外線照射可驅(qū)散浮動(dòng)?xùn)牛行畔⑷坎脸?，便可再次改寫。既可全片擦除也可字?jié)擦除，可在線擦除信息，又能失電保存信息，具備RAM、ROM的優(yōu)點(diǎn)。但寫入時(shí)間較長(zhǎng)。原理上：FLASH屬于ROM型，但可隨時(shí)改寫信息。功能上：FLASH相當(dāng)于RAM。特點(diǎn)：可按字節(jié)、區(qū)塊（Sector）或頁(yè)面（Page）進(jìn)行擦除和編程操作快速頁(yè)面寫入：先將頁(yè)數(shù)據(jù)寫入頁(yè)緩存，再在內(nèi)部邏輯的控制下，將整頁(yè)數(shù)據(jù)寫入相應(yīng)頁(yè)面由內(nèi)部邏輯控制寫入操作，提供編程結(jié)束狀態(tài)具有在線系統(tǒng)編程能力具有軟件和硬件保護(hù)能力內(nèi)部設(shè)有命令寄存器和狀態(tài)寄存器內(nèi)部可以自行產(chǎn)生編程電壓（VPP），所以只用VCC供電5.5主存儲(chǔ)器系統(tǒng)設(shè)計(jì)5.5.1存儲(chǔ)器地址分配及譯碼器存儲(chǔ)器地址分配在進(jìn)行存儲(chǔ)器與CPU連接前，首先要確定內(nèi)存容量的大小和選擇存儲(chǔ)器芯片的容量大小。存儲(chǔ)器地址譯碼器存儲(chǔ)器系統(tǒng)設(shè)計(jì)是將芯片與所確定的地址空間聯(lián)系起來(lái)，即將芯片中的存儲(chǔ)單元與實(shí)際地址一一對(duì)應(yīng)，這樣才能通過尋址對(duì)存儲(chǔ)單元進(jìn)行讀寫。每一個(gè)存儲(chǔ)器芯片都有一定數(shù)量的地址輸入端，用來(lái)接收CPU的地址輸出信號(hào)。地址譯碼器將CPU的地址信號(hào)，按一定的規(guī)則譯碼成某些芯片的片選信號(hào)和地址輸入信號(hào)，被選中的芯片即CPU尋址的芯片。5.5.2存儲(chǔ)器的擴(kuò)展1.位擴(kuò)展方式：字?jǐn)?shù)不變，位數(shù)增加，即用多片對(duì)字長(zhǎng)進(jìn)行擴(kuò)展。位擴(kuò)展可以用多片芯片并聯(lián)的方式來(lái)實(shí)現(xiàn)，即地址線、讀/寫線、片選信號(hào)對(duì)應(yīng)并聯(lián)，各芯片的I/O口作為整個(gè)RAM輸入/出數(shù)據(jù)端的一位。假設(shè)用4K×4位的RAM擴(kuò)展為4K×16位的RAM···CS┇A11A0···R/WR/WCSA0A114K×4位（1）I/O0I/O1I/O2I/O3R/WCSA0A114K×4位（4）I/O0I/O1I/O2I/O3······┇┇D0D1

D2

D3D12D13D14D155.5.2存儲(chǔ)器的擴(kuò)展2.字?jǐn)U展方式：字?jǐn)?shù)(單元)，增字?jǐn)?shù)。字?jǐn)U展可利用外加譯碼器控制存儲(chǔ)器芯片的片選輸入端CS來(lái)實(shí)現(xiàn)。將8K×8位的RAM擴(kuò)展為32K×8位的RAM8K×8功能框圖芯片74139有效輸出端A14A13

IY000

IIY101IIIY210IVY311(I)(II)(III)(IV)5.5.2存儲(chǔ)器的擴(kuò)展3.字位擴(kuò)展方式：這種方法就是結(jié)合位擴(kuò)展和字?jǐn)U展，即同時(shí)擴(kuò)展地址線和數(shù)據(jù)線。擴(kuò)展的方法是數(shù)據(jù)線按照位擴(kuò)展，地址線按照字?jǐn)U展進(jìn)行。如何用256×4的RAM擴(kuò)展為1K×8位的RAM？Y0Y1Y2Y32/4A9A8A0-A74256×4256×4CSI/OI/OCS84256×4256×4CSI/OI/OCS844…高四位低四位5.5.3存儲(chǔ)器芯片與CPU的連接數(shù)據(jù)線、地址線、控制線的連接是否需要數(shù)據(jù)緩沖器片內(nèi)地址存儲(chǔ)器的讀寫控制RD、WE總線的負(fù)載能力存儲(chǔ)器芯片與CPU的時(shí)序匹配5.5.4存儲(chǔ)器芯片的地址譯碼及應(yīng)用譯碼電路的譯碼方法地址總線的低位地址線直接與各存儲(chǔ)芯片的地址線連接。所需低位地址線的數(shù)目N與存儲(chǔ)芯片容量L的關(guān)系：L＝2N。地址總線余下的高位地址線經(jīng)譯碼后，做各存儲(chǔ)芯片的片選。通常M/IO信號(hào)也參與片選譯碼片選信號(hào)可以采用線譯碼、部分譯碼和全譯碼等三種方式（或三種方式的組合）來(lái)實(shí)現(xiàn)線譯碼：每組芯片使用一根地址線作片選；部分譯碼：只有部分高位地址線參與譯碼形成片選信號(hào)；全譯碼：全部高位地址線都參與譯碼形成片選信號(hào)；線選法當(dāng)存儲(chǔ)器容量不大，所使用的存儲(chǔ)芯片數(shù)量不多，而CPU尋址空間遠(yuǎn)遠(yuǎn)大于存儲(chǔ)器容量時(shí)，可用高位地址線直接作為存儲(chǔ)芯片的片選信號(hào)，每一根地址線選通一塊芯片，這種方法稱為線選法。（1）8KBCS（2）8KBCS（3）8KBCS（3）8KBCS1111A13A14A16A15A0~A12線選結(jié)構(gòu)示意圖線選法4個(gè)片選信號(hào)必須使用4根地址線，電路結(jié)構(gòu)簡(jiǎn)單，缺點(diǎn)是：系統(tǒng)必須保證A16～A13不能同時(shí)為有效低電平；同部分譯碼法一樣，因?yàn)樽罡叨蔚刂沸盘?hào)（A19～A17）不參與譯碼，也存在地址重疊問題。A13

A16A14

A15思考：試寫出各芯片占用的地址空間。R/WD0~D7A0~A12④8K*8D0~7③8K*8D0~7②8K*8D0~7CS1

①8K*8D0~7部分譯碼法用高位地址中的一部分地址進(jìn)行譯碼產(chǎn)生片選信號(hào)。

8KB(2)CS

8KB(1)CS

8KB(8)CS

2-4譯碼器A0~A12A13~A14Y0Y1Y3…部分譯碼法與全譯碼方式的唯一區(qū)別是：系統(tǒng)最高段地址信號(hào)（A19～A15）不參與片選譯碼，即這幾位地址信號(hào)可以為任何值。芯片A19~A15

A14A13A12~A0地址空間（順序方式）①000000000000000～1111111111111②01③10④11共占用25組地址00000……11000……1111111000110001100000000H～01FFFH……C0000H～C1FFFH……F8000H～F9FFFH造成地址空間的重疊C2000H～C3FFFHC4000H～C5FFFHC6000H～C7FFFH全譯碼法全譯碼方式下，系統(tǒng)的每一條地址線都應(yīng)該參與譯碼。設(shè)該擴(kuò)展存儲(chǔ)器占用0C0000H開始的一段連續(xù)地址空間，則可用下表表示系統(tǒng)地址信號(hào)與各芯片所占地址空間的關(guān)系。芯

片A19~A15

A14A13A12~A0地址空間（順序方式）①C0000H～C1FFFH②C2000H