第5章存儲(chǔ)器系統(tǒng)

1第5章

存儲(chǔ)器系統(tǒng)2主要內(nèi)容：存儲(chǔ)器系統(tǒng)的概念半導(dǎo)體存儲(chǔ)器的分類(lèi)及其特點(diǎn)半導(dǎo)體存儲(chǔ)芯片的外部特性及其與系統(tǒng)的連接存儲(chǔ)器擴(kuò)展技術(shù)高速緩存3§5.1

概述主要內(nèi)容：存儲(chǔ)器系統(tǒng)及其主要技術(shù)指標(biāo)半導(dǎo)體存儲(chǔ)器的分類(lèi)及特點(diǎn)兩類(lèi)半導(dǎo)體存儲(chǔ)器的主要區(qū)別4一、存儲(chǔ)器系統(tǒng)51.存儲(chǔ)器系統(tǒng)的一般概念將兩個(gè)或兩個(gè)以上速度、容量和價(jià)格各不相同的存儲(chǔ)器用硬件、軟件或軟硬件相結(jié)合的方法連接起來(lái)系統(tǒng)的存儲(chǔ)速度接近最快的存儲(chǔ)器，容量接近最大的存儲(chǔ)器。構(gòu)成存儲(chǔ)系統(tǒng)。62.兩種存儲(chǔ)系統(tǒng)在一般計(jì)算機(jī)中主要有兩種存儲(chǔ)系統(tǒng)：Cache存儲(chǔ)系統(tǒng)主存儲(chǔ)器高速緩沖存儲(chǔ)器虛擬存儲(chǔ)系統(tǒng)主存儲(chǔ)器磁盤(pán)存儲(chǔ)器7Cache存儲(chǔ)器系統(tǒng)Cache（高速緩沖存儲(chǔ)器）速度快，容量小主內(nèi)存：速度慢，容量大Cache存儲(chǔ)系統(tǒng)由硬件系統(tǒng)管理。對(duì)程序員是透明的。設(shè)計(jì)目標(biāo)：提高存取速度CPUCache主存虛擬存儲(chǔ)器系統(tǒng)虛擬存儲(chǔ)器系統(tǒng)由主內(nèi)存和部分磁盤(pán)存儲(chǔ)器構(gòu)成。虛擬存儲(chǔ)系統(tǒng)由操作系統(tǒng)管理，對(duì)應(yīng)用程序員透明。設(shè)計(jì)目標(biāo)：增加存儲(chǔ)容量8主存儲(chǔ)器磁盤(pán)存儲(chǔ)器93.主要性能指標(biāo)存儲(chǔ)容量（S）（字節(jié)、千字節(jié)、兆字節(jié)等）存取時(shí)間（T）（與系統(tǒng)命中率有關(guān)）命中率（H）T=H*T1+（1-H）*T2訪(fǎng)問(wèn)效率（e）單位容量?jī)r(jià)格（C）104.微機(jī)中存儲(chǔ)器的層次結(jié)構(gòu)

通用寄存器組及指令、數(shù)據(jù)緩沖棧高速緩存主存儲(chǔ)器聯(lián)機(jī)外存儲(chǔ)器脫機(jī)外存儲(chǔ)器片內(nèi)存儲(chǔ)部件內(nèi)存儲(chǔ)部件外存儲(chǔ)部件微機(jī)擁有不同類(lèi)型的存儲(chǔ)部件由上至下容量越來(lái)越大，但速度越來(lái)越慢11存儲(chǔ)器：內(nèi)存、外存內(nèi)存——存放當(dāng)前運(yùn)行的程序和數(shù)據(jù)。特點(diǎn)：快，容量小，隨機(jī)存取，CPU可直接訪(fǎng)問(wèn)。通常由半導(dǎo)體存儲(chǔ)器構(gòu)成RAM、ROM外存——存放非當(dāng)前使用的程序和數(shù)據(jù)。特點(diǎn)：慢，容量大，順序存取/塊存取。需調(diào)入內(nèi)存后CPU才能訪(fǎng)問(wèn)。通常由磁、光存儲(chǔ)器構(gòu)成，也可以由半導(dǎo)體存儲(chǔ)器構(gòu)成磁盤(pán)、磁帶、CD-ROM、DVD-ROM、固態(tài)盤(pán)12二、半導(dǎo)體存儲(chǔ)器131.半導(dǎo)體存儲(chǔ)器半導(dǎo)體存儲(chǔ)器由能夠表示二進(jìn)制數(shù)“0”和“1”的、具有記憶功能的半導(dǎo)體器件組成。能存放一位二進(jìn)制數(shù)的半導(dǎo)體器件稱(chēng)為一個(gè)存儲(chǔ)元。若干存儲(chǔ)元構(gòu)成一個(gè)存儲(chǔ)單元。142.半導(dǎo)體存儲(chǔ)器的分類(lèi)按工作方式不同分兩類(lèi)：隨機(jī)存取存儲(chǔ)器RAM(RandomAccessMemory)只讀存儲(chǔ)器ROM(ReadOnlyMemory)。153.主要技術(shù)指標(biāo)存儲(chǔ)容量存儲(chǔ)單元個(gè)數(shù)×每單元的二進(jìn)制數(shù)位數(shù)存取時(shí)間實(shí)現(xiàn)一次讀/寫(xiě)所需要的時(shí)間存取周期連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需間隔的最小時(shí)間可靠性平均故障間隔時(shí)間MTBF功耗16§5.2隨機(jī)存取存儲(chǔ)器掌握：SRAM與DRAM的主要特點(diǎn)幾種常用存儲(chǔ)器芯片及其與系統(tǒng)的連接存儲(chǔ)器擴(kuò)展技術(shù)17一、靜態(tài)存儲(chǔ)器SRAM181.SRAM的基本存儲(chǔ)電路存儲(chǔ)元由6個(gè)MOS管組成的雙穩(wěn)電路構(gòu)成，存儲(chǔ)信息穩(wěn)定。p199T1,T2,T3,T4組成雙穩(wěn)態(tài)觸發(fā)器，T3,T4是T1,T2的負(fù)載。若T1截止,則A=1,使T2導(dǎo)通,于是B=0。而B(niǎo)=0保證了T1截止，處于穩(wěn)定狀態(tài)。反之，T1導(dǎo)通,T2截止,為另一種穩(wěn)定狀態(tài)。T5,T6行向選通門(mén),T7,T8列向選通門(mén)（公用）,分別受行/列選線(xiàn)上電平的控制。2.SRAM的特點(diǎn)用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息。速度快（<5ns），不需刷新，外圍電路比較簡(jiǎn)單，但集成度低（存儲(chǔ)容量小，約1Mbit/片），功耗大。在PC機(jī)中，SRAM被廣泛地用作高速緩沖存儲(chǔ)器Cache。對(duì)容量為M*N的SRAM芯片，其地址線(xiàn)數(shù)=㏒2M；數(shù)據(jù)線(xiàn)數(shù)=N。反之，若SRAM芯片的地址線(xiàn)數(shù)為K，則可以推斷其單元數(shù)為2K個(gè)。19203.典型SRAM芯片掌握：

主要引腳功能工作時(shí)序與系統(tǒng)的連接使用21典型SRAM芯片SRAM6264：容量：8KX8b外部引線(xiàn)圖6264外部引腳圖226264芯片的主要引線(xiàn)地址線(xiàn)：A0------A12；數(shù)據(jù)線(xiàn)：D0------D7；輸出允許信號(hào)：OE；寫(xiě)允許信號(hào)：WE；選片信號(hào)：CS1，CS2。6264D7-D0A12-A0OEWECS1CS26264外部引線(xiàn)圖6264操作與控制信號(hào)對(duì)應(yīng)關(guān)系23246264的工作過(guò)程寫(xiě)操作

工作時(shí)序6264的工作過(guò)程讀操作254.半導(dǎo)體存儲(chǔ)器總線(xiàn)接口原理深入理解8088總線(xiàn)信號(hào)主存儲(chǔ)器的編址半導(dǎo)體存儲(chǔ)器與總線(xiàn)的連接方式26278088總線(xiàn)A19-A0A15-A0MEMR、MEMWIOR、IOW存儲(chǔ)器輸入/輸出RD、WRIO/M（1）8088總線(xiàn)信號(hào)（2）微機(jī)中的主內(nèi)存微機(jī)中的主內(nèi)存可能由多片存儲(chǔ)芯片（存儲(chǔ)體）構(gòu)成；每片存儲(chǔ)器芯片（每個(gè)存儲(chǔ)體）上都含若干存儲(chǔ)單元，每個(gè)存儲(chǔ)單元在整個(gè)內(nèi)存空間中都必須具有惟一的地址。2829（3）存儲(chǔ)器編址001100001111000001011010低位地址高位地址30存儲(chǔ)器編址片選地址（高位）片內(nèi)地址（低位）內(nèi)存地址微型機(jī)中的主存儲(chǔ)器采用高位地址交叉訪(fǎng)問(wèn)方式用高位地址選擇芯片，低位地址選擇芯片內(nèi)的單元若芯片容量（單元數(shù)）為m，則：低位地址的位數(shù)=316264芯片的編址片首地址A19A12A0A19A12A00000000000000XXXXXXXXXXXXXX1111111111111片尾地址32（4）存儲(chǔ)器與系統(tǒng)總線(xiàn)的連接001100001111000001011010CS00譯碼器1CS存儲(chǔ)器構(gòu)建原理：33高位交叉訪(fǎng)問(wèn)存儲(chǔ)器的連接原理示意圖：低位地址用于選擇芯片上的單元高位地址用于選中芯片346264芯片與系統(tǒng)的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號(hào)D0~D7SRAM62648088總線(xiàn)+5V┇355.譯碼電路所謂譯碼就是將輸入的一組二進(jìn)制編碼變換為一個(gè)特定的輸出信號(hào)。將輸入的一組高位地址信號(hào)通過(guò)變換，產(chǎn)生一個(gè)有效的輸出信號(hào)，用于選中某一個(gè)存儲(chǔ)器芯片，從而確定了該存儲(chǔ)器芯片在內(nèi)存中的地址范圍。用專(zhuān)門(mén)的譯碼器或基本邏輯門(mén)電路實(shí)現(xiàn)36譯碼方式全地址譯碼部分地址譯碼37（1）全地址譯碼特點(diǎn)：用全部的高位地址信號(hào)作為譯碼信號(hào)；使存儲(chǔ)器芯片的每一個(gè)單元都占據(jù)一個(gè)唯一的內(nèi)存地址。386264芯片全地址譯碼例A19A18A17A16A15A14A13&1CS11SRAM6264CS2+5V01111000396264芯片全地址譯碼例片首地址A19A12A0A19A12A00000000000000111100011110001111111111111片尾地址該6264芯片的地址范圍=F0000H~F1FFFH40全地址譯碼例若已知某SRAM6264芯片在內(nèi)存中的地址為：

3E000H～3FFFFH試畫(huà)出將該芯片連接到系統(tǒng)的譯碼電路。41全地址譯碼例設(shè)計(jì)步驟：寫(xiě)出地址范圍的二進(jìn)制表示；確定各高位地址狀態(tài)；設(shè)計(jì)譯碼器。片首地址A19A12A0A19A12A00000000000000001111100111111111111111111片尾地址（3E000H～3FFFFH）42全地址譯碼例A19A18A17A16A15A14A13&1CS1高位地址：0011111SRAM6264CS2+5V0011111043（2）部分地址譯碼特點(diǎn)：用部分高位地址信號(hào)（而不是全部）作為譯碼信號(hào)；使被選中存儲(chǔ)器芯片占有幾組不同的地址范圍。若全部高位地址信號(hào)的位數(shù)為m，譯碼信號(hào)的位數(shù)為i，則所選存儲(chǔ)器芯片占有的地址范圍數(shù)為：下例使用高6位地址作為譯碼信號(hào)，從而使被選中芯片的每個(gè)單元都占有兩個(gè)地址，即這兩個(gè)地址都指向同一個(gè)單元。44部分地址譯碼例兩組地址：F0000H——F1FFFHB0000H——B1FFFHA19A17A16A15A14A13&16264CS1111000高位地址：1×110001011000，1111000456.應(yīng)用舉例將SRAM6264芯片與系統(tǒng)連接，使其地址范圍為：38000H~39FFFH。使用74LS138譯碼器構(gòu)成譯碼電路。46存儲(chǔ)器芯片與系統(tǒng)連接例由題知地址范圍：

00111000…

…

…0

00111001…

…

…1高位地址A19A12A047應(yīng)用舉例D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7A19G1G2AG2BCBA&&A18A14A13A17A16A15VCCY048二、動(dòng)態(tài)隨機(jī)存儲(chǔ)器DRAM1.DRAM基本存儲(chǔ)電路寫(xiě)入時(shí)，使字選線(xiàn)上為高電平，T1管導(dǎo)通，待寫(xiě)入的信息由位線(xiàn)D（數(shù)據(jù)線(xiàn)）存入Cs。讀出時(shí)，同樣使字選線(xiàn)上為高電平，T1管導(dǎo)通，則存儲(chǔ)在Cs上的信息通過(guò)T1管送到D線(xiàn)上，再通過(guò)放大，即可得到存儲(chǔ)信息。49由T1管和寄生電容Cs組成。單管動(dòng)態(tài)基本存儲(chǔ)電路注意：為節(jié)省面積，電容Cs不可能做得很大，一般使Cs<CD。這樣，讀出“1”和“0”時(shí)電平差別不大，故需鑒別能力高的讀出放大器。Cs上信息被讀出后，其電壓由0.2V下降為0.1V，是破壞性讀出。要保持原存信息，讀出后必須重寫(xiě)。由于電容上存儲(chǔ)的電荷不能長(zhǎng)時(shí)間保存，總會(huì)泄漏，因此必須定時(shí)給電容補(bǔ)充電荷，稱(chēng)為“刷新”或“再生”。典型的刷新時(shí)間間隔為2ms。使用單管電路，其外圍電路比較復(fù)雜。但因使用管子最少，4K以上容量較大的RAM，大多采用單管電路。50512.DRAM的特點(diǎn)存儲(chǔ)元主要由電容構(gòu)成；主要特點(diǎn)：存儲(chǔ)信息不穩(wěn)定，需要定時(shí)刷新。存儲(chǔ)容量高（集成度高），功耗低，存取速度較低，價(jià)格便宜。DRAM芯片主要用作主內(nèi)存。523.典型DRAM芯片2164A2164A：64K×1bit采用行地址和列地址來(lái)確定一個(gè)單元；行列地址分時(shí)傳送，共用一組地址信號(hào)線(xiàn)；地址信號(hào)線(xiàn)的數(shù)量?jī)H為同等容量SRAM芯片的一半。53主要引線(xiàn)行地址選通信號(hào)。用于鎖存行地址；列地址選通信號(hào)。地址總線(xiàn)上先送上行地址，后送上列地址，它們分別在#RAS和#CAS有效期間被鎖存在鎖存器中。DIN：數(shù)據(jù)輸入DOUT：數(shù)據(jù)輸出WE=0WE=1WE：寫(xiě)允許信號(hào)RAS：CAS：數(shù)據(jù)寫(xiě)入數(shù)據(jù)讀出54工作過(guò)程數(shù)據(jù)讀出數(shù)據(jù)寫(xiě)入刷新工作時(shí)序讀出行地址領(lǐng)先于行選通先有效，行選通后將行地址鎖存，然后列地址上地址線(xiàn)，列地址選通鎖存。讀寫(xiě)信號(hào)為高電平，控制數(shù)據(jù)從存儲(chǔ)單元輸出到DOUT。55寫(xiě)入對(duì)行、列選通信號(hào)要求不變。寫(xiě)信號(hào)先于列選通有效，寫(xiě)入的數(shù)據(jù)信息必須在列選通有效前送入DIN，且在列選通有效后，繼續(xù)保持一段時(shí)間，才能保證數(shù)據(jù)能正確寫(xiě)入。5657刷新將存放于每位中的信息讀出再照原樣寫(xiě)入原單元的過(guò)程---------刷新在刷新操作中，只有行選通起作用，即芯片只讀取行地址，由于列選通無(wú)效，所以在刷新時(shí)，數(shù)據(jù)不會(huì)送到輸出數(shù)據(jù)線(xiàn)上。刷新時(shí)序584.2164A在系統(tǒng)中的連接與系統(tǒng)連接圖存儲(chǔ)體592164A在系統(tǒng)中的連接DRAM2164A與系統(tǒng)連接的幾點(diǎn)說(shuō)明：芯片上的每個(gè)單元中只存放1位二進(jìn)制碼，每字節(jié)數(shù)據(jù)分別存放在8片芯片中；系統(tǒng)的每一次訪(fǎng)存操作需同時(shí)訪(fǎng)問(wèn)8片2164A芯片，該8片芯片必須具有完全相同的地址；芯片的地址選擇是按行、列分時(shí)傳送，由系統(tǒng)的低8位送出行地址，高8位送出列地址。結(jié)論：每8片2164A構(gòu)成一個(gè)存儲(chǔ)體（單獨(dú)一片則無(wú)意義）；每個(gè)存儲(chǔ)體內(nèi)的所有芯片具有相同的地址（片內(nèi)地址），應(yīng)同時(shí)被選中，僅有數(shù)據(jù)信號(hào)由各片分別引出。60三、存儲(chǔ)器擴(kuò)展技術(shù)611.存儲(chǔ)器擴(kuò)展用多片存儲(chǔ)芯片構(gòu)成一個(gè)需要的內(nèi)存空間；各存儲(chǔ)器芯片在整個(gè)內(nèi)存中占據(jù)不同的地址范圍；任一時(shí)刻僅有一片（或一組）被選中。

存儲(chǔ)器芯片的存儲(chǔ)容量等于：

單元數(shù)×每單元的位數(shù)字節(jié)數(shù)字長(zhǎng)擴(kuò)展單元擴(kuò)展字長(zhǎng)622.存儲(chǔ)器擴(kuò)展方法位擴(kuò)展字?jǐn)U展字位擴(kuò)展擴(kuò)展字長(zhǎng)擴(kuò)展單元數(shù)既擴(kuò)展字長(zhǎng)也擴(kuò)展單元數(shù)63位擴(kuò)展構(gòu)成內(nèi)存的存儲(chǔ)器芯片的字長(zhǎng)小于內(nèi)存單元的字長(zhǎng)時(shí)——需進(jìn)行位擴(kuò)展。位擴(kuò)展：每單元字長(zhǎng)的擴(kuò)展。64位擴(kuò)展例用8片2164A芯片構(gòu)成64KB存儲(chǔ)器。LS158A0~A7A8~A152164A2164A2164ADBABD0D1D70000HFFFFH.…65用8片2Kx1位的芯片組成容量為2Kx8位的存儲(chǔ)器，各芯片的數(shù)據(jù)線(xiàn)分別接到數(shù)據(jù)總線(xiàn)的各位，而地址線(xiàn)的相應(yīng)位及各控制線(xiàn)，則并聯(lián)在一起。2Kx166位擴(kuò)展方法：將每片的地址線(xiàn)、控制線(xiàn)并聯(lián)，數(shù)據(jù)線(xiàn)分別引出。位擴(kuò)展特點(diǎn)：存儲(chǔ)器的單元數(shù)不變，位數(shù)增加。67字?jǐn)U展地址空間的擴(kuò)展芯片每個(gè)單元中的字長(zhǎng)滿(mǎn)足，但單元數(shù)不滿(mǎn)足。擴(kuò)展原則：每個(gè)芯片的地址線(xiàn)、數(shù)據(jù)線(xiàn)、控制線(xiàn)并聯(lián)。片選端分別引出，以使每個(gè)芯片有不同的地址范圍。68A0～A10DBABD0～D7A0~A10R/WCS2K×8D0～D7A0～A102K×8D0～D7D0～D7A0~A10CS譯碼器Y0Y1高位地址R/W字?jǐn)U展示意圖69字?jǐn)U展例用兩片64K×8位的SRAM芯片構(gòu)成容量為128KB的存儲(chǔ)器兩芯片的地址范圍分別為：20000H～2FFFFH30000H～3FFFFH

70字?jǐn)U展例G1G2AG2BCBAY2Y3&MEMRMEMWA19A18A17A1674LS138高位地址：芯片1：0010芯片2：0011A19A18A17A16芯片1芯片271字位擴(kuò)展設(shè)計(jì)過(guò)程：根據(jù)內(nèi)存容量及芯片容量確定所需存儲(chǔ)芯片數(shù)；進(jìn)行位擴(kuò)展以滿(mǎn)足字長(zhǎng)要求；進(jìn)行字?jǐn)U展以滿(mǎn)足容量要求。若已有存儲(chǔ)芯片的容量為L(zhǎng)×K，要構(gòu)成容量為M×N的存儲(chǔ)器，需要的芯片數(shù)為：

（M/L）×（N/K）72字位擴(kuò)展例用32Kb芯片構(gòu)成256KB的內(nèi)存。73§5.3

只讀存儲(chǔ)器（ROM）掩模ROM一次性可寫(xiě)ROM可讀寫(xiě)ROM分類(lèi)EPROMEEPROM（紫外線(xiàn)擦除）（電擦除）掩膜ROM掩膜ROM所保存的信息取決于制造工藝，一旦芯片制成后，用戶(hù)是無(wú)法變更其結(jié)構(gòu)的。這種存儲(chǔ)單元中保存的信息，在電源消失后，也不會(huì)丟失，將永遠(yuǎn)保存下去。若地址信號(hào)為00，則選中第一條字線(xiàn)，該線(xiàn)輸出為1，若有MOS管與其相連，該MOS管導(dǎo)通，對(duì)應(yīng)的位線(xiàn)就輸出為0，若沒(méi)有管子與其相連，輸出為1，所以，選中字線(xiàn)00后輸出為0110。同理，字線(xiàn)01輸出為0101?？删幊绦虻腞OM：PROM如果用戶(hù)需要寫(xiě)入程序，則要通過(guò)專(zhuān)門(mén)的PROM寫(xiě)入電路，產(chǎn)生足夠大的電流把要寫(xiě)入“1”的那個(gè)存儲(chǔ)位上的二極管擊穿，就意味著寫(xiě)入了“1”。讀出的操作同掩膜ROM。這種存儲(chǔ)器在出廠(chǎng)時(shí)，存儲(chǔ)體中每條字線(xiàn)和位線(xiàn)的交叉處都是兩個(gè)反向串聯(lián)的二極管的PN結(jié)，字線(xiàn)與位線(xiàn)之間不導(dǎo)通，此時(shí)，意味著該存儲(chǔ)器中所有的存儲(chǔ)內(nèi)容均為“0”。可擦除可編程序的ROM：EPROM首先，柵極浮空，沒(méi)有電荷，沒(méi)有導(dǎo)電通道，漏源級(jí)之間不導(dǎo)電，表明存儲(chǔ)單元保存的信息為“1”。如果在漏源級(jí)之間加上+25V的電壓，漏源極被瞬間擊穿，電子通過(guò)SiO2絕緣層注入到浮動(dòng)?xùn)?，浮?dòng)?xùn)艃?nèi)有大量的負(fù)電荷。當(dāng)高電壓去除后，由于浮動(dòng)?xùn)胖車(chē)荢iO2絕緣層，負(fù)電荷無(wú)法泄漏，在N基體內(nèi)感應(yīng)出導(dǎo)電溝道。導(dǎo)電溝道表明相應(yīng)的存儲(chǔ)單元導(dǎo)通，這時(shí)存儲(chǔ)單元所保存的信息為“0”。一般情況下，浮動(dòng)?xùn)派系碾姾刹粫?huì)泄漏，并且在微機(jī)系統(tǒng)的正常運(yùn)行過(guò)程中，其信息只能讀出而不能改寫(xiě)。如果要清除存儲(chǔ)單元中所保存的信息，就必須將浮動(dòng)?xùn)艃?nèi)的負(fù)電荷釋放掉。用一定波長(zhǎng)的紫外光照射浮動(dòng)?xùn)牛?fù)電荷可以獲得足夠的能量擺脫SiO2的包圍，以光電流的形式釋放掉，這時(shí)，原來(lái)存儲(chǔ)的信息也就不存在了。由這種存儲(chǔ)單元所構(gòu)成的ROM存儲(chǔ)芯片，在其上方有一個(gè)石英玻璃的窗口，紫外線(xiàn)正是通過(guò)這個(gè)窗口來(lái)照射其內(nèi)部電路而擦除信息的，一般擦除信息需用紫外線(xiàn)照射15～20分鐘。電可擦除可編程ROM:EEPROM原理與EPROM類(lèi)似，當(dāng)浮動(dòng)?xùn)派蠜](méi)有電荷時(shí)，漏源極不導(dǎo)電，數(shù)據(jù)信息為“1”，當(dāng)浮動(dòng)?xùn)艓想姾?，漏源極導(dǎo)通，數(shù)據(jù)信息為“0”。在第一級(jí)浮動(dòng)?xùn)派厦嬖黾恿说诙?jí)浮動(dòng)?xùn)?，?dāng)VG電壓為正，電荷流向第一級(jí)浮動(dòng)?xùn)?編程)，當(dāng)VG電壓為負(fù)，電荷從浮動(dòng)?xùn)帕飨蚵O(擦除)，這個(gè)過(guò)程要求電流極小，可用普通電源(5V)供給VG。81ROM存儲(chǔ)元件可看作是一個(gè)單向?qū)ǖ拈_(kāi)關(guān)電路。當(dāng)字線(xiàn)上加有選中信號(hào)時(shí):如果電子開(kāi)關(guān)S是斷開(kāi)的，位線(xiàn)D上將輸出信息1；如果S是接通的，則位線(xiàn)D經(jīng)T1接地，將輸出信息0。ROM存儲(chǔ)信息原理82一、EPROM831.特點(diǎn)可多次編程寫(xiě)入；掉電后內(nèi)容不丟失；內(nèi)容的擦除需用紫外線(xiàn)擦除器。

842.EPROM27648K×8bit芯片地址信號(hào)：A0

——

A12數(shù)據(jù)信號(hào)：D0

——

D7輸出信號(hào)：OE片選信號(hào)：CE編程脈沖輸入：PGM其引腳與SRAM6264完全兼容.

853.2764的工作方式數(shù)據(jù)讀出編程寫(xiě)入擦除標(biāo)準(zhǔn)編程方式快速編程方式編程寫(xiě)入：每出現(xiàn)一個(gè)編程負(fù)脈沖就寫(xiě)入一個(gè)字節(jié)數(shù)據(jù)86方式引腳狀態(tài)VPP數(shù)據(jù)線(xiàn)狀態(tài)讀出00＋5V＋5VDOUT（輸出）編程輸入01寬50ms±5ms負(fù)脈沖＋21VDIN（輸入）校驗(yàn)編程內(nèi)容00＋5V＋21VDOUT（輸出）禁止編程01無(wú)脈沖＋21V高阻抗EPROM存儲(chǔ)芯片，在其上方有一個(gè)石英玻璃的窗口，紫外線(xiàn)正是通過(guò)這個(gè)窗口來(lái)照射其內(nèi)部電路而擦除信息的，一般擦除信息需用紫外線(xiàn)照射15～20分鐘。擦除后，每個(gè)單元數(shù)據(jù)為FFH8788二、EEPROM891.特點(diǎn)可在線(xiàn)編程寫(xiě)入；掉電后內(nèi)容不丟失；電可擦除。902.典型EEPROM芯片98C64A8K×8bit芯片；13根地址線(xiàn)（A0

——

A12）；8位數(shù)據(jù)線(xiàn)（D0

——D7）；輸出允許信號(hào)（OE）；寫(xiě)允許信號(hào)（WE）；選片信號(hào)（CE）；狀態(tài)輸出端（READY

/

BUSY）。98C64A913.工作方式數(shù)據(jù)讀出編程寫(xiě)入擦除字節(jié)寫(xiě)入：每一次BUSY端變高寫(xiě)入一個(gè)字節(jié)自動(dòng)頁(yè)寫(xiě)入：每一次BUSY端變高寫(xiě)入一頁(yè)（1~32字節(jié)）字節(jié)擦除：一次擦除一個(gè)字節(jié)片擦除：一次擦除整片時(shí)序92934.EEPROM的應(yīng)用可通過(guò)程序?qū)崿F(xiàn)對(duì)芯片的讀寫(xiě)；僅當(dāng)READY/BUSY=1時(shí)才能進(jìn)行“寫(xiě)”操作“寫(xiě)”操作的方法：根據(jù)參數(shù)定時(shí)寫(xiě)入通過(guò)判斷READY/BUSY端的狀態(tài)進(jìn)行寫(xiě)入僅當(dāng)該端為高電平時(shí)才可寫(xiě)入下一個(gè)字節(jié)。P215例94四、閃速EEPROM特點(diǎn)：通過(guò)向內(nèi)部控制寄存器寫(xiě)入命令的方法來(lái)控制芯片的工作方式。95工作方式數(shù)據(jù)讀出編程寫(xiě)入：擦除讀單元內(nèi)容讀內(nèi)部狀態(tài)寄存器內(nèi)容讀芯片的廠(chǎng)家及器件標(biāo)記數(shù)據(jù)寫(xiě)入，寫(xiě)軟件保護(hù)字節(jié)擦除，塊擦除，片擦除擦除掛起，恢復(fù)96§5.4

高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級(jí)體系結(jié)構(gòu)97Cache的基本概念設(shè)置Cache的理由：CPU與主存之間在執(zhí)行速度上存在較大差異；高速存儲(chǔ)器芯片的價(jià)格較高；設(shè)置Cache的條件：程序的局部性原理時(shí)間局部性：最近的訪(fǎng)問(wèn)項(xiàng)可能在不久的將來(lái)再次被訪(fǎng)問(wèn)空間局部性：一個(gè)進(jìn)程所訪(fǎng)問(wèn)的各項(xiàng)，其地址彼此很接近98Cache的工作原理CPUCache主存DBDBDB命中存在不命中99Cache的命中率訪(fǎng)問(wèn)內(nèi)存時(shí)，CPU首先訪(fǎng)問(wèn)Cache，找到則

“命中”，否則為“不命中”。命中率影響系統(tǒng)的平均存取速度。Cache存儲(chǔ)器系統(tǒng)的平均存取速度=

Cache存取速度×命中率+RAM存取速度×不命中率例如：RAM的存取時(shí)間為8ns，CACHE的存取時(shí)間為1ns，CACHE的命中率為90%。則存儲(chǔ)器整體訪(fǎng)問(wèn)時(shí)間由沒(méi)有CACHE的8ns減少為：

1ns×90%+8ns×10%=1.7ns

速度提高了近4倍。在一定的范圍內(nèi)，Cache越大，命中率就越高，但相應(yīng)成本也相應(yīng)提高Cache與內(nèi)存的空間