中北大學(xué),韓炎,數(shù)電2

概述第

2章邏輯門電路TTL集成邏輯門CMOS集成邏輯門集成邏輯門的應(yīng)用本章小結(jié)最簡(jiǎn)單的與、或、非門電路主要要求：

理解二極管、三極管的開關(guān)特性。

掌握二極管、三極管開關(guān)工作的條件。2.1二極管和三極管的開關(guān)特性高電平和低電平為某規(guī)定范圍的電位值，而非一固定值。

高電平信號(hào)是多大的信號(hào)？低電平信號(hào)又是多大的信號(hào)？10高電平低電平01高電平低電平正邏輯體制負(fù)邏輯體制由門電路種類等決定高電平和低電平的含義2.2.1半導(dǎo)體二極管的開關(guān)特性2.2最簡(jiǎn)單的與、或、非門電路圖2.2.2二極管與門返回真值表邏輯電平ABY001101010001A/VB/VY/V003303030.70.70.73.72.2.2二極管與門2.2.3二極管或門圖2.2.3二極管或門返回邏輯電平A/VB/VY/V0033030302.32.32.3真值表ABY001101010111缺點(diǎn)：輸出電平發(fā)生偏移三極管為什么能用作開關(guān)？

怎樣控制它的開和關(guān)？當(dāng)輸入uI為低電平，使

uBE<Uth時(shí)，三極管截止。

iB0，iC0，C、E間相當(dāng)于開關(guān)斷開。

三極管關(guān)斷的條件和等效電路IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS負(fù)載線臨界飽和線

飽和區(qū)放大區(qū)一、三極管的開關(guān)作用及其條件

截止區(qū)uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路uI=UILuBE+-Uth為門限電壓2.2.2半導(dǎo)體三極管的開關(guān)特性IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)一、三極管的開關(guān)作用及其條件

uI增大使

iB增大，從而工作點(diǎn)上移，iC增大，uCE減小。截止區(qū)uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路S為放大和飽和的交界點(diǎn)，這時(shí)的iB稱臨界飽和基極電流，用IB(sat)表示；相應(yīng)地，IC(sat)為臨界飽和集電極電流；UBE(sat)為飽和基極電壓；

UCE(sat)為飽和集電極電壓。臨界飽和點(diǎn)三極管仍然具有放大作用。

uI增大使uBE>Uth時(shí)，三極管開始導(dǎo)通，iB>0，三極管工作于放大導(dǎo)通狀態(tài)。IC(sat)QAuCEUCE(sat)OiCMNIB(sat)TS臨界飽和線

飽和區(qū)放大區(qū)一、三極管的開關(guān)作用及其條件

截止區(qū)uBE<UthBEC三極管截止?fàn)顟B(tài)等效電路uI=UIH三極管開通的條件和等效電路當(dāng)輸入

uI為高電平，使iB≥

IB(sat)時(shí)，三極管飽和。

uBE+-uBE

UCE(sat)0.3V0，C、E間相當(dāng)于開關(guān)合上。

iB≥

IB(sat)BEUBE(sat)CUCE(sat)三極管飽和狀態(tài)等效電路[例]下圖電路中=50,UBE(on)=0.7V,UIH=3.6V,UIL=0.3V,為使三極管開關(guān)工作,試選擇

RB值,并對(duì)應(yīng)輸入波形畫出輸出波形。解：(1)根據(jù)開關(guān)工作條件確定

RB取值uI=UIL=0.3V時(shí),三極管滿足截止條件uI=UIH=3.6V時(shí),為使三極管飽和,應(yīng)滿足

iB>IB(sat)因?yàn)閕B=IHB-0.7VUR所以求得RB<29k。OuItUIHUIL+5V(2)

對(duì)應(yīng)輸入波形畫出輸出波形OuItUIHUIL可見，該電路在輸入低電平時(shí)輸出高電平，輸入高電平時(shí)輸出低電平，因此構(gòu)成三極管非門。由于輸出信號(hào)與輸入信號(hào)反相，故又稱三極管反相器。三極管截止時(shí)，iC0，uO+5V三極管飽和時(shí)，uO

UCE(sat)0.3VOuO/Vt50.3二極管與門二極管或門三極管非門+5V主要要求：

了解TTL非門的組成和工作原理。了解TTL集成邏輯門的主要參數(shù)和使用常識(shí)。2.3

TTL集成邏輯門

掌握TTL基本門的邏輯功能和主要外特性。了解集電極開路門和三態(tài)門的邏輯功能和應(yīng)用。V1V2V3V5V62.4.1TTL反相器的電路結(jié)構(gòu)和工作原理

一、電路結(jié)構(gòu)輸入級(jí)主要由三極管T1、基極電阻R1和鉗位二極管D1組成。

D1

為輸入鉗位二極管，用以抑制輸入端出現(xiàn)的負(fù)極性干擾。正常信號(hào)輸入時(shí)，D1

不工作，當(dāng)輸入的負(fù)極性干擾電壓大于二極管導(dǎo)通電壓時(shí)，二極管導(dǎo)通，輸入端負(fù)電壓被鉗在-0.7V上，這不但抑制了輸入端的負(fù)極性干擾，對(duì)T1還有保護(hù)作用。中間級(jí)由T2、R2、R3組成。

T2的集電極C2和發(fā)射極E2同時(shí)輸出兩個(gè)邏輯電平相反的信號(hào)，分別驅(qū)動(dòng)T4和T5。輸出級(jí)由T4、D2、R4和T5組成。其中T4

與T5構(gòu)成推拉式輸出結(jié)構(gòu)，提高了負(fù)載能力。

輸入端為低電平時(shí)，輸出高電平。輸入低電平端對(duì)應(yīng)的發(fā)射結(jié)導(dǎo)通，uB1=0.7V+0.3V=1V這時(shí)T2、T5截止。T2截止使uC2

VCC=5V，則T4、D2導(dǎo)通因此，輸入有低電平時(shí)，輸出為高電平。二、TTL反相器的工作原理（設(shè)輸入VIH=3.6V，VIL=0.3V）

電流方向:流出輸出端因此，T1發(fā)射結(jié)反偏而集電極正偏，稱處于倒置放大狀態(tài)。電流放大系數(shù)很小。

輸入為高電平時(shí)，輸出低電平

VCC經(jīng)

R1使

T1集電結(jié)和

T2、T5發(fā)射結(jié)導(dǎo)通，使uB1=2.1V。對(duì)于T2，IB2較大，足以使T2飽和導(dǎo)通。

uC2=UCE2(sat)+uBE5=0.3V+0.7V=1V由于D2存在，不足以使T4導(dǎo)通，T4

截止

因此，輸入均為高電平時(shí)，輸出為低電平。綜上所述,該電路實(shí)現(xiàn)了非邏輯功能,即uo

=UCE5(sat)0.3V

輸出為低電平電流方向:流入輸出端D2截止使T5的等效集電極電阻很大，使IB5>>IB5(sat)，因此V5深度飽和。截止區(qū)線性區(qū)轉(zhuǎn)折區(qū)飽和區(qū)UI<0.6,設(shè)Uces1=0.1V，則Uc1<0.7V，T2,T5截止，T4導(dǎo)通1.3=<

UI<1.4,T2,T5導(dǎo)通，T4截止，輸出急劇下降為低電平。0.6=<UI<1.3,0.7=<Uc1<1.4VT2導(dǎo)通,T5截止，T2工作在放大區(qū)，隨著UI的升高，UC2和Uo線性下降UI繼續(xù)升高，輸出不再變化三、電壓傳輸特性及相關(guān)參數(shù)輸出高電平UOH電壓傳輸特性曲線截止區(qū)的輸出電壓稱為輸出高電平，其典型值是3.6V；

輸出低電平UOL電壓傳輸特性曲線飽和區(qū)的輸出電壓稱為輸出低電平，其典型值是0.3V；

返回

開門電平UON在保證輸出為額定低電平的條件下，允許的最小輸入高電平的數(shù)值，稱為開門電平UON。

關(guān)門電平UOFF在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數(shù)值，稱為關(guān)門電平UOFF。

UOFFUON

閾值電壓UTH

電壓傳輸特性曲線轉(zhuǎn)折區(qū)中點(diǎn)所對(duì)應(yīng)的uI值稱為閾值電壓UTH（又稱門檻電平）。通常UTH≈1.4V。背景：在實(shí)際應(yīng)用時(shí)，由于外界、電源波動(dòng)干擾等原因，可能使輸入電壓偏離規(guī)定值。輸入電壓的偏離會(huì)對(duì)輸出造成什么影響？輸入端噪聲容限噪聲容限越大，抗干擾能力越強(qiáng)。在保證輸出高、低電平基本不變(或者說(shuō)變化的大小不超過(guò)允許限度)的條件下，輸入電平的允許波動(dòng)范圍稱為輸入端噪聲容限。

指輸入低電平時(shí)，允許的最大正向噪聲電壓。UNL=UIL(max)–UOL(max)

指輸入高電平時(shí)，允許的最大負(fù)向噪聲電壓。UNH=UOH(min)–UIH(min)

輸入高電平噪聲容限UNH輸入低電平噪聲容限UNL研究輸入電流隨輸入電壓變化的特性2.4.2、輸入特性1、輸入伏安特性與相關(guān)參數(shù)返回a）vi〈0.6V時(shí)，VT2、VT4截止，輸入電流隨著輸入電壓vi的增加而增加。Vi=0V時(shí)此時(shí)輸入端流出的電流稱為輸入短路電流。輸入低電平時(shí)的輸入電流稱為低電平輸入電流IIL，近似分析時(shí)可用IIS替代。vi≤﹣0.7V時(shí)，輸入端二極管導(dǎo)通使II數(shù)值急劇增大特殊點(diǎn)b）vi接近0.7V時(shí)，uB1接近1.4V，T2導(dǎo)通，T5截止，T1管集電結(jié)支路的分流作用很小，所以輸入電流的數(shù)值隨輸入電壓的增大還是減小的趨勢(shì)。c）vi增大到閾值電壓UT時(shí)，T2導(dǎo)通，T5導(dǎo)通，輸入電流由負(fù)轉(zhuǎn)正，當(dāng)輸入電壓大于閾值電壓以后，輸入電流方向轉(zhuǎn)為正方向，基本上保持一恒定值不變。當(dāng)ui=3.6V時(shí)的輸入電流叫做輸入高電平電流，也叫做輸入漏電流，約為40uA。二.

輸入負(fù)載特性

背景：當(dāng)用TTL非門組成一些較復(fù)雜的邏輯電路時(shí)，有時(shí)需要在信號(hào)與輸入端或輸入端與地之間接一電阻。有電流流過(guò)RI，必然產(chǎn)生電壓降，將vi隨RI的變化而變化的關(guān)系曲線叫做門電路的輸入負(fù)載特性。a）輸入電流流過(guò)RI必然會(huì)產(chǎn)生壓降，進(jìn)而形成輸入端電位。在滿足RI<<R1條件下，URI與RI之間近似線性關(guān)系≤

b）

vi上升到1.4以后，T2

、T5管開始導(dǎo)通，UB1被鉗位在2.1V,此后vi不再隨RI的增大而增大。此時(shí)特性曲線趨于vi=1.4V的一條水平線?？紤]？輸入端加入電阻后還能否保證實(shí)現(xiàn)正常的邏輯關(guān)系？關(guān)門電阻ROFF——在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關(guān)門電阻。≤

開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RI

的最小值稱為開門電阻。

輸入端懸空或接地相當(dāng)于什么？輸出特性

輸出電壓隨輸出電流的變化而變化的曲線a）輸出低電平時(shí)的輸出特性T5深度飽和，其導(dǎo)通電阻很小，UoL=iL·rce5，UoL隨著iL的增加而增大。此時(shí)負(fù)載電流流入門電路，稱為灌電流負(fù)載。TTL反相器低電平輸出特性TTL反相器輸出低電平時(shí)的輸出特性如下所示。

iL增大到使UOL超過(guò)UOLmax時(shí)，驅(qū)動(dòng)門的邏輯關(guān)系就出錯(cuò)了。b）輸出高電平時(shí)的輸出特性當(dāng)IL增大時(shí)，UCES4基本不變，但UR4仍隨著IL增大而增大。因此UOH隨IL增加而線性下降。此時(shí)負(fù)載電流從門電路流向負(fù)載，稱為拉電流負(fù)載。扇出系數(shù)扇出系數(shù)N是指門電路能夠驅(qū)動(dòng)同類門的數(shù)量。計(jì)算：①輸出為高電平時(shí)，可以驅(qū)動(dòng)同類門的數(shù)目N1=IOH/IIH；②輸出為低電平時(shí)，可以驅(qū)動(dòng)同類門的數(shù)目N2=IOL/IIL；③扇出系數(shù)＝min（N1，N2）。高電平輸出電流輸出高電平時(shí)，提供給外接負(fù)載的最大輸出電流IOH

，超過(guò)此值會(huì)使輸出高電平下降。低電平輸出電流輸出低電平時(shí)，提供給外接負(fù)載的最大輸出電流IOL

，超過(guò)此值會(huì)使輸出低電平上升。返回圖2.4.20TTL與非門電路2.4.4其他類型的TTL門電路一、其他邏輯功能的門電路1.與非門與反相器的區(qū)別：輸入端改成了多發(fā)射極三極管。圖多發(fā)射極三極管返回圖2.4.22TTL或非門電路2.或非門圖2.4.23TTL與或非門3.TTL與或非TTL系列74

FAM

nn前綴系列助記符功能數(shù)字

74S(SchottkyTTL):肖特基TTL系列，比普通74系列速度高，但功耗大。

74LS(Low-powerSchottkyTTL):低功耗肖特基TTL系列，比普通74系列速度高，功耗只有其1/5。

74AS(AdvancedSchottkyTTL):改進(jìn)型肖特基TTL系列，比普通肖特基系列速度高一倍，功耗相同。

74ALS(AdvancedLow-powerSchottkyTTL):改進(jìn)型低功耗肖特基TTL系列，比74LS系列的功耗低、速度快。74F(FastTTL):高速肖特基TTL系列，功耗、速度介于74AS和74ALS之間。54、54H、54S、54LS系列54系列與74系列的比較相同之處：完全相同的電路結(jié)構(gòu)和電器性能參數(shù).不同之處：54系列的工作溫度范圍更寬，電源允許的工作范圍更大。

74工作環(huán)境溫度0—70電源工作范圍5V±5%

54工作環(huán)境溫度-55—120電源工作范圍5V±10%實(shí)物圖片

不同系列TTL中，器件型號(hào)后面幾位數(shù)字相同時(shí)，通常邏輯功能、外型尺寸、外引線排列都相同。但工作速度(平均傳輸延遲時(shí)間tpd)和平均功耗不同。實(shí)際使用時(shí)，高速門電路可以替換低速的；反之則不行。

例如CT7400CT74L00CT74H00CT74S00CT74LS00CT74AS00CT74ALS00xx74xx00引腳圖雙列直插

14引腳四

2

輸入與非門圖2.4.25推拉式輸出級(jí)并聯(lián)的情況返回二、集電極開路的門電路（OC門）1、問(wèn)題的提出輸出端能否并接使用？2、原因當(dāng)一個(gè)門輸出高電平，一個(gè)門輸出低電平時(shí)，產(chǎn)生較大電流。一方面會(huì)使導(dǎo)通門輸出低電平抬高，造成邏輯錯(cuò)誤；另一方面，會(huì)因功耗過(guò)大燒壞管子。圖2.4.26集電極開路與非門的電路和圖形符號(hào)返回3、怎么辦---集電極開路門（OC門）使用注意事項(xiàng)：必須外接負(fù)載電阻和電源圖2.4.27OC門輸出并聯(lián)的接法及邏輯圖返回4、多個(gè)OC門連接輸出端可直接連接了嗎只要電阻阻值的數(shù)值選擇得當(dāng)，就能做到既保證輸出的高、低電平符合要求，輸出端三極管的負(fù)載電流又不過(guò)大

為了使線與輸出的高低電平值滿足所在數(shù)字系統(tǒng)的要求，對(duì)外接電阻的阻值需要進(jìn)行粗略的計(jì)算。其值與開路門的個(gè)數(shù)、所接負(fù)載門的輸入端數(shù)、負(fù)載門的個(gè)數(shù)以及線與輸出的狀態(tài)有關(guān)。5、外接負(fù)載電阻的計(jì)算

計(jì)算方法：先求出線與輸出高電平時(shí)負(fù)載電阻的最大值和輸出低電平時(shí)負(fù)載電阻的最小值，然后在兩個(gè)極限值之間選擇一個(gè)適合的標(biāo)稱值的電阻作為負(fù)載電阻。圖2.4.28計(jì)算OC門負(fù)載電阻最大值的工作狀態(tài)返回每個(gè)OC門輸出為高電平。為保證高電平不低于規(guī)定的高電平，RL不能選的太大。(1)、負(fù)載電阻的最大值m:與非門輸入端數(shù)IOH:每個(gè)OC門輸出高電平流入驅(qū)動(dòng)管V5的漏電流IIH:負(fù)載門輸入為高電平時(shí)流入每個(gè)輸入端的漏電流圖2.4.29計(jì)算OC門負(fù)載電阻最小值的工作狀態(tài)返回當(dāng)OC門中只有一個(gè)導(dǎo)通時(shí)，負(fù)載電流全部流入導(dǎo)通的OC門，RL值不可太小，以確保流入導(dǎo)通的OC門的電流不致超過(guò)最大允許的負(fù)載電流IOM。(2)、負(fù)載電阻的最小值線與邏輯輸出為低電平m’:負(fù)載門個(gè)數(shù)IIOL:導(dǎo)通OC門允許流入的電流最大值VOL:OC門線與輸出低電平時(shí)所允許的最大值相當(dāng)于與門作用。因?yàn)閅1、Y2中有低電平時(shí)，Y為低電平；只有

Y1、Y2均為高電平時(shí)，Y才為高電平，故Y=Y1·Y2。5.應(yīng)用

(1)

實(shí)現(xiàn)線與兩個(gè)或多個(gè)OC門的輸出端直接相連，相當(dāng)于將這些輸出信號(hào)相與，稱為線與。

只有OC門才能實(shí)現(xiàn)線與。普通TTL門輸出端不能并聯(lián)，否則可能損壞器件。注意TTLCMOSRLVDD+5V(2)實(shí)現(xiàn)電平轉(zhuǎn)換

TTL與非門有時(shí)需要驅(qū)動(dòng)其他種類門電路，而不同種類門電路的高低電平標(biāo)準(zhǔn)不一樣。應(yīng)用OC門就可以適應(yīng)負(fù)載門對(duì)電平的要求。

OC門的UOL0.3V，UOH

VDD，正好符合CMOS電路UIH

VDD，UIL0的要求。

VDDRL(3)驅(qū)動(dòng)顯示器和繼電器等[例]下圖為用

OC門驅(qū)動(dòng)發(fā)光二極管LED的顯示電路。已知LED的正向?qū)▔航礥F=2V，正向工作電流

IF=10mA，為保證電路正常工作，試確定RC的值。解：為保證電路正常工作，應(yīng)滿足因此RC=270

分析：該電路只有在輸出uO為低電平時(shí)，LED才導(dǎo)通發(fā)光；否則LED中無(wú)電流流通，不發(fā)光。要使LED發(fā)光，應(yīng)滿足

IRc

IF=10mA。圖2.4.31三態(tài)輸出門的電路圖和圖形符號(hào)

（a）控制端高電平有效（b）控制端低電平有效返回三、三態(tài)輸出門電路（TS門）在普通門電路的基礎(chǔ)上附加控制電路而構(gòu)成的。當(dāng)EN=0時(shí)，Y=AB，三態(tài)門處于工作態(tài)；當(dāng)EN=1時(shí)，三態(tài)門輸出呈現(xiàn)高阻態(tài)，又稱禁止態(tài)。當(dāng)EN=1時(shí)，Y=AB，三態(tài)門處于工作態(tài)；當(dāng)EN=0時(shí)，三態(tài)門輸出呈現(xiàn)高阻態(tài)，又稱禁止態(tài)。返回任何時(shí)刻EN1、EN2、

EN3中只能有一個(gè)為有效電平，使相應(yīng)三態(tài)門工作，而其他三態(tài)輸出門處于高阻狀態(tài)，從而實(shí)現(xiàn)了總線的復(fù)用?？偩€(1)構(gòu)成單向總線返回DIDO/DIDO00高阻態(tài)工作DI

EN=0時(shí)，總線上的數(shù)據(jù)DI經(jīng)反相后在G2輸出端輸出。(2)構(gòu)成雙向總線DIDO/DIDO11工作DO高阻態(tài)

EN=1時(shí)，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DIDO/DIDO11工作DO高阻態(tài)

EN=1時(shí)，數(shù)據(jù)DO經(jīng)G1反相后傳送到總線上。DIDO/DIDOTTL門電路的使用規(guī)則1、對(duì)電源的要求對(duì)電源要求較嚴(yán)格，當(dāng)電源電壓超過(guò)5.5V時(shí)，將損壞器件；若電源電壓低于4.5V時(shí)，器件邏輯功能將不正常。因此，在以TTL門電路為基本器件的系統(tǒng)中，電源電壓應(yīng)滿足（5±0.5）V。2、多余輸入端的處理與門和與非門的多余輸入端接邏輯

1或者與有用輸入端并接。接

VCC通過(guò)

1~10k電阻接

VCC與有用輸入端并接

TTL電路輸入端懸空時(shí)相當(dāng)于輸入高電平，做實(shí)驗(yàn)時(shí)與門和與非門等的多余輸入端可懸空，但使用中多余輸入端一般不懸空，以防止干擾?；蜷T和或非門的多余輸入端接邏輯

0或者與有用輸入端并接3、對(duì)輸出端的要求TTL集成門電路的輸出端不允許直接接地或接+5V電源，否則將導(dǎo)致器件損壞；TTL集成門電路的輸出端不允許直接并聯(lián)使用（集電極開路門和三態(tài)門除外），否則將導(dǎo)致器件損壞；[例]欲用下列電路實(shí)現(xiàn)非運(yùn)算，試改錯(cuò)。

解：OC門輸出端需外接上拉電阻RCY=1Y=02.6CMOS門電路復(fù)習(xí)內(nèi)容N溝道增強(qiáng)型P溝道增強(qiáng)型邏輯符號(hào)進(jìn)入可變電阻區(qū)的條件進(jìn)入截止區(qū)的條件UGS（TH）>0UGS>UGS(TH)UGS(TH)<0UGS<UGS(TH)UGS<UGS(TH)UGS>UGS(TH)AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVNB增強(qiáng)型NMOS管(驅(qū)動(dòng)管)增強(qiáng)型PMOS管(負(fù)載管)構(gòu)成互補(bǔ)對(duì)稱結(jié)構(gòu)(一)電路基本結(jié)構(gòu)要求VDD>UGS(th)N

+｜UGS(th)P｜且UGS(th)N

=｜UGS(th)P｜

UGS(th)N增強(qiáng)型NMOS管開啟電壓uGSN+-增強(qiáng)型PMOS管開啟電壓uGSP+-UGS(th)P2.6.1CMOS反相器的工作原理AuIYuOVDDSGDDGSVP襯底BVN襯底B可見該電路構(gòu)成CMOS非門，又稱CMOS反相器。◎輸入為低電平，UIL=0V時(shí)，uGSN=0V<UGS(th)N

，UIL=0V截止uGSN+-VN截止，VP導(dǎo)通，導(dǎo)通uGSP+-uO

VDD為高電平。AuIYuOVDDSGDDGSVP襯底BVN襯底B截止uGSP+-導(dǎo)通uGSN+-◎輸入為高電平UIH=VDD時(shí)，uGSN=VDD>UGS(th)N

,VN導(dǎo)通，VP截止，◎輸入為低電平UIL=0V時(shí)，uGSN=0V<UGS(th)N

，VN截止，VP導(dǎo)通，uOVDD

,為高電平。UIH=

VDDuO

0V，為低電平。二、CMOS傳輸門傳輸門可以傳輸0~VDD之間的任何信號(hào)。注意C、C為互補(bǔ)控制信號(hào)由一對(duì)參數(shù)對(duì)稱一致的增強(qiáng)型NMOS管和PMOS管并聯(lián)構(gòu)成。PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVPCNMOSVN工作原理

MOS管的漏極和源極結(jié)構(gòu)對(duì)稱，可互換使用，因此CMOS傳輸門的輸出端和輸入端也可互換。uOuIuIuO當(dāng)C=0V，uI=0~VDD時(shí)，VN、VP

均截止，輸出與輸入之間呈現(xiàn)高電阻，相當(dāng)于開關(guān)斷開。

uI不能傳輸?shù)捷敵龆耍Q傳輸門關(guān)閉。CC當(dāng)C=VDD，uI=0~VDD時(shí)，VN、VP中至少有一管導(dǎo)通，輸出與輸入之間呈現(xiàn)低電阻，相當(dāng)于開關(guān)閉合。

uO=uI，稱傳輸門開通。

C=1，C=0時(shí)，傳輸門開通，uO=uI；

C=0，C=1時(shí)，傳輸門關(guān)閉，信號(hào)不能傳輸。CMOS傳輸門結(jié)構(gòu)PMOSCuI/uOVDDCMOS傳輸門電路結(jié)構(gòu)uO/uIVPCNMOSVN傳輸門是一個(gè)理想的雙向開關(guān)，可傳輸模擬信號(hào)，也可傳輸數(shù)字信號(hào)。TGuI/uOuO/uICC傳輸門邏輯符號(hào)

TG即

TransmissionGate的縮寫YABuOuIVDD1漏極開路的CMOS與非門電路三、漏極開路的

CMOS門簡(jiǎn)稱OD門Y

=

AB構(gòu)成與門構(gòu)成輸出端開路的非門需外接上拉電阻RD功能：1、可以實(shí)現(xiàn)線與；2、可以實(shí)現(xiàn)電平轉(zhuǎn)換；3、具有較強(qiáng)的帶負(fù)載能力。圖2.6.28CMOS三態(tài)門電路結(jié)構(gòu)之一返回五、三態(tài)輸出的CMOS門電路1、反相器上增加一對(duì)P溝道和N溝道的MOS管組成。當(dāng)EN=0時(shí)，T1’、T2’導(dǎo)通，反相器正常工作當(dāng)EN=1時(shí)，T1’、T2’截止，輸出呈現(xiàn)高阻態(tài)。圖2.6.29CMOS三態(tài)門電路結(jié)構(gòu)之二

（a）用或非門控制（b）用與非門控制返回2、在反相器的基礎(chǔ)上增加一個(gè)控制管和一個(gè)與非門或者或非門而形成。圖2.6.30CMOS三態(tài)門電路結(jié)構(gòu)之三返回3、在反相器的輸出端串進(jìn)一個(gè)CMOS模擬開關(guān)，作為輸出狀態(tài)的控制開關(guān)。2.6.5、CMOS數(shù)字集成電路應(yīng)用要點(diǎn)

(一)