數(shù)字電路與邏輯設(shè)計(jì) 第三章 集成邏輯門(mén)課件

在數(shù)字集成電路的發(fā)展過(guò)程中,同時(shí)存在著兩種器件的發(fā)展。一種是由三極管組成的集成電路,例如晶體管—晶體管邏輯電路(簡(jiǎn)稱(chēng)TTL電路)。另一種是由MOS管組成的集成電路,例如N—MOS邏輯電路和互補(bǔ)MOS(簡(jiǎn)稱(chēng)CMOS)邏輯電路。第3章集成邏輯門(mén)TTL系列邏輯電路出現(xiàn)在19世紀(jì)60年代,它在此之前占據(jù)了數(shù)字集成電路的主導(dǎo)地位.隨著計(jì)算技術(shù)和半導(dǎo)體技術(shù)的發(fā)展,19世紀(jì)80年代中期出現(xiàn)了CMOS電路。雖然它出現(xiàn)晚一些,但因?yàn)樗行У乜朔薚TL和ECL集成電路中存在的單元電路結(jié)構(gòu)復(fù)雜,器件之間需要外加電隔離,以及功耗大,影響電路集成密度提高的嚴(yán)重缺點(diǎn),因而在向大規(guī)模和超大規(guī)模集成電路的發(fā)展中,CMOS集成電路已占有統(tǒng)治地位,而且這一優(yōu)勢(shì)將繼續(xù)延伸。

§3.1晶體管的開(kāi)關(guān)特性§3.2基本邏輯門(mén)電路§3.3TTL集成邏輯門(mén)§3.4MOS邏輯門(mén)電路§3.5

集成邏輯門(mén)電路的應(yīng)用本章知識(shí)結(jié)構(gòu)數(shù)字電路中的二極管與三極管一、二極管伏安特性

第3章集成邏輯門(mén)

§3.1晶體管的開(kāi)關(guān)特性(a)二極管電路表示(b)二極管伏安特性(1)加正向電壓VF時(shí)，二極管導(dǎo)通，管壓降VD可忽略。二極管相當(dāng)于一個(gè)閉合的開(kāi)關(guān)。二、二極管的開(kāi)關(guān)特性1．二極管的靜態(tài)特性第3章集成邏輯門(mén)

§3.1晶體管的開(kāi)關(guān)特性

可見(jiàn)，二極管在電路中表現(xiàn)為一個(gè)受外加電壓vi控制的開(kāi)關(guān)。當(dāng)外加電壓vi為一脈沖信號(hào)時(shí)，二極管將隨著脈沖電壓的變化在“開(kāi)”態(tài)與“關(guān)”態(tài)之間轉(zhuǎn)換。這個(gè)轉(zhuǎn)換過(guò)程就是二極管開(kāi)關(guān)的動(dòng)態(tài)特性。(2)加反向電壓VR時(shí)，二極管截止，反向電流IS可忽略。二極管相當(dāng)于一個(gè)斷開(kāi)的開(kāi)關(guān)。

反向恢復(fù)時(shí)間：tre＝ts十tt產(chǎn)生反向恢復(fù)過(guò)程的原因：反向恢復(fù)時(shí)間tre就是存儲(chǔ)電荷消散所需要的時(shí)間。

同理，二極管從截止轉(zhuǎn)為正向?qū)ㄒ残枰獣r(shí)間，這段時(shí)間稱(chēng)為開(kāi)通時(shí)間。開(kāi)通時(shí)間比反向恢復(fù)時(shí)間要小得多，一般可以忽略不計(jì)。第3章集成邏輯門(mén)

三、晶體三極管的開(kāi)關(guān)特性基本單管共射電路單管共射電路傳輸特性1.三極管穩(wěn)態(tài)開(kāi)關(guān)特性三、三極管的開(kāi)關(guān)特性三極管的三種工作狀態(tài)

（1）截止?fàn)顟B(tài)：當(dāng)VI小于三極管發(fā)射結(jié)死區(qū)電壓時(shí)，IB＝ICBO≈0，IC＝ICEO≈0，VCE≈VCC，三極管工作在截止區(qū)，對(duì)應(yīng)圖1.4.5（b）中的A點(diǎn)。

三極管工作在截止?fàn)顟B(tài)的條件為：發(fā)射結(jié)反偏或小于死區(qū)電壓

若再減小Rb，IB會(huì)繼續(xù)增加，但I(xiàn)C已接近于最大值VCC/RC，不會(huì)再增加，三極管進(jìn)入飽和狀態(tài)。飽和時(shí)的VCE電壓稱(chēng)為飽和壓降VCES，其典型值為：VCES≈0.3V。

三極管工作在飽和狀態(tài)的電流條件為：IB＞IBS電壓條件為：集電結(jié)和發(fā)射結(jié)均正偏

（3）飽和狀態(tài)：保持VI不變，繼續(xù)減小Rb，當(dāng)VCE＝0.7V時(shí)，集電結(jié)變?yōu)榱闫?，稱(chēng)為臨界飽和狀態(tài)，對(duì)應(yīng)圖（b）中的E點(diǎn)。此時(shí)的集電極電流稱(chēng)為集電極飽和電流，用ICS表示，基極電流稱(chēng)為基極臨界飽和電流，用IBS表示，有:解：根據(jù)飽和條件IB＞IBS解題。例1.4.1電路及參數(shù)如圖1.4.6所示，設(shè)輸入電壓VI=3V，三極管的VBE=0.7V。（1）若β＝60，試判斷三極管是否飽和，并求出IC和VO的值。（2）將RC改為6.8kW，重復(fù)以上計(jì)算?！逫B＞IBS∴三極管飽和。

IB不變，仍為0.023mA

∵IB＜IBS∴三極管處在放大狀態(tài)。

2．三極管的動(dòng)態(tài)特性（1）延遲時(shí)間td——從輸入信號(hào)vi正跳變的瞬間開(kāi)始，到集電極電流iC上升到0.1ICS所需的時(shí)間

（2）上升時(shí)間tr——集電極電流從0.1ICS上升到0.9ICS所需的時(shí)間。（3）存儲(chǔ)時(shí)間ts——從輸入信號(hào)vi下跳變的瞬間開(kāi)始，到集電極電流iC下降到0.9ICS所需的時(shí)間。（4）下降時(shí)間tf——集電極電流從0.9ICS下降到0.1ICS所需的時(shí)間。

一、二極管與門(mén)和或門(mén)電路1．與門(mén)電路

3.2基本邏輯門(mén)電路第3章集成邏輯門(mén)

2．或門(mén)電路二極管與門(mén)和或門(mén)電路的缺點(diǎn)：（1）在多個(gè)門(mén)串接使用時(shí)，會(huì)出現(xiàn)低電平偏離標(biāo)準(zhǔn)數(shù)值的情況。（2）負(fù)載能力差解決辦法：將二極管與門(mén)（或門(mén)）電路和三極管非門(mén)電路組合起來(lái)。三、DTL與非門(mén)電路工作原理：

（1）當(dāng)A、B、C全接為高電平5V時(shí)，二極管D1～D3都截止，而D4、D5和T導(dǎo)通，且T為飽和導(dǎo)通，VL=0.3V，即輸出低電平。（2）A、B、C中只要有一個(gè)為低電平0.3V時(shí)，則VP≈1V，從而使D4、D5和T都截止，VL=VCC=5V，即輸出高電平。所以該電路滿(mǎn)足與非邏輯關(guān)系，即：2．TTL與非門(mén)的邏輯關(guān)系（1）輸入全為高電平3.6V時(shí)。

T2、T3導(dǎo)通，VB1=0.7×3=2.1（V），由于T3飽和導(dǎo)通，輸出電壓為：VO=VCES3≈0.3V這時(shí)T2也飽和導(dǎo)通，故有VC2=VE2+VCE2=1V。使T4和二極管D都截止。實(shí)現(xiàn)了與非門(mén)的邏輯功能之一：輸入全為高電平時(shí)，輸出為低電平。該發(fā)射結(jié)導(dǎo)通，VB1=1V。所以T2、T3都截止。由于T2截止，流過(guò)RC2的電流較小，可以忽略，所以VB4≈VCC=5V，使T4和D導(dǎo)通，則有：VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）實(shí)現(xiàn)了與非門(mén)的邏輯功能的另一方面：輸入有低電平時(shí)，輸出為高電平。綜合上述兩種情況，該電路滿(mǎn)足與非的邏輯功能，即：（2）輸入有低電平0.3V時(shí)。

（2）采用了推拉式輸出級(jí)，輸出阻抗比較小，可迅速給負(fù)載電容充放電。2．TTL與非門(mén)傳輸延遲時(shí)間tpd導(dǎo)通延遲時(shí)間tPHL——從輸入波形上升沿的中點(diǎn)到輸出波形下降沿的中點(diǎn)所經(jīng)歷的時(shí)間。截止延遲時(shí)間tPLH——從輸入波形下降沿的中點(diǎn)到輸出波形上升沿的中點(diǎn)所經(jīng)歷的時(shí)間。與非門(mén)的傳輸延遲時(shí)間tpd是tPHL和tPLH的平均值。即

一般TTL與非門(mén)傳輸延遲時(shí)間tpd的值為幾納秒～十幾個(gè)納秒。三、TTL與非門(mén)的電壓傳輸特性及抗干擾能力1．電壓傳輸特性曲線：Vo=f（Vi）（1）輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V。（2）輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V。（3）關(guān)門(mén)電平電壓VOFF——是指輸出電壓下降到VOH（min）時(shí)對(duì)應(yīng)的輸入電壓。即輸入低電壓的最大值。在產(chǎn)品手冊(cè)中常稱(chēng)為輸入低電平電壓，用VIL（max）表示。產(chǎn)品規(guī)定VIL（max）=0.8V。（4）開(kāi)門(mén)電平電壓VON——是指輸出電壓下降到VOL（max）時(shí)對(duì)應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊(cè)中常稱(chēng)為輸入高電平電壓，用VIH（min）表示。產(chǎn)品規(guī)定VIH（min）=2V。（5）閾值電壓Vth——電壓傳輸特性的過(guò)渡區(qū)所對(duì)應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線。近似地：Vth≈VOFF≈VON即Vi＜Vth，與非門(mén)關(guān)門(mén)，輸出高電平；Vi＞Vth，與非門(mén)開(kāi)門(mén)，輸出低電平。Vth又常被形象化地稱(chēng)為門(mén)檻電壓。Vth的值為1.3V～1.４V。2．幾個(gè)重要參數(shù)低電平噪聲容限

VNL＝VOFF-VIL＝0.8V-0.4V＝0.4V高電平噪聲容限

VNH＝VIH-VON＝2.4V-2.0V＝0.4VTTL門(mén)電路的輸出高低電平不是一個(gè)值，而是一個(gè)范圍。同樣，它的輸入高低電平也有一個(gè)范圍，即它的輸入信號(hào)允許一定的容差，稱(chēng)為噪聲容限。3．抗干擾能力四、TTL與非門(mén)的帶負(fù)載能力1．輸入低電平電流IIL與輸入高電平電流IIH

（1）輸入低電平電流IIL——是指當(dāng)門(mén)電路的輸入端接低電平時(shí)，從門(mén)電路輸入端流出的電流?？梢运愠觯寒a(chǎn)品規(guī)定IIL＜1.6mA。（2）輸入高電平電流IIH——是指當(dāng)門(mén)電路的輸入端接高電平時(shí)，流入輸入端的電流。有兩種情況。

①寄生三極管效應(yīng)：如圖（a）所示。這時(shí)IIH=βPIB1，βP為寄生三極管的電流放大系數(shù)。由于βp和βi的值都遠(yuǎn)小于1，所以IIH的數(shù)值比較小，產(chǎn)品規(guī)定：IIH＜40uA。②倒置的放大狀態(tài)：如圖（b）所示。這時(shí)IIH=βiIB1，βi為倒置放大的電流放大系數(shù)。

（1）灌電流負(fù)載2．帶負(fù)載能力當(dāng)驅(qū)動(dòng)門(mén)輸出低電平時(shí)，電流從負(fù)載門(mén)灌入驅(qū)動(dòng)門(mén)。當(dāng)負(fù)載門(mén)的個(gè)數(shù)增加，灌電流增大，會(huì)使T3脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IOL，產(chǎn)品規(guī)定IOL=16mA。由此可得出:NOL稱(chēng)為輸出低電平時(shí)的扇出系數(shù)。

（2）拉電流負(fù)載。

NOH稱(chēng)為輸出高電平時(shí)的扇出系數(shù)。產(chǎn)品規(guī)定IOH=0.4mA。由此可得出：當(dāng)驅(qū)動(dòng)門(mén)輸出高電平時(shí)，電流從驅(qū)動(dòng)門(mén)拉出,流至負(fù)載門(mén)的輸入端。

拉電流增大時(shí)，RC4上的壓降增大，會(huì)使輸出高電平降低。因此，把允許拉出輸出端的電流定義為輸出高電平電流IOH。一般NOL≠NOH，常取兩者中的較小值作為門(mén)電路的扇出系數(shù)，用NO表示。五、TTL與非門(mén)舉例——74007400是一種典型的TTL與非門(mén)器件，內(nèi)部含有4個(gè)2輸入端與非門(mén)，共有14個(gè)引腳。引腳排列圖如圖所示。六、TTL門(mén)電路的其他類(lèi)型1．非門(mén)2．或非門(mén)

3．與或非門(mén)在工程實(shí)踐中，有時(shí)需要將幾個(gè)門(mén)的輸出端并聯(lián)使用，以實(shí)現(xiàn)與邏輯，稱(chēng)為線與。普通的TTL門(mén)電路不能進(jìn)行線與。為此，專(zhuān)門(mén)生產(chǎn)了一種可以進(jìn)行線與的門(mén)電路——集電極開(kāi)路門(mén)。4．集電極開(kāi)路門(mén)（OC門(mén)）（1）實(shí)現(xiàn)線與。電路如右圖所示，邏輯關(guān)系為:OC門(mén)主要有以下幾方面的應(yīng)用：（2）實(shí)現(xiàn)電平轉(zhuǎn)換。如圖示，可使輸出高電平變?yōu)?0V。（3）用做驅(qū)動(dòng)器。如圖是用來(lái)驅(qū)動(dòng)發(fā)光二極管的電路。（1）當(dāng)輸出高電平時(shí)，

RP不能太大。RP為最大值時(shí)要保證輸出電壓為VOH（min），由OC門(mén)進(jìn)行線與時(shí)，外接上拉電阻RP的選擇：得：得：（2）當(dāng)輸出低電平時(shí)，RP不能太小。RP為最小值時(shí)要保證輸出電壓為VOL（max），由所以：

RP（min）＜RP＜RP（max）（1）三態(tài)輸出門(mén)的結(jié)構(gòu)及工作原理。當(dāng)EN=0時(shí)，G輸出為1，D1截止，相當(dāng)于一個(gè)正常的二輸入端與非門(mén)，稱(chēng)為正常工作狀態(tài)。當(dāng)EN=1時(shí)，G輸出為0，T4、T3都截止。這時(shí)從輸出端L看進(jìn)去，呈現(xiàn)高阻，稱(chēng)為高阻態(tài)，或禁止態(tài)。5．三態(tài)輸出門(mén)EN=0時(shí),L=EN=1時(shí),L=三態(tài)門(mén)在計(jì)算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。（a）組成單向總線，實(shí)現(xiàn)信號(hào)的分時(shí)單向傳送.（b）組成雙向總線，實(shí)現(xiàn)信號(hào)的分時(shí)雙向傳送。（2）三態(tài)門(mén)的應(yīng)用5．74LS系列——為低功耗肖特基系列。6．74AS系列——為先進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。7．74ALS系列——為先進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。七、TTL集成邏輯門(mén)電路系列簡(jiǎn)介1．74系列——為T(mén)TL集成電路的早期產(chǎn)品，屬中速TTL器件。2．74L系列——為低功耗TTL系列，又稱(chēng)LTTL系列。3．74H系列——為高速TTL系列。4．74S系列——為肖特基TTL系列，進(jìn)一步提高了速度。如圖示。所以輸出為低電平。一、NMOS門(mén)電路1．NMOS非門(mén)3.4MOS邏輯門(mén)電路邏輯關(guān)系：（設(shè)兩管的開(kāi)啟電壓為VT1=VT2=4V，且gm1＞＞gm2）（1）當(dāng)輸入Vi為高電平8V時(shí)，T1導(dǎo)通，T2也導(dǎo)通。因?yàn)間m1＞＞gm2，所以?xún)晒艿膶?dǎo)通電阻RDS1＜＜RDS2，輸出電壓為：

（2）當(dāng)輸入Vi為低電平0V時(shí)，T1截止，T2導(dǎo)通。所以輸出電壓為VOH=VDD-VT=8V，即輸出為高電平。所以電路實(shí)現(xiàn)了非邏輯。2．NMOS門(mén)電路（1）與非門(mén)（2）或非門(mén)1．邏輯關(guān)系：（設(shè)VDD＞（VTN+|VTP|），且VTN=|VTP|）（1）當(dāng)Vi=0V時(shí)，TN截止，TP導(dǎo)通。輸出VO≈VDD。（2）當(dāng)Vi=VDD時(shí)，TN導(dǎo)通，TP截止，輸出VO≈0V。二、CMOS非門(mén)CMOS邏輯門(mén)電路是由N溝道MOSFET和P溝道MOSFET互補(bǔ)而成。（1）當(dāng)Vi＜2V，TN截止，TP導(dǎo)通，輸出Vo≈VDD=10V。（2）當(dāng)2V＜Vi＜5V，TN工作在飽和區(qū)，TP工作在可變電阻區(qū)。（3）當(dāng)Vi=5V，兩管都工作在飽和區(qū)，

Vo=（VDD/2）=5V。（4）當(dāng)5V＜Vi＜8V，

TP工作在飽和區(qū)，

TN工作在可變電阻區(qū)。（5）當(dāng)Vi＞8V，TP截止，

TN導(dǎo)通，輸出Vo=0V?？梢?jiàn)：

CMOS門(mén)電路的閾值電壓

Vth=VDD/22．電壓傳輸特性：（設(shè):VDD=10V，VTN=|VTP|=2V）3．工作速度由于CMOS非門(mén)電路工作時(shí)總有一個(gè)管子導(dǎo)通，所以當(dāng)帶電容負(fù)載時(shí)，給電容充電和放電都比較快。CMOS非門(mén)的平均傳輸延遲時(shí)間約為10ns。（2）或非門(mén)三、其他的CMOS門(mén)電路1．CMOS與非門(mén)和或非門(mén)電路（1）與非門(mén)（3）帶緩沖級(jí)的門(mén)電路

為了穩(wěn)定輸出高低電平，可在輸入輸出端分別加反相器作緩沖級(jí)。下圖所示為帶緩沖級(jí)的二輸入端與非門(mén)電路。

L=后級(jí)為與或非門(mén)，經(jīng)過(guò)邏輯變換，可得：2．CMOS異或門(mén)電路由兩級(jí)組成，前級(jí)為或非門(mén)，輸出為當(dāng)EN=1時(shí)，TP2和TN2同時(shí)截止，輸出為高阻狀態(tài)。所以，這是一個(gè)低電平有效的三態(tài)門(mén)。3．CMOS三態(tài)門(mén)工作原理：當(dāng)EN=0時(shí)，TP2和TN2同時(shí)導(dǎo)通，為正常的非門(mén)，輸出4．CMOS傳輸門(mén)工作原理：（設(shè)兩管的開(kāi)啟電壓VTN=|VTP|）（1）當(dāng)C接高電平VDD，接低電平0V時(shí)，若Vi在0V～VDD的范圍變化，至少有一管導(dǎo)通，相當(dāng)于一閉合開(kāi)關(guān)，將輸入傳到輸出，即Vo=Vi。（2）當(dāng)C接低電平0V，接高電平VDD，Vi在0V～VDD的范圍變化時(shí)，TN和TP都截止，輸出呈高阻狀態(tài)，相當(dāng)于開(kāi)關(guān)斷開(kāi)。1．CMOS邏輯門(mén)電路的系列（1）基本的CMOS——4000系列。（2）高速的CMOS——HC系列。（3）與TTL兼容的高速CMOS——HCT系列。2．CMOS邏輯門(mén)電路主要參數(shù)的特點(diǎn)（1）VOH（min）=0.9VDD；VOL（max）=0.01VDD。所以CMOS門(mén)電路的邏輯擺幅（即高低電平之差）較大。（2）閾值電壓Vth約為VDD/2。（3）CMOS非門(mén)的關(guān)門(mén)電平VOFF為0.45VDD，開(kāi)門(mén)電平VON為0.55VDD。因此，其高、低電平噪聲容限均達(dá)0.45VDD。（4）CMOS電路的功耗很小，一般小于1mW/門(mén)；（5）因CMOS電路有極高的輸入阻抗，故其扇出系數(shù)很大，可達(dá)50。四、CMOS邏輯門(mén)電路的系列及主要參數(shù)一、TTL與CMOS器件之間的接口問(wèn)題

兩種不同類(lèi)型的集成電路相互連接，驅(qū)動(dòng)門(mén)必須要為負(fù)載門(mén)提供符合要求的高低電平和足夠的輸入電流，即要滿(mǎn)足下列條件：

驅(qū)動(dòng)門(mén)的VOH（min）≥負(fù)載門(mén)的VIH（min）驅(qū)動(dòng)門(mén)的VOL（max）≤負(fù)載門(mén)的VIL（max）驅(qū)動(dòng)門(mén)的IOH（max）≥負(fù)載門(mén)的IIH（總）驅(qū)動(dòng)門(mén)的IOL（max）≥負(fù)載門(mén)的IIL（總）3.5集成邏輯門(mén)電路的應(yīng)用

（b）用TTL門(mén)電路驅(qū)動(dòng)5V低電流繼電器，其中二極管D作保護(hù)，用以防止過(guò)電壓。二、TTL和CMOS電路帶負(fù)載時(shí)的接口問(wèn)題