微處理器原理及應(yīng)用- 第八章 輸入／輸出接口基礎(chǔ)與總線

第8章輸入／輸出接口基礎(chǔ)與總線8.1概述8.1.1外部設(shè)備及其信號(hào)1、外部設(shè)備（1）輸入設(shè)備（2）輸出設(shè)備（3）I／O復(fù)合設(shè)備主機(jī)接口外部設(shè)備圖8-1輸入／輸出接口2、外部設(shè)備的信號(hào)（1）數(shù)據(jù)信號(hào)（主要部分）按照其物理形態(tài)可分：1）數(shù)字量：以二進(jìn)制形式表示的數(shù)據(jù)、圖形或文字信息。2）模擬量：指那些以連續(xù)形態(tài)出現(xiàn)的物理量。3）開(kāi)關(guān)量：只有兩種狀態(tài)（0，1）的量。4）脈沖量（2）狀態(tài)信號(hào)作用：指示外部設(shè)備當(dāng)前的工作狀態(tài)，協(xié)調(diào)CPU與外部設(shè)備之 間的操作。（3）控制信號(hào)作用：CPU向外設(shè)發(fā)出的命令。

8.1.2輸入／輸出接口的功能應(yīng)具有以下基本功能：（l）解決CPU與外設(shè)之間速度不匹配問(wèn)題（2）實(shí)現(xiàn)信號(hào)電平的轉(zhuǎn)換（3）實(shí)現(xiàn)信號(hào)格式的轉(zhuǎn)換實(shí)現(xiàn)信號(hào)格式轉(zhuǎn)換的情況可分成以下三種：1）模／數(shù)與數(shù)／模轉(zhuǎn)換2）開(kāi)關(guān)量轉(zhuǎn)換3）并行—串行轉(zhuǎn)換（4）實(shí)現(xiàn)CPU與外設(shè)之間同步工作（5）實(shí)現(xiàn)CPU對(duì)端口的選擇8.2CPU與端口之間的接口技術(shù)8.2.1最常用的簡(jiǎn)單輸入／輸出接口芯片主要有緩沖器、鎖存器和譯碼器。（1）單向緩沖器74LS244（2）雙向緩沖器74LS245A1B1A8B8GDIR┇┇┇┇┇┇1A11Y11A21Y21A31Y31A41Y41G2A12Y12A22Y22A32Y32A42Y42G圖8-2數(shù)據(jù)緩沖器（b）雙向緩沖器74LS245（a）單向緩沖器74LS244（a）（b）（3）鎖存器74LS373

（4）譯碼器74LS138

圖8-3鎖存器與譯碼器(a)鎖存器74LS373(b)譯碼器74LS138DCQ(1)1D1ODCQ(8)8D8OOEG┇┇┇┇┇┇（a）（b）Y0Y1Y2Y3Y4Y5Y6Y7G1y0y1y2y3y4y5y6y7G2AG2BCBAA5A4A3A2A1A0輸入A5A4A3A2A1A0100000100001100010100011100100100101100110100111輸出y7y6y5y4y3y2y1y011111110111111011111101111110111111011111101111110111111011111118.2.2端口的編址方式1、端口接口內(nèi)部通常設(shè)置有若干個(gè)寄存器，用來(lái)暫存CPU和外設(shè)之間傳輸?shù)臄?shù)據(jù)、狀態(tài)和命令，這些寄存器被稱(chēng)為端口。端口根據(jù)寄存器內(nèi)暫存的信息可分為：數(shù)據(jù)端口、命令端口和狀態(tài)端口。狀態(tài)信息的獲?。篊PU對(duì)狀態(tài)端口進(jìn)行一次讀操作。數(shù)據(jù)的輸入／輸出：CPU對(duì)數(shù)據(jù)端口進(jìn)行一次讀或?qū)懖僮?。控制命令的輸出：CPU把若干位代碼寫(xiě)入命令端口。

數(shù)據(jù)輸入寄存器數(shù)據(jù)輸出寄存器控制寄存器狀態(tài)寄存器外部輸入或輸出設(shè)備數(shù)據(jù)線數(shù)據(jù)線數(shù)據(jù)線DBCBAB接口圖8-4外設(shè)通過(guò)接口與系統(tǒng)連接示意圖表8-1CPU對(duì)外部設(shè)備的操作任

務(wù)具體操作狀態(tài)信息的獲取CPU對(duì)狀態(tài)端口進(jìn)行一次讀操作，獲得與這個(gè)接口相連接的外部設(shè)備的狀態(tài)信息數(shù)據(jù)的輸入／輸出CPU對(duì)數(shù)據(jù)端口進(jìn)行一次讀或?qū)懖僮?，可?shí)現(xiàn)與該外部設(shè)備進(jìn)行一次數(shù)據(jù)傳輸控制命令的輸出CPU把控制代碼寫(xiě)入命令端口，可實(shí)現(xiàn)對(duì)該外部設(shè)備發(fā)出一個(gè)控制命令2、I／O端口的尋址方法I／O端口的編址方式有兩種：統(tǒng)一編址方式和獨(dú)立編址方式。（1）統(tǒng)一編址方式優(yōu)點(diǎn)：1）簡(jiǎn)化了指令系統(tǒng)的設(shè)計(jì)，在微處理器指令集中不必包含I／O操作指令；2）訪問(wèn)I／O設(shè)備的指令類(lèi)型多、功能強(qiáng)，能用訪問(wèn)存儲(chǔ)器指令，對(duì)I／O設(shè)備進(jìn)行方便、靈活的操作；3）I／O地址空間可大可小，能根據(jù)實(shí)際系統(tǒng)上的外設(shè)數(shù)目來(lái)調(diào)整。缺點(diǎn)：I／O端口占用了存儲(chǔ)單元的地址空間，且I／O譯碼電路變 得較復(fù)雜。其次，訪問(wèn)存儲(chǔ)器的指令一般要比較長(zhǎng)，這樣延長(zhǎng)了輸入輸出操作時(shí)間。（2）獨(dú)立編址方式優(yōu)點(diǎn)：1）可讀性好，輸入輸出指令和訪問(wèn)存儲(chǔ)器的指令有明顯的區(qū)別，使程序清晰；2）I／O指令長(zhǎng)度短，執(zhí)行的速度快，占用內(nèi)存空間少；3）I／O地址譯碼電路較簡(jiǎn)單。缺點(diǎn)：CPU指令系統(tǒng)中必須有專(zhuān)門(mén)的IN和OUT指令，而且這些指 令的功能沒(méi)有訪問(wèn)存儲(chǔ)器的指令強(qiáng)。8.2.3端口與CPU之間的接口1、簡(jiǎn)單I／O接口的組成簡(jiǎn)單I／O接口的組成：地址譯碼、數(shù)據(jù)鎖存與緩沖器、狀態(tài)寄 存器、命令寄存器等。2、地址譯碼電路地址譯碼電路是接口的重要組成部分。地址譯碼電路分為兩個(gè)部分：接口的選擇和端口的選擇。例8-1某接口有四個(gè)端口分別為數(shù)據(jù)端口A、數(shù)據(jù)端口B、數(shù)據(jù)端口C和控制端口。數(shù)據(jù)端口A和數(shù)據(jù)端口C為輸入口，數(shù)據(jù)端口B和控制端口為輸出口，系統(tǒng)分配給接口的地址是378H、379H、37AH、37BH。設(shè)系統(tǒng)為最小工作模式，試設(shè)計(jì)接口的譯碼電路。解：該接口共有四個(gè)端口地址，取地址碼最低兩位A1、A0作為接口內(nèi)不同端口的選擇，即：數(shù)據(jù)端口A、數(shù)據(jù)端口B、數(shù)據(jù)端口C和控制端口分別對(duì)應(yīng)四種組合00、01、10、11，高14位地址碼譯出本接口的選擇地址378H（也是數(shù)據(jù)端口A的地址）。

≥1A15A14A11A6A4A3&A12A10A9A8A7A5A13U1U2G2BG2BM/IOG1A2A1A0CBAY0Y1Y2Y3U3圖8-5接口的譯碼電路3、8086CPU與端口之間的硬件接口硬件接口三種方法：（1）僅使用8086CPU偶地址的接口技術(shù)例8-2設(shè)有某8位I／O接口電路芯片，其內(nèi)部有4個(gè)可尋址的端口，并已知該I／O接口電路芯片的起始地址為328H，僅使用8086CPU中偶地址的接口技術(shù)，試求出該I／O接口電路芯片的其余地址并設(shè)計(jì)出該接口電路。解：用CPU的二位地址線A2和A1作為I／O接口電路芯片內(nèi)部尋址，其余地址線經(jīng)譯碼后可求得該芯片的片選信號(hào)，譯碼地址應(yīng)為328H。其接口電路芯片內(nèi)部的

4個(gè)可尋址的端口地址應(yīng)為328H、32AH、32CH、32EH。該接口電路如圖8-6所示。

IORCIOWCD0～D7A0～A9低8位系統(tǒng)數(shù)據(jù)總線地址譯碼器&1RDWR

D0┇D7

CSA0A1A2A0A1CPU圖8-6僅使用8086CPU偶地址的接口接口電路（2）僅使用8086CPU奇地址的接口技術(shù)（3）使用8086CPU連續(xù)地址的接口技術(shù)

D15~D8D0~D7IORCBHEA0~A9地址譯碼器

D0

┇D7

RDCSA0A1CPU圖8-7使用8086CPU連續(xù)地址的接口D0

┇D7

TOEAD0

┇D7

TOEA82868286881≥11≥1接口電路8.3CPU與端口之間的數(shù)據(jù)傳送方式CPU與端口之間的數(shù)據(jù)傳送方式有三種：程序控制傳送方式中斷技術(shù)傳送方式DMA傳送方式8.3.1程序控制方式程序控制傳送方式----在程序控制下進(jìn)行信息傳送分為二種方式：無(wú)條件傳送和條件傳送。1、無(wú)條件傳送方式

1D2D1Q2Q74LS2738D8QCLKD0D1D7······&M/IOCSWR圖8-8簡(jiǎn)單輸出接口2、條件傳送方式（查詢式傳送）一個(gè)數(shù)據(jù)傳送的過(guò)程軟件必須由以下三個(gè)環(huán)節(jié)組成：①CPU從狀態(tài)端口中讀取一個(gè)狀態(tài)字。②CPU檢測(cè)狀態(tài)字的某對(duì)應(yīng)位是否滿足“就緒”的條件，如果不滿足，則回到前一步重新讀取狀態(tài)字。③如果狀態(tài)字表明該外設(shè)已處于“就緒”狀態(tài)，則進(jìn)行數(shù)據(jù)的傳送。（1）查詢方式下的輸入接口1）輸入接口硬件

M/IOA15～A0D7～D0輸入設(shè)備數(shù)據(jù)鎖存器(8位)數(shù)據(jù)緩沖器(8位)+5VDRQCRD(讀數(shù)據(jù))RD(讀狀態(tài))I/O譯碼ReadyCS1CS2圖8-9查詢方式下的輸入接口&2&12）輸入接口軟件

圖8-10查詢方式下輸入接口的程序框圖輸入一數(shù)據(jù)→CPU初始化讀入狀態(tài)數(shù)據(jù)準(zhǔn)備好輸入→內(nèi)存緩沖區(qū)傳送完NYNY結(jié)束開(kāi)始例8-3設(shè)某接口的狀態(tài)端口地址為STATE，狀態(tài)位從D7位輸入，數(shù)據(jù)端口的地址為INPORT，輸入數(shù)據(jù)的總字節(jié)數(shù)為INCOUNT，試編制查詢式輸入數(shù)據(jù)的程序段。解：設(shè)輸入數(shù)據(jù)存放在內(nèi)存單元的首地址為BUFF

MOV

SI，BUFF

MOV

CX，INCOUNT

INPUT：IN

AL，STATE

TEST

AL，80H

JZ

INPUT

IN

AL，INPORT

MOV

[SI]，ALINC

SI

LOOP

INPUT

（2）查詢方式下的輸出接口1）輸出接口硬件圖8-11查詢方式下的輸出接口M/IOA15～A0+5VWR(寫(xiě)數(shù)據(jù))RD(讀狀態(tài))I/O譯碼BUSYCS1CS2D7-D0D觸發(fā)器D1(數(shù)據(jù)總線)選通信號(hào)輸出設(shè)備數(shù)據(jù)鎖存器(8位)QRCDACK&2&12）輸出接口軟件

圖8-12查詢方式下輸出接口的程序框圖初始化讀入狀態(tài)忙否？輸入一數(shù)據(jù)→外部傳送完NYYN結(jié)束開(kāi)始例8-4設(shè)某接口的狀態(tài)端口地址為STATE，狀態(tài)位從D7位輸入，數(shù)據(jù)端口的地址為OUTPORT，輸出數(shù)據(jù)的總字節(jié)數(shù)為OUTCOUNT，試編制查詢式輸出數(shù)據(jù)的程序段。解：設(shè)輸出數(shù)據(jù)段在內(nèi)存單元的首地址為BUFF

MOV

SI，BUFF

MOV

CX，OUTCOUNT

OUTPUT：IN

AL，STATE

TEST

AL，80H

JZ

OUTPUT

MOV

AL，[SI]

OUT

OUTPORT，AL

INC

SI

LOOP

OUTPUT

8.3.2中斷技術(shù)傳送方式不足之處主要有兩點(diǎn)：（1）CPU的使用效率低（2）實(shí)時(shí)性差輸入設(shè)備輸入鎖存器1CPUINTRM/IOA0～A15D0～D7IR5選通中斷管理器8259圖8-13中斷方式傳送的輸入接口輸入緩沖器地址譯碼

8.3.3DMA傳送方式直接存儲(chǔ)器傳送DMA———指將外設(shè)的數(shù)據(jù)不經(jīng)過(guò)CPU直接送入 內(nèi)存儲(chǔ)器，或者，從內(nèi)存儲(chǔ)器不經(jīng)過(guò) CPU直接送往外部設(shè)備。1、DMA控制器的功能

1）能向CPU發(fā)出總線請(qǐng)求信號(hào)

2）能實(shí)行對(duì)總線的控制

3）能發(fā)送地址信號(hào)并對(duì)內(nèi)存儲(chǔ)器尋址

4）能修改地址指針

5）能向存儲(chǔ)器和外設(shè)發(fā)出讀／寫(xiě)控制信號(hào)

6）能判斷DMA傳送是否結(jié)束

7）能發(fā)出DMA過(guò)程結(jié)束信號(hào)，使CPU能正常工作2、DMA傳送操作過(guò)程

CPU地址寄存器字節(jié)計(jì)數(shù)器狀態(tài)寄存器控制寄存器DMACHOLDHLDADREQDACK外設(shè)外設(shè)接口內(nèi)存儲(chǔ)器圖8-14

DMA控制器與系統(tǒng)的連接DMA傳送操作的過(guò)程的步驟：（1）初始化DMAC（2）外設(shè)通過(guò)DMAC向CPU發(fā)出DMA請(qǐng)求（3）CPU響應(yīng)DMA請(qǐng)求（4）DMAC接管總線的控制權(quán)（5）實(shí)現(xiàn)數(shù)據(jù)傳送（6）DMA結(jié)束圖8-15

DMA傳送操作的過(guò)程

外設(shè)通過(guò)DMAC向CPU發(fā)出DMA請(qǐng)求CPU響應(yīng)DMA請(qǐng)求并交出總線控制權(quán)DMAC接收總線控制權(quán)從源地址中讀取數(shù)據(jù)把數(shù)據(jù)寫(xiě)入目標(biāo)地址中字節(jié)計(jì)數(shù)器減1數(shù)據(jù)傳送結(jié)束?Y修改地址指針NDMAC初始化DMA結(jié)束8.4總線技術(shù)8.4.1概述總線-----在微型計(jì)算機(jī)系統(tǒng)中，采用一組公共的信號(hào)線作為微型 計(jì)算機(jī)各部件之間的通信線，這種用于各部件之間傳送 信息的公共信號(hào)線稱(chēng)為總線（BUS）。1、總線的分類(lèi)按信息傳送的類(lèi)型可分為三種：地址總線、數(shù)據(jù)總線和控制總線，按總線的規(guī)模、用途和應(yīng)用場(chǎng)合可分為四類(lèi)：1）芯片內(nèi)部總線

2）元件級(jí)總線也叫片級(jí)總線或局部總線，

3）系統(tǒng)總線系統(tǒng)總線也叫板級(jí)總線

4）外部總線元件級(jí)總線插件板N主板插件板1CPU芯片內(nèi)部總線存儲(chǔ)器CPU芯片I/O接口芯片外部總線……圖8-16微型計(jì)算機(jī)中各級(jí)總線之間的關(guān)系2、總線的特性（1）物理特性這里的物理特性是指總線的物理連接方式。（2）功能特性功能特性描寫(xiě)的是總線中的每一根線所起的作用。三種功能：1）地址總線它們是微型計(jì)算機(jī)用來(lái)傳送地址的單向、三態(tài)總線。2）數(shù)據(jù)總線它們是傳送數(shù)據(jù)或代碼的雙向、三態(tài)總線。3）控制總線用來(lái)實(shí)現(xiàn)控制信號(hào)傳送的總線。（3）電氣特性電氣特性定義總線中的每一根線上信號(hào)的傳送方向、有效電平范圍。一般規(guī)定送入CPU的信號(hào)叫輸入信號(hào)，從CPU送出的信號(hào)叫輸出信號(hào)。（4）時(shí)序特性 時(shí)序特性定義總線中的每一根線在哪個(gè)時(shí)鐘周期有效，即每根線的時(shí)序。3、總線的操作過(guò)程總線完成一次數(shù)據(jù)傳輸?shù)牟僮鬟^(guò)程可分為四個(gè)階段。（1）總線請(qǐng)求階段（2）尋址階段（3）傳輸階段（4）結(jié)束階段4、總線標(biāo)準(zhǔn)總線標(biāo)準(zhǔn)——指在計(jì)算機(jī)界承認(rèn)或推薦的系統(tǒng)中互連各個(gè)模塊 的標(biāo)準(zhǔn)。常用的總線標(biāo)準(zhǔn)可分為兩大類(lèi)：系統(tǒng)總線和外部總線。（1）常用的標(biāo)準(zhǔn)系統(tǒng)總線1)

PC總線2)

ISA總線3)

PCI總線4)

S－100總線5)STD總線（2）常用的標(biāo)準(zhǔn)外部總線1)

IEEE—488總線。2)

EIA

RS—232總線8.4.2PC總線Pc總線共有62根，可分為五類(lèi)：地址總線、數(shù)據(jù)總線、控制總線、狀態(tài)線、電源線及其它輔助線。Pc總線引腳見(jiàn)圖8-17。各引腳的作用詳見(jiàn)表8-2B1A1B2A2B3A3B4A4B5A5B6A6B7A7B8A8B9A9B10A10B11A11B12A12B13A13B14A14B15A15B16A16B17A17B18A18B19A19B20A20B21A21B22A22B23A23B24A24B25A25B26A26B27A27B28A28B29A29B30A30B31A31GNDRESDRV+5VIRQ9-5VDRQ2-12V0WS+12VGNDSMEMWSMEMRIOWIORDAK3DRQ3DAK1DRQ1REFRESHBCLKIRQ7IRQ6IRQ5IRQ4IRQ3DAK2T/CBALE+5VOSCGNDIOCHKSD7SD6SD5SD4SD3SD2SD1SD0IOCHRDYAENSA19SA18SA17SA16SA15SA14SA13SA12SA11SA10SA9SA8SA7SA6SA5SA4SA3SA2SA1SA0圖8-17

PC總線引腳表8-2pc總線62線引腳類(lèi)型引腳名稱(chēng)符號(hào)作用地址總線地址線A0～A19用于傳送存儲(chǔ)器和

I／O的地址。當(dāng)傳送I／O地址時(shí)，PC／XT機(jī)僅使用A0～A9。地址信號(hào)可由CPU或DMA控制器產(chǎn)生。數(shù)據(jù)總線數(shù)據(jù)線D0～D7為

CPU、存儲(chǔ)器或

I／O設(shè)備提供傳輸數(shù)據(jù)信息的通路。PC總線也稱(chēng)作8位PC總線?？刂瓶偩€地址鎖存允許ALE由總線控制器8288產(chǎn)生，當(dāng)它有效后產(chǎn)生由高電平到低電平的下降沿時(shí)，把CPU送出的地址信號(hào)進(jìn)行鎖存。地址允許AEN由DMA控制器產(chǎn)生，高電平有效。當(dāng)它有效時(shí)，迫使CPU讓出對(duì)總線的控制權(quán)，而由DMA控制器來(lái)控制三總線。存儲(chǔ)器讀MEMR當(dāng)CPU(或DMA控制器)執(zhí)行存儲(chǔ)器讀命令時(shí)，該信號(hào)可以將所選中的存儲(chǔ)單元中的數(shù)據(jù)讀到數(shù)據(jù)總線上。存儲(chǔ)器寫(xiě)MEMW當(dāng)CPU(或DMA控制器)執(zhí)行存儲(chǔ)器寫(xiě)命令時(shí)，該信號(hào)可以將數(shù)據(jù)總線上的數(shù)據(jù)寫(xiě)入所選中的存儲(chǔ)單元中?？刂瓶偩€I／O讀IOR當(dāng)CPU(或DMA控制器)執(zhí)行I／O讀命令時(shí)，該信號(hào)可以將所選中的I／O端口中的數(shù)據(jù)讀到數(shù)據(jù)總線上。I／O寫(xiě)IOW當(dāng)CPU(或DMA控制器)執(zhí)行I／O寫(xiě)命令時(shí)，該信號(hào)可以將數(shù)據(jù)總線上的數(shù)據(jù)寫(xiě)入所選中的I／O端口中。中斷請(qǐng)求IRQ3～I(xiàn)RQ7

和IRQ9用來(lái)把外部I／O設(shè)備的中斷請(qǐng)求信號(hào)，經(jīng)系統(tǒng)板上的中斷控制器送CPU。請(qǐng)求信號(hào)要求由低到高的上升沿有效。DMA請(qǐng)求DRQ1～DRQ3用來(lái)把I／O設(shè)備發(fā)出的DMA請(qǐng)求通過(guò)系統(tǒng)板上的

DMA控制器，產(chǎn)生一個(gè)

DMA周期。DRQ1級(jí)別最高，DRQ3級(jí)別最低。DMA響應(yīng)DACK0～DACK3表明對(duì)應(yīng)的DRQ已被接受，

DMA控制器將占用總線并進(jìn)入DMA周期。其中DACK0的響應(yīng)僅表明系統(tǒng)對(duì)存儲(chǔ)器刷新請(qǐng)求的響應(yīng)。計(jì)數(shù)結(jié)束T／C當(dāng)DMA控制器的通道計(jì)數(shù)達(dá)到終點(diǎn)時(shí)，T／C線上產(chǎn)生有效的高電平脈沖，向外設(shè)表明DMA傳送已經(jīng)結(jié)束。系統(tǒng)總清RESETDRV使系統(tǒng)各部件復(fù)位狀態(tài)線I／O通道奇偶校驗(yàn)IOCHK表示I／O通道上的擴(kuò)展存儲(chǔ)器的奇隅校驗(yàn)出錯(cuò)，使CPU進(jìn)入不可屏蔽中斷（NMI）服務(wù)程序。I／O通道準(zhǔn)備好IOCHRDY平時(shí)為高電平，當(dāng)一些慢速的存儲(chǔ)器或

I／O設(shè)備需要延長(zhǎng)存儲(chǔ)器周期或I／O周期時(shí)，可通過(guò)將該信號(hào)變?yōu)榈碗娖絹?lái)使CPU或DMA控制器插入等待周期。電源線及其它輔助線晶體振蕩OSC晶體振蕩信號(hào)的頻率為14.31818MHZ，周期為70ns，占空比為1／2。系統(tǒng)時(shí)鐘CLK由OSC信號(hào)經(jīng)8284A時(shí)鐘發(fā)生器三分頻后得到，頻率為4.77MHz，周期為210ns，占空比為1／3。電源線電源線共5種：＋5V、－5V、＋12V、－12V和GND8.4.3ISA總線

D1C1D2C2D3C3D4C4D5C5D6C6D7C7D8C8D9C9D10C10D11C11D12C12D13C13D14C14D15C15D16C16D17C17D18C18M16IO16IRQ10IRQ11IRQ12IRQ13IRQ14DAK0DRQ0DAK5DRQ5DAK6DRQ6DAK7DRQ7+5VMASTERGNDSBHELA23LA22LA21LA20LA19LA18LA17MEMRMEMWSD8SD9SD10SD11SD12SD13SD14SD15圖8-18

ISA總線36線插槽的引腳表8-3ISA總線36線引腳類(lèi)型引腳名稱(chēng)符號(hào)作用地址總線地址線LA17～LA23它與62PC線插槽上的地址線A0～A19（已鎖存在地址鎖存器上的地址信號(hào)）一起構(gòu)成24位地址總線。數(shù)據(jù)總線數(shù)據(jù)線SD8～SD15

用于16位數(shù)據(jù)傳送時(shí)傳送高8位數(shù)據(jù)。它與62PC線插槽上的數(shù)據(jù)線D0～D7一起構(gòu)成16位數(shù)據(jù)總線。高8位數(shù)據(jù)允許SBHE表示數(shù)據(jù)總線SD8～SD15傳送的是高位字節(jié)數(shù)據(jù)。存儲(chǔ)器16位片選M16表示當(dāng)前是16位存儲(chǔ)器數(shù)據(jù)傳送。信號(hào)由擴(kuò)展插件板發(fā)送給系統(tǒng)板。I／O16位片選IO16表示當(dāng)前是16位片選I／O數(shù)據(jù)傳送。信號(hào)由擴(kuò)展插件板發(fā)送給系統(tǒng)板?？刂瓶偩€存儲(chǔ)器讀寫(xiě)MEMRMEMW作用同62PC線插槽上的對(duì)應(yīng)信號(hào)，但這兩個(gè)選通線對(duì)全部存儲(chǔ)空間都有效。主控信號(hào)MASTERI／O通道上的微處理器發(fā)出的主控信號(hào)，該信號(hào)和

DRQ信號(hào)一起使用，使CPU處于高阻態(tài)，從而實(shí)現(xiàn)對(duì)系統(tǒng)的控制，直至MASTER無(wú)效為止。中斷請(qǐng)求IRQ10～I(xiàn)RQ12IRQ14～I(xiàn)RQ15是邊沿觸發(fā)且是三態(tài)門(mén)驅(qū)動(dòng)。與PC總線插槽上的6根中斷請(qǐng)求輸入線合在一起，ISA總線一共可管理11級(jí)中斷。DMA請(qǐng)求DRQ0、DRQ5

～DRQ7由外設(shè)和

I／O通道上的微處理器所驅(qū)動(dòng)的異步通道請(qǐng)求信號(hào)。與PC總線插槽上的3根DMA請(qǐng)求輸入線合在一起，ISA總線一共有7個(gè)DMA請(qǐng)求信號(hào)。DMA響應(yīng)DACK0、DACK5～DACK7與DMA請(qǐng)求信號(hào)DRQ0、DRQ5

、DRQ6、DRQ7

信號(hào)相對(duì)應(yīng)共有4根DMA響應(yīng)信號(hào)電源線＋5V、GND在ISA總線36芯插槽中還有＋5V、GND兩個(gè)電源線引腳8.4.4PCI總線1、PCI總線系統(tǒng)的結(jié)構(gòu)CPUPCI橋路存儲(chǔ)器控制器器存儲(chǔ)器Cache控制器cachePCI設(shè)備PCI橋路標(biāo)準(zhǔn)總線橋路I/O設(shè)備接口插卡I/O設(shè)備ISAEISAPCI設(shè)備PCI橋PCI總線1PCI總線2PCI總線3圖8-19

PCI總線系統(tǒng)的結(jié)構(gòu)2、PCI總線的主要特點(diǎn)（1）高性能（2）低成本1)用于連接PCI總線的管腳數(shù)很少，以及PCI擴(kuò)展卡的外形尺寸較短，因此節(jié)省了PCB板和元件的費(fèi)用。2)不需要開(kāi)發(fā)與PCI總線擴(kuò)展卡相關(guān)的支持或緩沖芯片，從而降低了板級(jí)費(fèi)用。3)由于PCI總線擴(kuò)展卡通用性強(qiáng)，可以實(shí)現(xiàn)大批量生產(chǎn)，降低生產(chǎn)成本。4)

PCI總線支持自動(dòng)配置功能，可節(jié)省系統(tǒng)集成的時(shí)間，間接降低系統(tǒng)研制與裝配費(fèi)用。（3）自動(dòng)配置參數(shù)，使用方便（4）靈活性和兼容性好3、PCI總線的主要信號(hào)必備的PCI總線信號(hào)線包括地址和數(shù)據(jù)信號(hào)、接口控制信號(hào)、錯(cuò)誤報(bào)告信號(hào)、仲裁信號(hào)和系統(tǒng)信號(hào)?？蛇x的PCI總線信號(hào)線包括64位總線擴(kuò)展信號(hào)、接口控制信號(hào)、中斷信號(hào)、Cache支持信號(hào)和邊界掃描信號(hào)。PCI總線設(shè)備PARFRAMETRDYIRDYSTOPDEVSELYIDSELPERRSERRREQGNTCLKRST地址與數(shù)據(jù)線接口控制線錯(cuò)誤數(shù)據(jù)線仲裁線(只有主設(shè)備有)系統(tǒng)信號(hào)線PAR64REQ64ACK64LOCKINTAINTBINTCINTDSDONETDITCKTMSWSBOTDOTRST64位總線擴(kuò)展線數(shù)據(jù)線接口控制線中斷線Cache支持線JTAG/邊界掃描信號(hào)線必備的可選的圖8-20

PCI總線主要信號(hào)表8-4PCI總線必備引腳類(lèi)型引腳名稱(chēng)符

號(hào)作

用地址和數(shù)據(jù)總線地址和數(shù)據(jù)線AD[31::0]一個(gè)PCI總線傳輸周期包含了一個(gè)地址信號(hào)期和接著的一個(gè)（或無(wú)限個(gè)）數(shù)據(jù)期。PCI總線支持突發(fā)讀寫(xiě)功能。在FRAME有