2023年數(shù)字邏輯考試答案

中國石油大學（北京）遠程教育學院《數(shù)字邏輯》期末復習題一、單項選擇題1.TTL門電路輸入端懸空時，應視為(A)A.高電平B.低電平C.不定D.高阻2.最小項的邏輯相鄰項是（D）A．ABCDB．C．D．3.全加器中向高位的進位為(D)A.B.C.D.4.一片十六選一數(shù)據(jù)選擇器，它應有（A）位地址輸入變量A.4B.5C.10D.165.欲對78個信息以二進制代碼表達，則最少需要（B）位二進制碼A.4B.7C.78D.106.十進制數(shù)25用8421BCD碼表達為（B）

A.10101

B.00100101

C.100101

D.10101

7.常用的BCD碼有（C）A:奇偶校驗碼

B:格雷碼

C:8421碼

D:ASCII碼8.已知,下列結果中對的的是（C）

A:Y=A

B:Y=B

C:Y=A+B

D:

9.下列說法不對的的是（D）

A:同一個邏輯函數(shù)的不同描述方法之間可互相轉換

B:任何一個邏輯函數(shù)都可以化成最小項之和的標準形式

C:具有邏輯相鄰性的兩個最小項都可以合并為一項

D:任一邏輯函數(shù)的最簡與或式形式是唯一的

10.邏輯函數(shù)的真值表如下表所示，其最簡與或式是（C）

A:B:

C:D:

11．以下不是邏輯代數(shù)重要規(guī)則的是(D)。A.代入規(guī)則B.反演規(guī)則C.對偶規(guī)則D.加法規(guī)則12．已知函數(shù)的反函數(shù)應當是(A)。A.B.C.D.13．組合邏輯電路一般由（A）組合而成。A、門電路B、觸發(fā)器C、計數(shù)器D、寄存器14．求一個邏輯函數(shù)F的對偶式，可將F中的（A）。A、“·”換成“+”，“+”換成“·”,常數(shù)中的“0”“1”互換B、原變量換成反變量，反變量換成原變量C、變量不變D、常數(shù)中的“0”換成“1”，“1”換成“0”15．邏輯函數(shù)(A)。A.AB+AC+AD+AEB.A+BCEDC.(A+BC)(A+DE)D.A+B+C+D+E16．下列邏輯電路中，不是組合邏輯電路的有（D）A、譯碼器B、編碼器C、全加器D、寄存器17．邏輯表達式A+BC=（C）A、ABB、A+CC、(A+B)(A+C)D、B+C18．在（A）輸入情況下，“或非”運算的結果是邏輯“1”。A.所有輸入為“0”B.所有輸入為“1”C.任一輸入為“0”，其他輸入為“1”D.任一輸入為“1”19．邏輯函數(shù)同之間關系為(A)A.B.C.D.無關20．時序邏輯電路一定包含（A）A、觸發(fā)器B、組合邏輯電路C、移位寄存器D、譯碼器21．時序邏輯電路中必須有（A）A、輸入邏輯變量B、時鐘信號C、計數(shù)器D、編碼器22．邏輯函數(shù)(A)。A.B.C.D.A(B+C)23．已知函數(shù)，根據(jù)反演規(guī)則得到的反函數(shù)是（A）A．B．（A+B）（C+D）C．D．24．最小項的邏輯相鄰項是（D）A．ABCDB．C．D．25．Mealy型時序邏輯電路的輸出(C)。A.只與當前外部輸入有關B.只與電路內部狀態(tài)有關C.與外部輸入和內部狀態(tài)都有關D.與外部輸入和內部狀態(tài)都無關26．邏輯函數(shù)(A)。A.B.C.D.A(B+C)27．JK觸發(fā)器在CP脈沖作用下，欲實現(xiàn)，則輸入信號不能為（D）A．J=K=0B．J=Q，K=C．J=,K=QD．J=Q,K=028．邏輯函數(shù)=（A）A．∑m(0,1,3,6,7)B．∏m(0,1,3,6,7)C．∑m(6,7)D．AB+C29．下列觸發(fā)器中沒有約束條件的是（D）A、基本RS觸發(fā)器B、主從RS觸發(fā)器C、維持阻塞RS觸發(fā)器D、邊沿D觸發(fā)器30．欲得到D觸發(fā)器的功能，以下諸圖中唯有圖（A）是對的的A.B.C.D.31.以下四個系列的TTL集成電路，其中功耗最小的為（D）A.CT74B.CT74HC.CT74SD.CT74LS32.下列門電路，不屬于基本邏輯門的是（A）A.異或門B.與門C.或門D.非門33．n個變量函數(shù)的最小項是(C)。A.n個變量的積項，它包含所有n個變量B.n個變量的和項，它包含n個變量C.每個變量都以原、反變量的形式出現(xiàn)，且僅出現(xiàn)一次D.n個變量的和項，它不包含所有變量34.下圖示觸發(fā)器電路的特性方程Qn+1=（A）A.B.C.D.T35.圖示ROM陣列邏輯圖，本地址為A1A0=10時，該字單元的內容為（C）A.1l10B.111C.1010D.10036.譯碼器的邏輯功能是將（D）A:輸入的二進制代碼譯成相應輸出的二進制代碼B:輸入的高、低電平譯成相應輸出的二進制代碼C:輸入的高、低電平譯成相應輸出的高、低電平D:輸入的二進制代碼譯成相應輸出的高、低電平37.（A）A.AB.BC.1D.038.由與非門構成的基本RS觸發(fā)器兩個輸入端時，觸發(fā)器的狀態(tài)為（C）A.B.Q=1，1C.Q=0，1D.Q=0，027.下圖所示邏輯圖輸出為“1”時，輸入變量ABCD取值組合為（C）A.0B.101C.1110D.111132.集電極開路門（OC門）在使用時須在（C）之間接一電阻.A.輸出與地B.輸出與輸入C.輸出與電源D.輸入與電源二、填空題1．組合電路中的險象可根據(jù)競爭冒險的因素不同分為靜態(tài)險象和動態(tài)險象。2．數(shù)字邏輯電路一般分為組合邏輯電路和時序邏輯電路。3．組合邏輯電路的特點是在任何時刻電路產生的穩(wěn)定輸出信號僅與該時刻電路的___輸入信號有關。4．組合邏輯電路的分析和設計所用到的重要工具是真值表，而時序邏輯電路的分析和設計所要用到的工具重要是狀態(tài)表

和

狀態(tài)圖。5．假如決定某一事件發(fā)生的多個條件中，只要有一個或一個以上條件成立，事件便可發(fā)生，則這種因果關系稱之為或邏輯。6．將邏輯函數(shù)表達式F中所有的“·”變成“+”，“+”變成“·”，“0”變成“1”，“1”變成“0”，原變量變成反變量，反變量變成原變量，則所得到的新的函數(shù)為原函數(shù)F的反函數(shù)，這一規(guī)則稱為反演規(guī)則。7．時序電路一般由組合邏輯

、

存儲器件

和

反饋回路

三部分組成。8．同步時序電路常用的方法有表格法

和

代數(shù)法。9．判斷一個電路是否也許產生險象的方法有代數(shù)法

和

卡諾圖法

。2．兩個帶符號的二進制的真值N1=-01010，N2=+10011，則[N1]原=101010，[N1]補=110110，[N1]反=-110101，[N2]補=010011。3．十進制正數(shù)N=5493，它的對10的補數(shù)為[N10]補=05493。4．邏輯代數(shù)是一種二值代數(shù)系統(tǒng)，即任何邏輯變量的取值只有兩種也許性，取值0或取值1。5．描述邏輯函數(shù)的方法常用的方法有：邏輯表達式、真值表和卡諾圖三種。6．常用的觸發(fā)器有D觸發(fā)器、JK觸發(fā)器、RS觸發(fā)器和T觸發(fā)器。7．計數(shù)器按工作方式可分同步計數(shù)器和異步計數(shù)器;按其進位制可分為二進制計數(shù)器、十進制計數(shù)器和任意進制計數(shù)器;按其功能可分為：加法計數(shù)器，減法計數(shù)器和加/減可逆計數(shù)器等。8．已知a=110，b=101,則a與b相或的結果為111。三、判斷題1．判斷兩個邏輯函數(shù)是否相等，通常有兩種方法，一種是列出輸入變量所有也許的取值的組合；另一種是邏輯代數(shù)的公理，定理和規(guī)則證明（對）2．描述邏輯函數(shù)常用方法有邏輯表達式、真值表、卡諾圖（錯）3．假如一個具有n個變量的函數(shù)和項包含所有n個變量，每個變量都以原變量或反變量形式出現(xiàn)，且僅出現(xiàn)一次，則這個和項稱為最小項（錯）4．2421碼的1011，其權展開式為3（錯）5.加法器是克服了空翻的寄存器(錯)6.單向移位寄存器電路中沒有組合邏輯電路(對)7.觸發(fā)器的輸出是現(xiàn)態(tài)函數(shù).(對)8.邏輯函數(shù)化簡后的結果是唯一的.(錯)3．假如一個具有n個變量的函數(shù)和項包含所有n個變量，每個變量都以原變量或反變量形式出現(xiàn)，且僅出現(xiàn)一次，則這個和項稱為最大項（對）4．已知F=（A+B）（A+C·1），則F’=AB+A（C+0）（錯）5．(30.7)8421碼=（9.5）10（對）7.鎖存器是克服了空翻的寄存器(對)8.雙向移位寄存器電路中沒有組合邏輯電路(錯)11.一個集成的二—十進制優(yōu)先編碼器有1個基本的輸出端.(錯)分析題1.分析如圖1給定的組合邏輯電路，寫出輸出P1，P2，P3，P4的邏輯表達式，并寫出輸出F的邏輯表達式。BBACP1CP4P2P3&&&≥1&AB根據(jù)圖可知，P1，P2，P3，P4的邏輯函數(shù)表達式如下所以輸出F的邏輯表達式為：2．輸入變量中無反變量時，用與非門實現(xiàn)下列邏輯函數(shù)F（A，B，C，D）=∑m（2，3，5，6）F（A，B，C，D）=∑m（2，3，5，6）通過卡諾圖化簡，得到給定函數(shù)的最簡“與或”表達式：合并上式中頭部相同的“與”項，得到表達式：選擇替代尾部因子，得到表達式：用與非門實現(xiàn)該函數(shù)表達式的邏輯電路圖如下：3．設計一個序列檢測器，用來檢測串行二進制序列，規(guī)定每當連續(xù)輸入3個（或3個以上）1時，檢測器輸出為1，否則輸出為0，典典型輸入序列如下：輸入X：0111011110輸出Z：0001000110作出原始狀態(tài)圖。解：設電路的初始狀態(tài)為A，檢測器接受到第一個后，用狀態(tài)B標記，連續(xù)接受兩個用C表達，連續(xù)接受3個或以上用D表達。4．已知描述某組合電路的邏輯函數(shù)表達式為，試判斷該邏輯電路是否也許產生險象。解：由函數(shù)表達式可知，變量A和C均具有競爭條件，所以應對這兩個變量分別進行分析。先考察變量A，為此將B和C的各種取值組合分別代入函數(shù)表達式中，可得到如下結果：BC=00，BC=01，BC=10，BC=11，由此可見，