第二章80868088微處理器

第二章8086/8088微處理器2.18086/8088CPU結(jié)構(gòu)2.28086存儲(chǔ)器組織2.38086/8088CPU的引腳及功能

2.48086的操作和時(shí)序

1學(xué)習(xí)目的

通過對(duì)本章的學(xué)習(xí)，您應(yīng)該能夠達(dá)到下列要求：描述8086的編程結(jié)構(gòu)說明8086CPU的工作特點(diǎn)了解8086CPU的引線分析8086CPU基本總線周期時(shí)序2重點(diǎn)8086CPU的編程結(jié)構(gòu)，總線接口單元和執(zhí)行單元的動(dòng)作管理8086CPU的引線8086CPU基本總線周期各個(gè)T狀態(tài)的作用，存儲(chǔ)器與I/O接口的讀寫時(shí)序難點(diǎn)8086的寄存器結(jié)構(gòu)以及時(shí)序38086/8088微處理器的一般性能特點(diǎn)16位的內(nèi)部結(jié)構(gòu)，16/8位雙向數(shù)據(jù)信號(hào)線；20位地址信號(hào)線，可尋址1M字節(jié)存儲(chǔ)單元；較強(qiáng)的指令系統(tǒng)；利用16位的地址總線來進(jìn)行I/O端口尋址，可尋址64K個(gè)I/O端口；中斷功能強(qiáng)，可處理內(nèi)部軟件中斷和外部中斷，中斷源可達(dá)256個(gè)；單一的＋5V電源，時(shí)鐘頻率為5~10MHz。另外，Intel公司同期推出的Intel8088微處理器一種準(zhǔn)16位微處理器，其內(nèi)部寄存器，內(nèi)部操作等均按16位處理器設(shè)計(jì)，與Intel8086微處理器基本上相同，不同的是其對(duì)外的數(shù)據(jù)線只有8位，目的是為了方便地與8位I/O接口芯片相兼容。4

2.18086/8088CPU結(jié)構(gòu)8086從功能上來說分成兩大部分，總線接口單元

BIU（BusInterfaceUnit)和執(zhí)行單元

EU（ExecutionUnit).一、BIU:負(fù)責(zé)8086與存儲(chǔ)器之間的信息傳送。

(1)BIU從內(nèi)存的指定部分取出指令，送至指令隊(duì)列排隊(duì)。(2)從內(nèi)存的指定部分取出執(zhí)行指令時(shí)所需的操作數(shù)，送至EU部分。

5輸入/輸出控制電路內(nèi)部暫存器

IP

ES

SSDSCS外部總線執(zhí)行部分控制電路123456∑ALU標(biāo)志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器地址加法器指令隊(duì)列緩沖器執(zhí)行部件（EU)總線接口部件（BIU)16位20位16位8位8086內(nèi)部結(jié)構(gòu)6執(zhí)行部件總線接口部件通用寄存器四個(gè)專用寄存器SP：堆棧指針，其內(nèi)容與堆棧段寄存器SS的內(nèi)容一起，提供堆棧操作地址。BP：基址指針：構(gòu)成段內(nèi)偏移地址的一部分.SI:（SourceIndex）：SI含有源地址意思,產(chǎn)生有效地址或?qū)嶋H地址的偏移量。DI:（DestinationIndex）：DI含有目的意思,產(chǎn)生有效地址或?qū)嶋H地址的偏移量。算術(shù)邏輯單元ALU：主要是加法器。大部分指令的執(zhí)行由加法器完成。標(biāo)志寄存器：16位字利用了9位。標(biāo)志分兩類：狀態(tài)標(biāo)志（6位）:反映剛剛完成的操作結(jié)果情況?？刂茦?biāo)志（3位）:在某些指令操作中起控制作用。720位地址加法器四個(gè)段寄存器：CS、DS、SS、ESCS管理代碼段;DS管理數(shù)據(jù)段SS管理堆棧段;ES管理附加段.16位的指令指針寄存器IP：IP中的內(nèi)容是下一條指令對(duì)現(xiàn)行代碼段基地址的偏移量，6字節(jié)的指令隊(duì)列指令隊(duì)列共六字節(jié)，總線接口部件BIU從內(nèi)存取指令，取來的總是放在指令隊(duì)列中；執(zhí)行部件EU從指令隊(duì)列取指令，并執(zhí)行。8總線接口部件由下列各部分組成:(1)4個(gè)段地址寄存器；CS——16位的代碼段寄存器；DS——16位的數(shù)據(jù)段寄存器；ES——16位的擴(kuò)展段寄存器；SS——16位的堆棧段寄存器；

(2)16位的指令指針寄存器IP；

輸入/輸出控制電路內(nèi)部暫存器

IP

ES

SSDSCS外部總線123456∑地址加法器指令隊(duì)列緩沖器總線接口部件（BIU)20位16位8位9(3)20位的地址加法器

將左移4位的段寄存器的內(nèi)容與偏移地址相加，形成20位的物理地址，以便對(duì)1兆空間的存儲(chǔ)器尋址。(4)6字節(jié)的指令隊(duì)列緩沖器

指令隊(duì)列中包含若干個(gè)（8086—6個(gè)，8088—4個(gè)）8位寄存器，用于順序存放從存儲(chǔ)器中取出的指令，供執(zhí)行單元執(zhí)行。(5)輸入/輸出控制電路

提供系統(tǒng)總線的控制信號(hào)，實(shí)現(xiàn)數(shù)據(jù)、地址和狀態(tài)信息的分時(shí)傳送。10二、EU:負(fù)責(zé)指令的執(zhí)行。執(zhí)行部件的功能就是負(fù)責(zé)從指令隊(duì)列取指令并執(zhí)行。執(zhí)行部件由下列幾個(gè)部分組成：(1)4個(gè)通用寄存器，即AX、BX、CX、DX；(2)4個(gè)專用寄存器，即SP、BP、SI、DI；

(3)標(biāo)志寄存器FR；

11(4)算術(shù)邏輯單元ALU。

負(fù)責(zé)各種算術(shù)和邏輯運(yùn)算執(zhí)行部分控制電路是控制、定時(shí)與狀態(tài)邏輯電路。用于控制執(zhí)行單元中各部件按制定的要求協(xié)調(diào)工作。執(zhí)行部分控制電路ALU標(biāo)志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器執(zhí)行部件（EU)16位12EU和BIU構(gòu)成了一個(gè)簡單的2工位流水線。其特點(diǎn)：將CPU分為兩個(gè)單元，可以使取指令和執(zhí)行指令同時(shí)進(jìn)行，減少了CPU為取指令而等待的時(shí)間，從而提高了CPU的利用率，提高了系統(tǒng)的運(yùn)行速度。13三、8086/8088的內(nèi)部寄存器(A)累加器基地址寄存器計(jì)數(shù)器數(shù)據(jù)寄存器(SP)堆棧指針寄存器基地址寄存器源變址寄存器目的變址寄存器(PC)指令指針寄存器(PSW)狀態(tài)標(biāo)志寄存器代碼段寄存器數(shù)據(jù)段寄存器堆棧段寄存器附加段寄存器AHALBHBLCHCLDHDL

AXBXCXDX

SPBPSIDIIPFLAGCSDSSSES通用寄存器和專用寄存器控制寄存器段寄存器8位寄存器16位寄存器14狀態(tài)標(biāo)志寄存器進(jìn)位標(biāo)志C（CarryFlag）當(dāng)結(jié)果的最高位產(chǎn)生一個(gè)進(jìn)位或借位，則CF=1，否則CF=0。

溢出標(biāo)志O（OverflowFlag）在算術(shù)運(yùn)算中，帶符號(hào)數(shù)的運(yùn)算結(jié)果超出了8位或16位帶符號(hào)數(shù)能表達(dá)的范圍，則OF=1，否則OF=0。8位（字節(jié)）運(yùn)算--128——+12716位（字）運(yùn)算--32768——+32767

符號(hào)標(biāo)志S（SignFlag）

結(jié)果的最高位（D15或D7）為1，則SF=1，否則SF=0。

零標(biāo)志Z（ZeroFlag）

若運(yùn)算的結(jié)果為0，則ZF=1，否則ZF=0。

奇偶標(biāo)志P（ParityFlag）

若結(jié)果中‘1’的個(gè)數(shù)為偶數(shù)，則PF=1，否則，PF=0。

輔助進(jìn)位標(biāo)志A(AuxiliaryFlag)

在字節(jié)操作時(shí)，由低半字節(jié)(第3位)向高半字節(jié)，字操作時(shí)低字節(jié)向高字節(jié)由進(jìn)位或借位，則AF=1，否則AF=0。1514131211109876543210ODITSZAPC15狀態(tài)標(biāo)志寄存器方向標(biāo)志（DirectionFlag）

D=1，串操作時(shí)地址自動(dòng)減量，D=0，串操作時(shí)地址自動(dòng)增量。

中斷允許標(biāo)志（Interrupt—enableFlag）IF=1，則允許CPU接收外部的中斷請(qǐng)求，IF=0，則屏蔽外部中斷請(qǐng)求。

追蹤標(biāo)志（TraceFlag）TF=1，使處理進(jìn)入單步方式，以便于調(diào)試。ODITSZAPC16例：兩個(gè)帶符號(hào)數(shù)64h,64h相加。

01100100

+0110010011001000

OF=1（運(yùn)算結(jié)果超過127）；CF=0；ZF=0；SF=1；PF=0；AF=0。

1710100010+01011110100000000CF=1AF=1PF=1SF=0ZF=1OF=？C7⊕C6=0OF=018四、各寄存器的主要用途寄存器執(zhí)行操作AX 整字乘法，整字除法、整字I/OAL 字節(jié)乘法、字節(jié)除法、字節(jié)I/O。查表，十進(jìn)制算術(shù)運(yùn)算AH 字節(jié)乘法、字節(jié)除法BX查表CX 字符串操作，循環(huán)次數(shù)CL 變量的移位和循環(huán)控制DX 整字乘法，整字除法、間接尋址I/OSP 堆棧操作SI 字符串操作DI 字符串操作19五、總線接口單元和執(zhí)行單元的動(dòng)作管理1、當(dāng)8086的指令隊(duì)列有兩個(gè)空字節(jié)，BIU取指令到指令隊(duì)列中；2、執(zhí)行部件EU準(zhǔn)備執(zhí)行一條指令時(shí)，它從BIU的指令隊(duì)列取指令，然后執(zhí)行；

特別的：當(dāng)指令要求訪問存貯器或I/O口時(shí)，執(zhí)行單元EU向總線接口單元BIU發(fā)出請(qǐng)求，由BIU通過總線獲取存儲(chǔ)數(shù)據(jù)。203、指令隊(duì)列已滿，BIU與EU又無總線請(qǐng)求時(shí),總線接口部件進(jìn)入空閑狀態(tài)。4、執(zhí)行轉(zhuǎn)移指令、調(diào)用指令、返回指令時(shí)，BIU自動(dòng)清除指令隊(duì)列，然后從新地址取指令，并立即送給EU，然后再從新單元開始，重新填滿隊(duì)列機(jī)構(gòu)。

傳統(tǒng)的計(jì)算機(jī)的工作？21傳統(tǒng)的計(jì)算機(jī)采用串行工作方式：1、CPU訪問存儲(chǔ)器（存儲(chǔ)數(shù)據(jù)或指令）時(shí)要等待總線操作的完成。2、CPU執(zhí)行指令時(shí)，總線處于空閑狀態(tài)。缺點(diǎn)：CPU無法全速運(yùn)行。228086CPU中有四個(gè)段寄存器：CS，DS，SS和ES，這四個(gè)段寄存器存放了CPU當(dāng)前可以尋址的四個(gè)段的基值，也即可以從這四個(gè)段寄存器規(guī)定的邏輯段中存取指令代碼和數(shù)據(jù)。一旦這四個(gè)段寄存器的內(nèi)容被設(shè)定，就規(guī)定了CPU當(dāng)前可尋址的段，如右圖所示。2.28086存儲(chǔ)器組織23存儲(chǔ)器的分段管理：

任一段的長度≤64K，1M空間可以分成16個(gè)連續(xù)的長度為64K的段，各段可以重疊、部分重疊、間斷，所以可以分成無數(shù)個(gè)段。段基址：每一邏輯段的首地址。段內(nèi)偏移地址：存儲(chǔ)單元與段首地址的距離。8086系統(tǒng)一般規(guī)定各邏輯段在整數(shù)節(jié)的邊界開始。24

8086存儲(chǔ)器的邏輯地址與物理地址邏輯地址與物理地址的關(guān)系8086CPU中的每個(gè)存儲(chǔ)元在存儲(chǔ)體中的位置都可以使用實(shí)際地址和邏輯地址來表示。CPU訪問存儲(chǔ)器時(shí)，要形成20位的物理地址，即先找到某段，再找到該段內(nèi)的偏移量。換句話說，CPU是以物理地址訪問存儲(chǔ)器的，如右圖所示。2516216=FFFF

H+164K0FFFFH0FFFEH0FFFDH00001H00000H邏輯地址空間20220=FFFFFh+1FFFFFhFFFFEhFFFFDhFFFFCh00001h00000h0FFFFh物理地址空間26

8086存儲(chǔ)器20位物理地址的形成在存儲(chǔ)段劃分時(shí)，段內(nèi)地址是連續(xù)的，段與段之間是相互獨(dú)立的。每個(gè)段的起始地址稱段的基址，段基址必須是能被16整除的那些地址，即20位的段基址的低四位應(yīng)當(dāng)是0000。由于段起始地址的低四位為0，所以可用20位地址的高16位表示段的基址，存放在段基址寄存器中。段基址寄存器共四個(gè)：CS、DS、ES、SS。2728例、8086/8088的運(yùn)行過程操作：2和2000單元內(nèi)的數(shù)10相加.指令：moval,[2000]addal,02hlt機(jī)器指令：10100000A0hmoval,[2000]0000000000h0010000020h0000010004haddal,020000101002h11110100F4hhlt2930例2、CS=2000H,最大尋址空間可達(dá)多少?CS左移四位：200000HIP的內(nèi)容：0000~FFFFH2000020000

+0000

+FFFF200002FFFF

物理地址：20000H~2FFFFH64K312.38086/8088CPU的引腳及功能8086微處理器采用DIP40封裝，40個(gè)引腳引腳按功能可分4部分：地址總線、數(shù)據(jù)總線、控制總線、電源及時(shí)鐘引腳的類型有：雙向、三態(tài)、輸入、輸出等；雙功能引腳

分時(shí)復(fù)用引腳工作方式不同功能不同引腳32一、8086/8088的引腳信號(hào)和工作模式8086/8088CPU兩種工作模式，即最大模式和最小模式。最小模式：指在系統(tǒng)中只有一個(gè)微處理器。所有的總線控制信號(hào)都有8086/8088產(chǎn)生，因此，控制邏輯電路最簡單。最大模式：在包含多個(gè)微處理器的系統(tǒng)中，多個(gè)處理器協(xié)調(diào)工作。如與8086/8088配合的協(xié)處理器有：8087數(shù)值運(yùn)算協(xié)處理器，和8089輸入輸出協(xié)處理器。兩種工作模式的選擇完全有硬件的連接決定，二者部分引腳功能不同。8088是一個(gè)準(zhǔn)十六位的處理器，它只復(fù)用了八根地址線用來傳輸數(shù)據(jù)，因此除了AD8~AD15和BHE/SSO引腳不同外，其他引腳功能基本一致。33地址/數(shù)據(jù)線地址/數(shù)據(jù)線非屏蔽中斷可屏蔽中斷最小最大模式控制MN/MX=1,最小模式MN/MX=0,最大模式讀信號(hào)總線保持請(qǐng)求信號(hào)總線保持響應(yīng)信號(hào)寫信號(hào)存儲(chǔ)器/IO控制信號(hào)M/IO=1,選中存儲(chǔ)器M/IO=0,選中IO接口數(shù)據(jù)發(fā)送/接收信號(hào)DT/R=1,發(fā)送DT/R=0,接收數(shù)據(jù)允許信號(hào)地址允許信號(hào)中斷相應(yīng)信號(hào)測(cè)試信號(hào):執(zhí)行WAIT指令，CPU處于空轉(zhuǎn)等待;TEST有效時(shí),結(jié)束等待狀態(tài)。準(zhǔn)備好信號(hào):表示內(nèi)存或I/O設(shè)備準(zhǔn)備好，可以進(jìn)行數(shù)據(jù)傳輸。復(fù)位信號(hào)341、MN/MX：最小/最大模式控制（輸入，33腳）接+5V，最小模式；接地，最大模式。2、VCC（40腳）：+5伏電源引出腳GND（1、20腳）：接地引出腳。3、AD15-AD0（第2-16，39腳，雙向，三態(tài)）：地址/數(shù)據(jù)線，分時(shí)復(fù)用;T1狀態(tài)：AD15~AD0為地址信號(hào)；T2、T3、TW、T4狀態(tài)：數(shù)據(jù)信號(hào)。4、A19/S6—A16/S3（輸出，三態(tài)，35-38）：地址/狀態(tài)信號(hào)35

T1狀態(tài)：A19~A16為地址的高四位，T2、T3、TW、T4狀態(tài)：為狀態(tài)信號(hào)。S6=0，8086CPU連在總線上；S5：中斷允許標(biāo)志設(shè)置：S5=0，允許可屏蔽中斷請(qǐng)求S5=1，禁止可屏蔽中斷請(qǐng)求

S4S3

00使用ES01使用SS10使用CS11使用DS365、BHE/S7（輸出，三態(tài)，34）T1狀態(tài)：D15—D8有效，BHE/S7輸出BHE信號(hào)T2、T3、TW、T4：為S7信號(hào)，在8086中無意義。

BHE和A0區(qū)分?jǐn)?shù)據(jù)格式：

BHEA0操作數(shù)據(jù)引腳00從偶地址讀/寫一個(gè)字

AD15~AD0

10從偶地址讀/寫一個(gè)字節(jié)AD7~AD0

01從奇地址讀/寫一個(gè)字節(jié)AD15~AD8

0110從奇地址讀/寫一個(gè)字AD15~AD037讀字節(jié)和字，如圖所示386、NMI：非屏蔽中斷（輸入，17腳）：不受中斷允許標(biāo)志IF的影響，不能用軟件進(jìn)行屏蔽。7、INTR可屏蔽中斷請(qǐng)求（輸入，18腳）：若IF=1，CPU將響應(yīng)中斷請(qǐng)求。8、RD讀信號(hào)（輸出，32腳）：將對(duì)內(nèi)存或I/O端口進(jìn)行操作。9、CLK時(shí)鐘（輸入，19腳）：要求頻率為：8086-2：8MHZ3910、TEST：測(cè)試信號(hào)（輸入，第23腳）：執(zhí)行WAIT指令，CPU處于空轉(zhuǎn)等待，當(dāng)TEST有效時(shí)，結(jié)束等待狀態(tài)。11、RESET：復(fù)位信號(hào)（輸入，21腳）：標(biāo)志寄存器、IP、CS、ES、SS、DS和指令隊(duì)列清零，CS置為FFFFH。12、READY：準(zhǔn)備好信號(hào)（輸入，22腳）：表示內(nèi)存或I/O設(shè)備準(zhǔn)備好，可以進(jìn)行數(shù)據(jù)傳輸。40二、最小組態(tài)（最小模式）的引腳當(dāng)引腳33（MN/MX）接至VCC時(shí)，24-31引線的功能：1.INTA（24）：中斷響應(yīng)信號(hào)2.ALE（25）：地址鎖存允許信號(hào)。3.DEN（26）：數(shù)據(jù)允許信號(hào)，輸出，三態(tài)。4.DT/R（27）：輸出，三態(tài)DT/R=1,數(shù)據(jù)發(fā)送；DT/R=0，數(shù)據(jù)接收。415、M/IO（28腳）：輸出，三態(tài)M/IO=1，對(duì)存儲(chǔ)器訪問；M/IO=0，對(duì)I/O口訪問。6、WR(輸出，29腳)：寫信號(hào)WR=0有效，CPU正在對(duì)內(nèi)存或I/O設(shè)備進(jìn)行寫操作。7、HOLD(輸入31腳):總線保持請(qǐng)求信號(hào).HOLD：總線請(qǐng)求信號(hào)8、HLDA：總線保持響應(yīng)信號(hào)42三、8086在最小模式下的典型配置：1、MN/MX接+5V；2、一片8284,作為時(shí)鐘發(fā)生器;3、三片8282或74LS373,作地址鎖存器;4、二片8286/8287,作總線驅(qū)動(dòng)器;8086在最小模式下的典型配置8282鎖存器與8086的連接438282鎖存器448286與8088的連接圖458282鎖存器與8086的連接圖468086在最小模式下的典型配置圖47RESETTESTHOLDHLDANMIINTRINTAM/IOWRRDREADYCLKREADYMN/MX+5V系統(tǒng)總線控制總線地址總線A19～

A0數(shù)據(jù)總線D15～D0

ALEBHEA19～A16AD15～AD

0

DT/RDEN8086CPUG74LS373OEDIRG74LS2458284A最小組態(tài)48四、8086/8088引腳相關(guān)問題的說明

8088/8086的數(shù)據(jù)線與地址線、狀態(tài)線是分時(shí)復(fù)用的，即在某一時(shí)刻，總線上出現(xiàn)的是輸出地址信息，在另一時(shí)刻，總線上是所需讀、寫的數(shù)據(jù)信息，或狀態(tài)信息。除了個(gè)別引腳外，8088/8086的控制信號(hào)引腳的定義是一致的，有差別的是，8088的第28腳為IO/M，8086為M/IO，主要是為了使前者能與8位微處理器8080/8085相兼容的緣故。8088的第34引腳為SSO(HIGH)，8086為BHE/S7，這是因?yàn)?086有16根數(shù)據(jù)線，可以用高、低8位總線分別進(jìn)行一個(gè)字節(jié)的傳送，也可以同時(shí)進(jìn)行兩個(gè)字節(jié)的傳送，正是為了指明這幾類操作而設(shè)置的，而8088的數(shù)據(jù)線只有8根，就不存在這一要求，因此就不需要引腳了。49③Reset引腳是復(fù)位信號(hào)輸入端，系統(tǒng)啟動(dòng)、或在系統(tǒng)運(yùn)行過程中，CPU在接收到Reset信號(hào)后，會(huì)使系統(tǒng)復(fù)位。復(fù)位后，CPU處于如下狀態(tài)：CPU的標(biāo)志寄存器、指令指針寄存器IP、段寄存器DS、ES、SS和指令隊(duì)列均被清零，代碼段寄存器CS被置為FFFFH，CPU將從0FFFF0H處開始執(zhí)行指令。50④CPU與內(nèi)存、I/O端口之間在時(shí)間上的匹配主要靠“READY”信號(hào)。READY：等待狀態(tài)信號(hào)

READY=0，CPU處于等待狀態(tài)，在總線周期中插入等待周期TW

READY=1，8086CPU繼續(xù)執(zhí)行⑤RD信號(hào)與IO/M（或M/IO）配合使用，指明從內(nèi)存或者I/O端口讀信息⑥高4位地址線與狀態(tài)線分時(shí)復(fù)用，在T1狀態(tài)，輸出地址信息，在其余狀態(tài)，輸出狀態(tài)信息。512-48086的操作和時(shí)序主要操作①系統(tǒng)復(fù)位與啟動(dòng)②總線操作③中斷操作④最小模式下的總線請(qǐng)求⑤最大模式下的讀寫操作52一、系統(tǒng)復(fù)位與啟動(dòng)通過RETSET引腿上的觸發(fā)信號(hào)來執(zhí)行。

標(biāo)志寄存器:清零

指令指針（IP）:0000H

CS:FFFFH

DS、ES、SS:0000H

指令隊(duì)列:空

其它寄存器:0000H復(fù)位后，第一條指令的地址：CS左移四位為FFFF0H

物理地址為FFFF0+0000H（IP中）=FFFF0H一般在FFFFF0中，存放一條段交叉直接JMP指令，轉(zhuǎn)移到系統(tǒng)程序?qū)嶋H開始處。53二、8086微處理器的基本時(shí)序1、什么是時(shí)序？時(shí)序是計(jì)算機(jī)操作運(yùn)行的時(shí)間順序2、為什么要研究時(shí)序可以進(jìn)一步了解在微機(jī)系統(tǒng)的工作過程中，CPU各引腳上信號(hào)之間的相對(duì)時(shí)間關(guān)系。由于微處理器內(nèi)部電路、部件的工作情況，用戶是看不到的，通過檢測(cè)CPU引腳信號(hào)線上，各信號(hào)之間的相對(duì)時(shí)間關(guān)系，是判斷系統(tǒng)工作是否正常的一種重要途徑；可以深入了解指令的執(zhí)行過程；54可以使我們?cè)诔绦蛟O(shè)計(jì)時(shí)，選擇合適的指令或指令序列，以盡量縮短程序代碼的長度及程序的運(yùn)行時(shí)間。因?yàn)閷?duì)于實(shí)現(xiàn)相同的功能，可以采用不同的指令或指令序列，而這些指令或指令序列的字節(jié)數(shù)及執(zhí)行時(shí)間有可能不相同的。對(duì)于學(xué)習(xí)各功能部件與系統(tǒng)總線的連接及硬件系統(tǒng)的調(diào)試，都十分有意義，因?yàn)镃PU與存儲(chǔ)器、I/O端口協(xié)調(diào)工作時(shí)，存在一個(gè)時(shí)序上的配合問題。才能更好地處理微機(jī)用于過程控制及解決實(shí)時(shí)控制的問題.55

微機(jī)系統(tǒng)的工作，必須嚴(yán)格按照一定的時(shí)間關(guān)系來進(jìn)行，CPU定時(shí)所用的周期有三種，即指令周期、總線周期和時(shí)鐘周期。3、指令周期：

一條指令從其代碼被從內(nèi)存單元中取出到其所規(guī)定的操作執(zhí)行完畢，所用的時(shí)間，稱為相應(yīng)指令的指令周期。由于指令的類型、功能不同，因此，不同指令所要完成的操作也不同，相應(yīng)地，其所需的時(shí)間也不相同。也就是說，指令周期的長度因指令的不同而不同。564、總線周期：

我們把CPU通過總線與內(nèi)存或I/O端口之間，進(jìn)行一個(gè)字節(jié)數(shù)據(jù)交換所進(jìn)行的操作，稱為一次總線操作，相應(yīng)于某個(gè)總線操作的時(shí)間即為總線周期。雖然，每條指令的功能不同，所需要進(jìn)行的操作也不同，指令周期的長度也必不相同。但是，我們可以對(duì)不同指令所需進(jìn)行的操作進(jìn)行分解，它們又都是由一些基本的操作組合而成的。575、時(shí)鐘周期：

時(shí)鐘周期是微機(jī)系統(tǒng)工作的最小時(shí)間單元，它取決于系統(tǒng)的主頻率，系統(tǒng)完成任何操作所需要的時(shí)間，均是時(shí)鐘周期的整數(shù)倍。時(shí)鐘周期又稱為T狀態(tài)。時(shí)鐘周期是基本定時(shí)脈沖的兩個(gè)沿之間的時(shí)間間隔，而基本定時(shí)脈沖是由外部振蕩器產(chǎn)生的，通過CPU的CLK輸入端輸入，基本定時(shí)脈沖的頻率，我們稱之為系統(tǒng)的主頻率。例如8088CPU的主頻率是5MHz，其時(shí)鐘周期為200ns。一個(gè)基本的總線周期由4個(gè)T狀態(tài)組成，我們分別稱為4個(gè)狀態(tài)，在每個(gè)T狀態(tài)下，CPU完成不同的動(dòng)作。5859606、插入等待狀態(tài)Tw同步時(shí)序通過插入等待狀態(tài)，來使