復(fù)試科目課件計(jì)算機(jī)原理

微機(jī)原理盧偉Email:Office:大黑樓B705TEL：84706161大連理工大學(xué)自動化系第五章存儲器系統(tǒng)5.1存儲器概述5.2隨機(jī)讀寫存儲器（RAM）5.3典型的存儲芯片和譯碼芯片5.4存儲器與CPU的連接

5.1存儲器概述存儲器是用來存儲微型計(jì)算機(jī)工作時使用的信息（程序和數(shù)據(jù)）的部件，正是因?yàn)橛辛舜鎯ζ?，?jì)算機(jī)才有信息記憶功能。越靠近CPU的存儲器速度越快而容量越小。CPUCache主存儲器輔助存儲器大容量存儲器外存儲器內(nèi)存儲器快速緩沖貯存區(qū)一、存儲器分類1、按存儲介質(zhì)和作用機(jī)理分類⑴磁存儲器，主要有磁芯、磁帶、磁盤、磁泡和磁鼓。⑵光存儲器，只讀式CD-ROM、可擦寫光盤，還有一種介于磁和光之間的存儲設(shè)備叫磁光盤（MO盤）。⑶半導(dǎo)體存儲器，當(dāng)前計(jì)算機(jī)系統(tǒng)的主存主要用半導(dǎo)體存儲器。它由大規(guī)模集成電路制成，體積小、速度快、功耗低。2、按存取速度和在計(jì)算機(jī)系統(tǒng)中的地位分類⑴內(nèi)部存儲器：速度較快，容量較小，價(jià)格較高，用于存儲當(dāng)前計(jì)算機(jī)運(yùn)行所需要的程序和數(shù)據(jù)，可與CPU直接交換信息，習(xí)慣上稱為主存，又稱內(nèi)存。內(nèi)部存儲器通常和系統(tǒng)總線相連。又可細(xì)分為：5.1存儲器概述內(nèi)部CACHE

在CPU內(nèi)作為一個高速的指令或數(shù)據(jù)緩沖區(qū)。一級CACHE，二級CACHE均指內(nèi)部CACHE。外部CACHE

通常制作在主板上，比主存儲器的速度快，介于內(nèi)部CACHE和主存之間的一個緩沖區(qū)。主存儲器計(jì)算機(jī)系統(tǒng)主要使用的空間。要求速度快，體積小，容量大。一般為半導(dǎo)體存儲器。(2)外部存儲器:通常是通過總線接口電路與系統(tǒng)總線相連。速度較慢，容量較大，價(jià)格較低，用于存放計(jì)算機(jī)當(dāng)前暫時不用的程序、數(shù)據(jù)或需要永久保持的信息。如磁盤、光盤等。5.1存儲器概述二、半導(dǎo)體存儲器1、按器件分類(1)雙極性TTL電路:速度較快(10～50nS),集成度低,功耗大,成本高(2)MOS:NMOS和CMOS兩種，現(xiàn)大量使用CMOS存儲器，存儲速度可達(dá)幾納秒。特點(diǎn)：集成度高(單片可達(dá)1Gb)、功耗小、成本低(3)電荷耦合器:速度快、但成本較高2、按存儲功能分類(1)讀寫存儲器

隨機(jī)讀寫存儲器(RAM,RandomAccessMemory)

可對任一單元進(jìn)行讀寫，是計(jì)算機(jī)主存儲器。62**系列

后進(jìn)先出存儲器(LIFOLastInFirstOut):寄存器、堆棧

先進(jìn)先出存儲器(FIFOFirstInFirstOut):寄存器、隊(duì)列5.1存儲器概述(2)只讀存儲器（ROMReadOnlyMemory）只能讀（用特殊方法可寫入），掉電信息不丟失，可作為主存儲器存放系統(tǒng)軟件和數(shù)據(jù)等。ROM可分為：固定ROM（掩膜ROM）由制造廠家固化內(nèi)容，不可修改可編程只讀存儲器PROM由用戶固化內(nèi)容，但不可修改紫外線擦除只讀存儲器EPROM27**系列：2716、2732、2764，…27040電擦除只讀存儲器EEPROM、FLASHEEPROM（28**系列）：2817、28C64、28C256FLASH：29F010、29F0205.1存儲器概述讀寫存儲器RAM

半導(dǎo)體存儲器只讀存儲器

ROM

MOS

靜態(tài)SRAM

掩膜

可編程序ROMPROM

可擦去可編程ROMEPROM

電可擦去可編程ROME2PROM雙極性非易失

NVRAM

動態(tài)DRAM5.1存儲器概述三、存儲器的性能指標(biāo)1、存儲器容量

存儲器容量是指存儲器可以容納的二進(jìn)制信息總量，即存儲信息的總位（Bit）數(shù)。設(shè)微機(jī)的地址線和數(shù)據(jù)線位數(shù)分別是p和q，則該存儲器芯片的地址單元總數(shù)為2p，該存儲器芯片的位容量為2p×q。

例如：存儲器芯片6116，地址線有11根，數(shù)據(jù)線有8根則該芯片的位容量是：位容量=211×8=2048×8=16384位。存儲器通常是以字節(jié)為單位編址的，一個字節(jié)有8位，所以有時也用字節(jié)容量表示存儲器容量，例如上面講的6116芯片的容量為2KB，記作2K×8，其中：1KB=1024B(Byte)=1024×8=8192位存儲器容量越大，則存儲的信息越多。目前存儲器芯片的容量越來越大，價(jià)格在不斷地降低，這主要得益于大規(guī)模集成電路的發(fā)展。存儲器容量＝單元數(shù)×數(shù)據(jù)線位數(shù)5.1存儲器概述2、存取速度

存儲器的速度直接影響計(jì)算機(jī)的速度。存取速度可用存取時間和存儲周期這兩個時間參數(shù)來衡量。存取時間是指CPU發(fā)出有效存儲器地址從而啟動一次存儲器讀寫操作，到該讀寫操作完成所經(jīng)歷的時間，這個時間越小，則存取速度越快。目前，高速緩沖存儲器的存取時間已小于5ns。存儲周期是連續(xù)啟動兩次獨(dú)立的存儲器操作所需要的最小時間間隔，這個時間一般略大于存取時間。3、可靠性存儲器的可靠性用MTBF(MeanTimeBetweenFailures)平均故障間隔時間來衡量，MTBF越長，可靠性越高，內(nèi)存儲器常采用糾錯編碼技術(shù)來延長MTBF以提高可靠性。5.1存儲器概述4、性能/價(jià)格比

這是一個綜合性指標(biāo)，性能主要包括上述三項(xiàng)指標(biāo)—存儲容量、存儲速度和可靠性。對不同用途的存儲器有不同的要求。例如，有的存儲器要求存儲容量，則就以存儲容量為主；有的存儲器如高速緩沖器，則以存儲速度為主。5.1存儲器概述5.2隨機(jī)讀寫存儲器（RAM）一、分類MOS型RAM一般可分為：SRAM（靜態(tài)RAM）:使用觸發(fā)器存儲信息，速度快。如:62648k*8、6225632K*8、62010128K*8DRAM（動態(tài)RAM):使用電容存儲信息，速度慢，因電容有漏電，所以需要定時刷新,DRAM的刷新是按行進(jìn)行刷新的。計(jì)算機(jī)中的主存多以DRAM為主。計(jì)算機(jī)內(nèi)存的兩種常見形式：計(jì)算機(jī)上把內(nèi)存芯片集成在一小條印刷電路板上，稱為內(nèi)存條。常見的有30線、72線、168線、200線。這是指內(nèi)存條與主板插接時有多少個接點(diǎn)（又稱金手指）SIMM：單列存儲器模塊。只將芯片做在電路板的一邊DIMM：雙列存儲器模塊。將內(nèi)存芯片做在內(nèi)存條兩邊，即電路板兩邊。二、半導(dǎo)體存儲器的組成一般由存儲體、地址選擇電路、輸入輸出電路和控制電路組成。1、存儲體存儲體是存儲1和0信息的電路實(shí)體，它由許多個存儲單元組成，每個存儲單元一般由若干位(8位)組成，每一位需要一個存儲元件，每個存儲單元有一個編號，稱為地址。存儲器的地址用一組二進(jìn)制數(shù)表示，其地址線的根數(shù)n與存儲單元的數(shù)量N之間的關(guān)系為：2n=N一個1K*1的存儲器，具有1024個存儲單元，每個單元為1位，共有1024個存儲元件，由10根地址線和1根數(shù)據(jù)線構(gòu)成。5.2隨機(jī)讀寫存儲器（RAM）2、地址選擇電路地址選擇電路包括地址譯碼器和地址碼寄存器。地址譯碼器用來對地址譯碼。設(shè)其輸入端的地址線有n根，輸出線數(shù)為N，則它分別對應(yīng)2n個不同的地址碼，作為對地址單元的選擇線。這些輸出的選擇線又叫做字線。地址譯碼的方式有兩種：⑴單譯碼方式它的全部地址碼只用一個電路譯碼，譯碼輸出的字選擇線直接選中對應(yīng)的存儲單元，如下圖所示。由10根線產(chǎn)生1024根存儲單元選擇線，每根線選中一個存儲單元。這一方式需要的選擇線數(shù)較多，只適用于容量較小的存儲器。

5.2隨機(jī)讀寫存儲器（RAM）A0A1A2A3A4A5A6A7A8A9CEOEWE011023Y0Y1Y1023D(I/O)讀寫控制電路地址譯碼器單譯碼方式5.2隨機(jī)讀寫存儲器（RAM）⑵雙譯碼方式（或稱矩陣譯碼）雙譯碼方式如下圖所示。它將地址碼分為X與Y兩部分，用兩個譯碼電路分別譯碼。X向譯碼稱為行譯碼，其輸出線稱為行選擇線，它選中存儲矩陣中一行的所有存儲單元。Y向譯碼又稱為列譯碼，其輸出線稱為列選擇線，它選中一列的所有單元。只有X向和Y向的選擇線同時選中的那一位存儲單元，才能進(jìn)行讀寫操作。由圖可見，具有1024個基本單元的存儲體排列成32×32的矩陣，它的X向和Y向譯碼器各有32根譯碼輸出線，共64根。若采用單譯碼方式，則要1024根譯碼輸出線。因此，雙譯碼方式所需要的選擇線數(shù)目較少，也簡化了存儲器的結(jié)構(gòu)，故它適用于大容量的存儲器。采用雙譯碼方式時可將RAM看作一個矩陣，讀數(shù)據(jù)時需給出行地址信號RAS(RowAddressSignal)和列地址信號CAS(ColumnAddressSignal)。通常先給RAS，再給CAS，經(jīng)過一段時間延時，便可以在數(shù)據(jù)端讀出數(shù)據(jù)。5.2隨機(jī)讀寫存儲器（RAM）A0A1A2A3A4Y031-0Y31CEOEWED(I/O)讀寫控制電路行譯碼器0-00-3131-31A5A6A7A8A9X0X31列譯碼器雙譯碼方式5.2隨機(jī)讀寫存儲器（RAM）SRAM的基本電路NMOS靜態(tài)RAM的存儲器單元電路(1)T1,T2為開關(guān)管，T3,T4為負(fù)載管，導(dǎo)通電阻r3,r4>>r1,r2。T1T3和T2T4構(gòu)成兩個反向器按正反饋連接，構(gòu)成觸發(fā)器。(2)Xi高電平，T5,T6及其他與Xi相聯(lián)的開關(guān)管導(dǎo)通，每一單元與數(shù)據(jù)線相連。Yi為高電平，T7,T8導(dǎo)通，此時僅有XiYi單元與外部數(shù)據(jù)線連通，可對該單元進(jìn)行讀寫。AB5.2隨機(jī)讀寫存儲器（RAM）3、讀寫控制電路讀寫控制電路包括讀寫放大器、數(shù)據(jù)寄存器（三態(tài)雙向緩沖器）等。它是數(shù)據(jù)信息輸入輸出的通道。外界對存儲器的控制信號有讀信號RD、寫信號WR和片選信號CS。5.2隨機(jī)讀寫存儲器（RAM）5.3典型的存儲芯片和譯碼芯片1、62256

－32K×8的CMOS靜態(tài)RAM12345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVCC62256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256邏輯圖輸入LLL高阻HHL輸入HLL輸出LHL高阻××HD7~D0OEWECS62256工作表2、27256

－32K×8EPROM12345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14VCC27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖5.3典型的存儲芯片和譯碼芯片3、74LS138－3/8譯碼器12345678910111213141516ABCG2AG2BG1Y7GNDY6Y5Y4Y3Y2Y1Y0VCC74LS138引腳圖Y0Y1Y2Y3Y4Y5Y6Y7G1G2AG2BCBA74LS138原理圖5.3典型的存儲芯片和譯碼芯片5.4存儲器與CPU的連接一、存儲器與CPU連接時要考慮的問題1、存儲器的容量一個大的存儲器系統(tǒng)有幾十、幾百M(fèi)字節(jié)，一般要根據(jù)系統(tǒng)來定。對于嵌入式或用戶自己做的應(yīng)用系統(tǒng)，可根據(jù)實(shí)際需要來設(shè)計(jì)存儲器的容量。

2、存儲空間的安排微機(jī)內(nèi)存包括ROM區(qū)和RAM區(qū)，它們都由許多芯片組成，所以要安排地址空間，即地址分配；每個存儲器芯片還需要片選信號，這些信號如何產(chǎn)生等問題。3、CPU總線的負(fù)載能力通常CPU總線的負(fù)載能力是一個TTL器件或20個MOS器件，當(dāng)總線上接的器件很多，超過允許值時，應(yīng)該在總線上加接緩沖器或驅(qū)動器，以增加CPU的負(fù)載能力。

4、CPU的時序和存儲器速度之間的配合

CPU執(zhí)行存儲器讀寫指令都有固定的時序，為保證CPU讀寫存儲器的準(zhǔn)確性，存儲器的速度必須與CPU匹配。二、8086存儲器空間8086系統(tǒng)有20根地址線，16根數(shù)據(jù)線，尋址空間為1MB，采用存儲器分體結(jié)構(gòu)，偶地址數(shù)據(jù)由數(shù)據(jù)線低8位傳送，奇地址數(shù)據(jù)由數(shù)據(jù)線高8位傳送。奇、偶地址數(shù)據(jù)存取分別由BHE和A0控制(見下表)。CPU所能提供的信號線：

數(shù)據(jù)線D15～D0

地址線A19～A0

存儲器或I/O端口訪問信號M/IO RD讀信號

WR寫信號

BHE總線高字節(jié)有效信號5.4存儲器與CPU的連接BHEA0操作所用總線00從偶地址讀/寫一個字D15～D010從偶地址讀/寫一個字節(jié)D7～D001從奇地址讀/寫一個字節(jié)D15～D8從奇地址讀/寫一個字01讀/寫低字節(jié)D15～D810讀/寫高字節(jié)D7～D0BHE和A0控制讀寫一個字節(jié)/一個字5.4存儲器與CPU的連接三、存儲器的連接例5.1由2片62256（32K*8RAM）組成64K*8RAM的8086計(jì)算機(jī)存儲器系統(tǒng)連接?？刹捎脙煞N方式：1、控制奇偶片的寫使能WE說明：(1)地址信號A0-A19和BHE是8086CPU經(jīng)鎖存器8282或74LS373鎖存后產(chǎn)生的信號。(2)數(shù)據(jù)總線D0～D15是8086CPU的AD0～AD15經(jīng)8286或74LS245緩沖后產(chǎn)生的信號。(3)MEMR和MEMW在最小模式下由8086CPU的M/IO和RD、WR信號產(chǎn)生，在最大模式下由8288產(chǎn)生。

(4)IC0為偶地址存儲器，其數(shù)據(jù)由數(shù)據(jù)總線低8位傳送。IC1為奇地址存儲器，其數(shù)據(jù)由數(shù)據(jù)總線高8位傳送。由A0和BHE控制寫信號實(shí)現(xiàn)奇偶地址寫操作。

(5)A16～A19由74LS138譯碼選中存儲器。5.4存儲器與CPU的連接5.4存儲器與CPU的連接IC0（偶）IC1（奇）A19A18A17A160000XX0000XX范圍00000～0FFFFH00000～0FFFFH地址分配

A15～A0三種情況mov[2000h],

al

從偶地址開始寫一個字節(jié)mov[2000h],ax

從偶地址開始寫一個字mov[2001h],ax

從奇地址開始寫一個字5.4存儲器與CPU的連接5.4存儲器與CPU的連接2、控制奇偶片選CS四、8086系統(tǒng)存儲器接口設(shè)計(jì)基本技術(shù)存儲器地址譯碼電路的設(shè)計(jì)一般遵循如下步驟：(1)根據(jù)系統(tǒng)中實(shí)際存儲器容量，確定存儲器在整個尋址空間中的位置；(2)根據(jù)所選用存儲芯片的容量，畫出地址分配圖或列出地址分配表；(3)根據(jù)地址分配圖確定譯碼方法；常見的譯碼方式有：

全譯碼法片內(nèi)尋址未用的全部高位地址線都參加譯碼，譯碼輸出作為片選信號。全譯碼的優(yōu)點(diǎn)是每個芯片的地址范圍是唯一確定，而且各片之間是連續(xù)的。缺點(diǎn)是譯碼電路比較復(fù)雜。部分譯碼用片內(nèi)尋址外的高位地址的一部分譯碼產(chǎn)生片選信號。部分譯碼較全譯碼簡單，但存在地址重疊區(qū)。線選法高位地址線不經(jīng)過譯碼，直接（或經(jīng)反相器）分別接各存儲器芯片的片選端來區(qū)別各芯片的地址。(軟件上必須保證這些片選線每次尋址時只能有一位有效)也會造成地址重疊，且各芯片地址不連續(xù)。（4）選用合適器件，畫出譯碼電路圖。5.4存儲器與CPU的連接1、全譯碼采用全地址譯碼方式，計(jì)算機(jī)的全部地址空間都可以使用例5.2用2片62256（32K*8RAM）和2片27256（32K*8EPROM）組成8086計(jì)算機(jī)存儲器系統(tǒng)。要求EPROM的起始地址為F0000H，RAM的起始地址為00000H，使用全地址譯碼方式，試畫出計(jì)算機(jī)的存儲器連接圖，并寫出地址范圍。說明:(1)用2片74LS138（三-八譯碼器）對8086計(jì)算機(jī)系統(tǒng)的高四位地址進(jìn)行譯碼，譯出16個存儲區(qū)域。(2)由A0和BHE與MEMW信號組合產(chǎn)生寫選通。A19A18A17A16范圍IC0（偶）IC1（奇）0000000000000～0FFFFH00000～0FFFFH地址分配A15～A0IC2（偶）IC3（奇）11111111F0000～FFFFFHF0000～FFFFFHX～XX～XX～XX～X5.4存儲器與CPU的連接A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1MEMRA0MEMWBHED15D14D13D12D11D10D9D8D7D6D5D4D3D2D1D0A19A18A17A16A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CSOEWED7D6D5D4D3D2D1D0D15D14D13D12D11D10D9D8DBD7D6D5D4D3D2D1D06225662256IC0IC1ABA14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOE