學(xué)期數(shù)字電子技術(shù)基礎(chǔ)期末考試試卷A卷

經(jīng)典word整理文檔，僅參考，雙擊此處可刪除頁眉頁腳。本資料屬于網(wǎng)絡(luò)整理，如有侵權(quán)，請(qǐng)聯(lián)系刪除，謝謝！南京信息工程大學(xué)2013-2014學(xué)年二學(xué)期數(shù)字電子技術(shù)基礎(chǔ)期末考試試卷(A卷)班級(jí):___________學(xué)號(hào):___________姓名:___________得分:___________題號(hào)一二三四五六七八九十成績(jī)復(fù)核得分閱卷題目部分，(卷面共有16題,100分,各大題標(biāo)有題量和總分)一、解答題(16小題,共100分)1．在圖電路中，若兩個(gè)移位寄存器中的原始數(shù)據(jù)分別為AAAA＝1001，BBBB＝232103100011，試問經(jīng)過4個(gè)CP信號(hào)作用以后兩個(gè)寄存器中的數(shù)據(jù)如何這個(gè)電路完成什么功能2．由D觸發(fā)器構(gòu)成的3位環(huán)扭型計(jì)數(shù)器電路如圖所示，電路不能自啟動(dòng)，合理修改反饋邏輯，使電路能自啟動(dòng)。畫出修改后的電路及狀態(tài)轉(zhuǎn)換圖。3．電路如圖所示，假設(shè)初狀態(tài)Q2Q1Q0=000。（1）試分析由FF1和FF0構(gòu)成的是幾進(jìn)制計(jì)數(shù)器。（2）說明整個(gè)電路為幾進(jìn)制計(jì)數(shù)器。畫出完整的狀態(tài)轉(zhuǎn)換圖和CP作用下的波形圖。4．電路如圖所示，其中74LS93為2—8分頻異步2—16進(jìn)制加法計(jì)數(shù)器，當(dāng)R0（1）=R0（2）=1時(shí)，將計(jì)數(shù)器清零，問：（1）由555定時(shí)器構(gòu)成的是什么電路？輸出uO的頻率是多少（圖中RA=RB=10kΩ，C=0．1μF）（2）由74LS93構(gòu)成的是幾進(jìn)制計(jì)數(shù)器，畫出其完整的狀態(tài)轉(zhuǎn)換圖。（3）74LS93之QD端的輸出信號(hào)的頻率是多少。（4）虛線框內(nèi)電路的名稱是什么？簡(jiǎn)要說明它所起的作用。5．分析圖的計(jì)數(shù)器電路，說明這是多少進(jìn)制的計(jì)數(shù)器。十進(jìn)制計(jì)數(shù)器74160的功能表見表。6．電路如圖所示,假設(shè)初始狀態(tài)QaQbQc=000。（1）寫出驅(qū)動(dòng)方程、列出狀態(tài)轉(zhuǎn)換表、畫出完整的狀態(tài)轉(zhuǎn)換圖。（2）試分析由FFa、FFb和FFc構(gòu)成的是幾進(jìn)制的計(jì)數(shù)器。（3）畫出CP作用下Qa、、Qb、Qc的波形圖。7．試用負(fù)邊沿D觸發(fā)器組成4位二進(jìn)制異步加法計(jì)數(shù)器，畫出邏輯圖。8．74LS161芯片接成圖所示電路。試分析電路的計(jì)數(shù)長(zhǎng)度為多少，畫出相應(yīng)的狀態(tài)轉(zhuǎn)換圖。說明電路能否自啟動(dòng)。9．圖是一個(gè)位ROM，A2、A1、A0為地址輸入，D1、D0為數(shù)據(jù)輸出。問：（1）圖中U1完成什么功能？（2）寫出D1和D0的邏輯表達(dá)式。（3）說明整個(gè)電路的邏輯功能。10．試分析圖的計(jì)數(shù)器在M=1和M=0時(shí)各為幾進(jìn)制。11．（1）選用CC7555型集成定時(shí)器設(shè)計(jì)一個(gè)要求產(chǎn)生20μS延時(shí)時(shí)間的脈沖電路，其電路參數(shù)為V=5V，V=0V，R=91kΩ；DDOL（2）如果V=，試用上述參數(shù)求此時(shí)的輸出脈寬。OL12．圖是用兩個(gè)集成電路單穩(wěn)態(tài)觸發(fā)電器74121所組成的脈沖變換電路，外接電阻和外接電容的參數(shù)如圖所示。試計(jì)算在輸入觸發(fā)信號(hào)作用下、輸出脈沖的寬度，并畫出與波形相對(duì)應(yīng)的、的電壓波形。的波形如圖中所示。13．圖中74LS161為2—16進(jìn)制加法計(jì)數(shù)器，其進(jìn)位允許端RC=QAQBQCQDT，AD6524為8位D/A轉(zhuǎn)換器，當(dāng)D7=1，其他各位均為“0”時(shí)，uo=-4V,時(shí)鐘CP的頻率為10kHZ。（1）計(jì)數(shù)器初態(tài)為QAQBQCQD=0110，畫出計(jì)數(shù)器74LS161的狀態(tài)轉(zhuǎn)換圖。（2）計(jì)算uo的頻率及︱uo︱的最大值和最小值。（3）保證uo頻率不變的前提下，為使︱uo︱的最小值變?yōu)椋畲笾底優(yōu)?V，問應(yīng)如何改變74LS161的接法來實(shí)現(xiàn)？14．在選擇采樣-保持電路外接電容器的容量大小時(shí)應(yīng)考慮哪些因素？15．圖是一個(gè)16×4位的ROM，A、A、A、A為地址輸入，D、D、D、D是數(shù)據(jù)輸321032出，若將D、D、D、D視為A、A、A、A的邏輯函數(shù)，試寫出D、D、D、D的邏10321032103210輯函數(shù)式。16．用一片256×8位的RAM產(chǎn)生如下一組組合邏輯函數(shù)列出ROM的數(shù)據(jù)表，畫出電路的連接圖，標(biāo)明各輸入變量與輸出函數(shù)的接線端。南京信息工程大學(xué)2013-2014學(xué)年二學(xué)期數(shù)字電子技術(shù)基礎(chǔ)期末考試試卷(A卷)答案部分，(卷面共有16題,分,各大題標(biāo)有題量和總分)一、解答題(16小題,共100分)1．經(jīng)過四個(gè)時(shí)鐘信號(hào)作用以后，兩個(gè)寄存器里的數(shù)據(jù)分別為：BBBB＝0000。這是一個(gè)四位串行加法計(jì)數(shù)器。102．對(duì)題圖進(jìn)行分析，可得到下圖所示的狀態(tài)轉(zhuǎn)換圖，電路不能自啟動(dòng)。AAAA＝1100，132032若將無效循環(huán)的環(huán)打開，使其中的狀態(tài)碼有1個(gè)在CP作用下能進(jìn)入到有效狀態(tài)的循環(huán)圈中，則電路就能夠自啟動(dòng)了。本例中修改101的下一個(gè)狀態(tài)，使之變?yōu)?10，則可設(shè)計(jì)出新的反饋邏輯式，其具體的設(shè)計(jì)步驟如下：（1）畫經(jīng)過修改次態(tài)后電路的Qn+1的卡諾圖。有效循環(huán)狀態(tài)及相應(yīng)的次態(tài)不變，無效狀態(tài)010的次態(tài)不變，101的次態(tài)修改為110，畫出的卡諾圖如下圖所示。（2）化簡(jiǎn)Qn+1的卡諾圖，可得出修改后的驅(qū)動(dòng)方程，分別為(3)畫邏輯圖（略）。（4）檢查電路的自啟動(dòng)情況，畫完整的狀態(tài)轉(zhuǎn)換圖，如圖所示。3．（1）由FF1和FF0構(gòu)成的是三進(jìn)制加法計(jì)數(shù)器。（2）整個(gè)電路為六進(jìn)制計(jì)數(shù)器。完整的狀態(tài)轉(zhuǎn)換圖和CP作用下的波形圖如圖所示。4．[解]（1）555定時(shí)器構(gòu)成的電路為多諧振蕩器，輸出uO的頻率為（2）由74LS93構(gòu)成的計(jì)數(shù)器是十進(jìn)制加法計(jì)數(shù)器，完整的狀態(tài)轉(zhuǎn)換圖如圖所示。（3）。（4）虛線框內(nèi)電路是基本RS觸發(fā)器，其作用是使清零可靠。5．題圖電路為七進(jìn)制計(jì)數(shù)器。計(jì)數(shù)順序是3－9循環(huán)。6．[解](1)寫出驅(qū)動(dòng)方程Ja=Ka=1Jb=Kb=寫出狀態(tài)方程狀態(tài)轉(zhuǎn)換表如表所列。完整的狀態(tài)轉(zhuǎn)換圖如圖所示。（2）該電路為同步六進(jìn)制加法計(jì)數(shù)器。（3）QaQbQc的波形圖略。7．邏輯圖如圖解所示。8．計(jì)算長(zhǎng)度為99．（1）地址譯碼器（2）D1=∑m(1,2,4,7),D0=∑m(3,5,6,7)(3)全加器10．M=1時(shí)為六進(jìn)制計(jì)數(shù)器，M=0時(shí)為八進(jìn)制計(jì)數(shù)器。11．解：(1)T≈∴w12．、輸出脈沖的寬度T、T分別為W1W2T=×22×10××10s≈2ms-63W1T=×11×10××10s≈1ms3-6W2、的波形如圖所示。13．[解]（1）計(jì)數(shù)器初態(tài)為QAQBQCQD=0110，計(jì)數(shù)器74LS161的狀態(tài)轉(zhuǎn)換圖如圖所示。（2）（3）74LS161的接法如圖所示。14．采樣-保持電路的外接電容器的容量大小取決于采樣頻率及充電回路電阻值，采樣頻率越高，回路電阻越大，電容量應(yīng)越小。15．16．將函數(shù)化為最小項(xiàng)之和形式后得到將ROM地址的高四位接0，將A、B、C、D接至低四位地址輸入端，取D~D作為50Y~Y輸出。電路連接如圖所示。16ROM的數(shù)據(jù)表數(shù)據(jù)輸出端DDDDDD低四位地址AAAAD0101010101000101001100000101000000001100001010