集成電路設(shè)計(jì)習(xí)題答案-章

CH11．按模劃分，集成電路的發(fā)展已經(jīng)歷了哪幾代？它的發(fā)展遵循了一條業(yè)界著名的定律，請(qǐng)說(shuō)出是什么定律？晶體管分元-SSI-MSI-LSI-VLSI-ULSI-GSI-SOC。定2．什是無(wú)生產(chǎn)線集成電路設(shè)計(jì)？列無(wú)生產(chǎn)線集成電路設(shè)計(jì)的特點(diǎn)和環(huán)境。擁有設(shè)計(jì)人才和技術(shù)，但不擁有生產(chǎn)線。特點(diǎn)：電路設(shè)計(jì)，工藝制造，封裝分立運(yùn)行。環(huán)境：產(chǎn)生產(chǎn)能力剩余，人們需要更多的功能芯片設(shè)計(jì)3．多目晶圓）術(shù)的特點(diǎn)是什么？對(duì)發(fā)展集成電路設(shè)計(jì)有什么意義？MPW：把幾到幾十種工藝上兼容的芯片拼裝到一個(gè)宏芯片上然后以步行的方式排列到一到多個(gè)晶圓上。意義：降低成本。4．集電路設(shè)計(jì)需要哪四個(gè)方面的知？系統(tǒng)，電路，工具，工藝方面的知識(shí)CH21．為么硅材料在集成電路技術(shù)中起舉足輕重的作原材料來(lái)源豐富，技術(shù)成熟，硅基產(chǎn)品價(jià)格低廉2．和InP材料各有哪些特P10,11．樣的條件下金屬與半導(dǎo)體形成歐姆接觸？怎樣的條件下金屬與半導(dǎo)體形成肖特基接觸？接觸區(qū)半導(dǎo)體重?fù)诫s可實(shí)現(xiàn)歐姆接觸，金屬與摻雜半導(dǎo)體接觸形成肖特基接觸4．說(shuō)出多晶硅在工中的作用。5．列出你知道的異質(zhì)半導(dǎo)體材料系統(tǒng)。GaAs/AlGaAs,InP/InGaAs,Si/SiGe,6SOI材是怎樣形成的，有什么特點(diǎn)SOI絕緣體上硅，可以通過氧隔離或者晶片粘結(jié)技術(shù)完成。特點(diǎn)：電極與襯底之間寄生電容大大減少，器件速度更快，功率更低肖基接觸和歐型接觸各有什么特點(diǎn)？肖特基接觸：阻擋層具有類似結(jié)伏安特性。歐姆型接觸：載流子可以容易地利用量子遂穿效應(yīng)相應(yīng)自由傳輸。簡(jiǎn)雙極型晶體和晶管的工作原理。CH31．寫晶體外延的意義，列出三種外生長(zhǎng)方法，并比較各自的優(yōu)缺點(diǎn)。意義：用同質(zhì)材料形成具有不同摻雜種類及濃度而具有不同性能的晶體層。外延方法液態(tài)生長(zhǎng)，氣相外延生長(zhǎng)，金屬有機(jī)物氣相外延生長(zhǎng)2．寫出掩膜在IC制過程中的作用，比較整版掩膜和單片掩膜的區(qū)別，列舉三種掩膜的制造方法。P28,293．寫出光刻的作用，光刻有哪兩種曝光方式？作膜上的圖形轉(zhuǎn)換成晶圓上的器件結(jié)構(gòu)。曝光方式有接觸與非接觸兩種。4．射線制版和接電子束直寫技術(shù)替代光刻技術(shù)有什么優(yōu)缺點(diǎn)？X射（具有比可見光短得多的波長(zhǎng)可用來(lái)制作更高分辨的掩膜版電子束

22掃描法，由于速電子的波長(zhǎng)很短，分辨率很高5．說(shuō)半導(dǎo)體工藝中摻雜的作用，舉兩種摻雜方法，并比較其優(yōu)缺點(diǎn)。熱擴(kuò)散摻雜和離子注入法。與熱擴(kuò)散相比，離子注入法的優(yōu)點(diǎn)如下?lián)降倪^程可通過調(diào)整雜質(zhì)劑量與能量來(lái)精確控制雜質(zhì)分布2.進(jìn)行小劑量的摻雜。進(jìn)行極小深度的摻雜。較的業(yè)溫度，故光刻膠可用作掩膜可供摻雜的離子種類較多，離子注入法也可用于制作隔離島。缺點(diǎn)：價(jià)格昂貴量注入時(shí)半體晶格會(huì)遭到嚴(yán)重破壞且難以恢復(fù)6．列出干法和濕法氧化法形成SiO的學(xué)反應(yīng)式。干氧

SiSiO

濕氧

SiHO2

CH41Si工藝和GaAs工藝都有哪些晶體管結(jié)構(gòu)和電路形？見表4.12．比較工和GaAs工的特點(diǎn)。CMOS工技術(shù)成熟，功耗低GaAs工技術(shù)不成熟，工作頻率高。什是工的特征尺寸工藝可以實(shí)現(xiàn)的平面結(jié)構(gòu)的最小寬度，通常指最小柵長(zhǎng)。為么硅柵工藝取代鋁柵工藝成為工的主流技術(shù)？鋁柵工藝缺點(diǎn)是造源漏極與造柵極需要兩次掩膜步MASKSTEP易齊。硅柵工藝的優(yōu)點(diǎn)是：自對(duì)準(zhǔn)的，它無(wú)需重疊設(shè)計(jì)，減小了電容，提高了速度，增加了電路的穩(wěn)定性。為么在柵長(zhǎng)相同的情況下NMOS管度要高于PMOS管？因?yàn)殡娮拥倪w移率大于空穴的遷移率6．簡(jiǎn)述工的基本工藝流程7．常規(guī)N-WellCMOS工需要哪幾層掩膜每層掩膜分別有什么作用？表4.3CH51．說(shuō)的基本結(jié)構(gòu)。MOSFET由個(gè)PN結(jié)和一個(gè)MOS容組成。2．寫的基本電流方程。

t

[(l

VT

DS

12

DS

2

]3．MOSFET的和電流取決于哪些參數(shù)？飽和電流取決于柵極寬度，極長(zhǎng)度L柵源間壓降t厚度，氧化層介電常數(shù)

，閾值電壓

V

T

，氧化層4．為么說(shuō)MOSFET是方率器件？因?yàn)榈娘柡碗娏骶哂衅椒教匦?．什是MOSFET的值電壓？它受哪些因影響？閾值電壓就是將柵極下面的Si表從P型變型Si所要的電壓。影響它的因素有4個(gè)：材料的功函數(shù)之差層可以移動(dòng)的正離子的影響，氧化層中固定電荷的

影響，界面勢(shì)阱的影響6．什是器的體效應(yīng)？由于襯底與源端未連接在一起，而引起的閾值電壓的變化叫做體效應(yīng)。7．說(shuō)、對(duì)MOSFET的度、功耗、驅(qū)動(dòng)能力的影響。，718．MOSFET按例收縮后對(duì)器件特性有什么影?I

DS變，器件占用面積減少，提高電路集成度，減少功耗9．MOSFET存哪些二階效應(yīng)？分別是由什么原因引起的？溝道長(zhǎng)度調(diào)制效應(yīng)，體效應(yīng)，亞閾值效應(yīng)10．明MOSFET噪的來(lái)源、成