計算機(jī)組成原理第5章存儲器課件

第5章微型計算機(jī)的存儲器【本章提要】本章首先介紹存儲器分類、半導(dǎo)體存儲器種類及性能指標(biāo)，進(jìn)而介紹隨機(jī)讀寫存儲器的SRAM、DRAM及高速RAM以及只讀存儲器中的MROM、PROM、ERPOM、EEPROM，F(xiàn)lash工作原理及典型芯片，對新型的鐵電隨機(jī)存儲器FRAM及磁性隨機(jī)存儲器MRAM也作了必要的介紹。在介紹內(nèi)存區(qū)域劃分、內(nèi)存層次結(jié)構(gòu)之后，重點討論了存儲器的擴(kuò)展技術(shù)以及CMOS/BIOS/ShadowRAM?！緦W(xué)習(xí)目標(biāo)】半導(dǎo)體存儲器種類及性能指標(biāo)，掌握SRAM、DRAM、MROM、PROM、EPROM、EEPROM、Flash及FRAM的工作原理。了解微機(jī)內(nèi)存區(qū)域劃分及層次結(jié)構(gòu)，了解8～64位不同結(jié)構(gòu)的存儲器組織，了解內(nèi)存模塊、Cache、虛擬存儲器等概念。掌握存儲器的擴(kuò)展技術(shù)了解COMS、BIOS/ShadowRAM的含義及功能，掌握對CMOSRAM的讀寫技術(shù)。2023/3/15第5章微型計算機(jī)的存儲器5.1存儲器概述5.2

易失性隨機(jī)存取存儲器5.3只讀存儲器5.4

新型非易失性隨機(jī)存取存儲器5.5內(nèi)存區(qū)域劃分5.6

存儲器的擴(kuò)展與組織5.7存儲器層次結(jié)構(gòu)5.8CMOS\ROMBIOS和ShadowRAM2023/3/155.1存儲器概述

微機(jī)存儲器分類內(nèi)存（RAM+ROM）：半導(dǎo)體存儲器(本章內(nèi)容)軟盤：普通1.44M+可移動100MB磁盤硬盤：從10MB~幾十GB

光盤CD-R、CD-R/W可擦寫光盤 (650MB左右）外存磁光盤MO：高密度、大容量、快速、“無限次”擦寫、壽命長、可靠性高、抗干擾強(qiáng)、性價比高（1.3GB~幾個GB，甚至1TB）存儲器

U盤和移動硬盤（基于USB接口的電子盤）2023/3/155.1.2半導(dǎo)體存儲器主要指標(biāo)1.半導(dǎo)體存儲器的存儲容量：指每一個存儲芯片或模塊能夠存儲的二進(jìn)制位數(shù)。存儲器容量=單元數(shù)×數(shù)據(jù)位數(shù)存儲容量V與m、n之間的關(guān)系為：V=2m×n2.存取速度存取速度：從CPU給出有效的存儲器地址到存儲器輸出有效數(shù)據(jù)所需要的時間。內(nèi)存的存取速度通常以ns為單位。有：時鐘周期(TCK)、存取時間(TAC)和列選通延遲時間(CL)

3.帶寬存儲器的帶寬指每秒傳輸數(shù)據(jù)總量。帶寬=存儲器總線頻率×數(shù)據(jù)寬度/8

（單位：字節(jié)/S）2023/3/155.2易失性隨機(jī)存取存儲器一、靜態(tài)隨機(jī)存儲器（SRAM）2023/3/15SRAM一般結(jié)構(gòu)A0Y譯碼器X譯碼器存儲器邏輯控制存儲體陣列AiAi+1Ai+2…Am-1A0A1A2:Ai-1OEWECED0D1D2D3:Dn-1…::輸出緩沖器2023/3/15

二、DRAM2023/3/15DRAM一般結(jié)構(gòu)特點：外部地址線是內(nèi)部地址的一半2023/3/15

DRAM典型芯片芯片容量=2內(nèi)部地址線條數(shù)*位數(shù)=2外部地址線條數(shù)*2*位數(shù)424256的容量=29*2*4=218*4=256K*4位4242562023/3/15

高速RAM續(xù)4.DDRDRAM(DoubleDataRateDRAM):雙倍數(shù)據(jù)速率SDRAM，在時鐘上升和下降沿傳輸數(shù)據(jù)，從而得到雙倍帶寬，同時增加雙向數(shù)據(jù)控制引腳。如PC266100MHz的DDR=100MHz*(64/8)*2=1600MB/S即100MHz的DDR相當(dāng)于400MHz的RDRAMDDR不足的是效率不高（65%）5.DDR2DRAM速度是DDR2的兩倍,因此100MHz的DDR2=100MHz*(64/8)*4=3200MB/S6.

DDR3

DRAM是DDR2的改進(jìn)型,工作頻率更高,功耗更小,成本更低.2023/3/155.3.1掩膜ROM（MROM）5.3.2一次可編程ROM（PROM）5.3.3紫外線可擦除可編程ROM（EPROM）5.3.4電可擦除可編程ROM（E2PROM）5.3.5閃速存儲器（FlashMemory）5.3只讀存儲器2023/3/155.3.1掩膜ROM原理：掩膜ROM存儲信息是靠MOS管是否跨接來決定0、1的，當(dāng)跨接MOS管，對應(yīng)位信息為0，當(dāng)沒有跨接（被光刻而去掉），MOS的位置對應(yīng)的信息為1。2023/3/155.3.3EPROM原理：EPROM是靠FAMOS浮置柵是否積累電荷存儲信息0和1的，當(dāng)浮置柵有足夠的電荷積累時，記錄的信息為0，沒有一定的電荷積累時，信息為1。EPROM可擦除可編程ROMTTRVCC位線數(shù)據(jù)線字線FAMOS管Tf2023/3/15EPROM典型結(jié)構(gòu)典型芯片2023/3/15EPROM典型芯片27512EPROM主要代表是27系列對于EPROM掌握：1.型號與容量的關(guān)系512為512K位=64K*8=64KB再如27128為128K位=32KB2.引腳信號與容量的關(guān)系容量=2地址線條數(shù)*數(shù)據(jù)線條數(shù)如27512容量=216*8=64KB3.控制信號的含義2023/3/155.3.5Flash原理：Flash原理類似于E2PROM，當(dāng)WE加正電壓時使T1柵極有足夠的電荷積累時，記錄的信息為0，WE加負(fù)電壓時讓柵極電荷散去，信息為1。擦除時VPP加高壓，T4導(dǎo)通，通過VCC到T3加電壓到T1的漏極，使T1的柵極電荷快速散去，達(dá)到擦除目的。Flash閃速存儲器典型芯片2023/3/15E2PROM和Flash典型芯片28010/29010并行E2PROM典型代表28系列FlashROM代表典型29系列掌握：1.型號與容量的關(guān)系28010和29010為1M位=128K*8=128KB再如28040和29040為4M位=512K*8=512KB2.引腳信號與容量的關(guān)系容量=2地址線條數(shù)*數(shù)據(jù)線條數(shù)如29010容量=217*8=128KB3.控制信號的含義Vpp,WE,OE,CE等2023/3/155.4鐵電和磁性存儲器

傳統(tǒng)半導(dǎo)體存儲器的缺點： 不可能既具有非易失性，又可快速無限多次讀寫。鐵電隨機(jī)存儲器（FRAM=FerroelectricRAM）和磁性隨機(jī)存儲器（MRAM=MagneticRAM），解決了傳統(tǒng)半導(dǎo)體存儲器沒有解決的問題。2023/3/15典型鐵電存儲器

FRAM產(chǎn)品有兩種基本形式，一種是并行結(jié)構(gòu)，一種是串行結(jié)構(gòu)。并行結(jié)構(gòu)的FRAM與容量相同的SRAM芯片引腳兼容，如FM1808與62256兼容；串行結(jié)構(gòu)的FRAM與同容量的串行E2PROM引腳兼容，如FM24C64與AT24C64兼容。有關(guān)網(wǎng)站：2023/3/155.4.2磁阻式隨機(jī)存儲器MRAM工作原理：（1）MRAM工作的基本原理與硬盤類似，數(shù)據(jù)以磁性的方向為依據(jù)，存儲為0或1。（2）MRAM的磁介質(zhì)與硬盤有著很大的不同。它的磁密度要大得多，也相當(dāng)薄，因此產(chǎn)生的自感和阻尼要少得多，這是MRAM速度大大快于硬盤的重要原因。（3）當(dāng)進(jìn)行讀寫操作時，MRAM中的磁極方向控制單元會使用相反的磁力方向，以便能同時進(jìn)行讀寫操作，不延誤時間，因此速度快。2023/3/155.6.1地址譯碼一、地址譯碼方法1.線譯碼方式僅用一根高位地址線選擇芯片。2.部分譯碼方式僅用部分高位地址線參與譯碼。3.全譯碼方式。所有地址線全部譯碼工作。2023/3/15二、地址譯碼實現(xiàn)方法1.門電路譯碼用TTL或CMOS數(shù)字電路實現(xiàn)譯碼。2.專用譯碼器譯碼用專用譯碼器如2-4/3-8譯碼器譯碼。3.用可編程器件PLD譯碼。利用PLD編程譯碼。2023/3/15常用譯碼器4－16譯碼器3－8譯碼器2－4譯碼器3－8譯碼器真值表2023/3/15例1.門電路譯碼示例要求：利用基本門電路產(chǎn)生地址為3E7H的低電平有效的片選信號。分析:3E7H=1111100111B2023/3/15不變地址變地址例2.譯碼器譯碼示例要求：產(chǎn)生地址為250H-257H共8個低電平有效的片選信號。分析：對應(yīng)的地址關(guān)系如下：A9A8A7A6A5A4A3A2A1A0地址范圍1001010000首地址250H1001010111未地址257H結(jié)果：組合后接譯碼器控制端接輸入端2023/3/15常用PLD器件簡介可利用可編程邏輯器件進(jìn)行譯碼，常用的有:PAL（ProgrammableArrayLogic） 可編程邏輯陣列（如PAL16R8，PAL20X10等）GAL（GenericArrayLogic） 通用邏輯陣列（如GAL16V8，GAL20V8等）EPLD（ErasableProgrammableLogicDevice）可擦除可編程門陣列CPLD（ComplexProgrammableLogicDevice）復(fù)雜可編程門陣列FPGA（FieldProgrammableGateArray）現(xiàn)場可編程門陣列等。這些器件可通過軟件編程生成各種邏輯及復(fù)雜硬件電路，因此可以產(chǎn)生不同譯碼電路。2023/3/155.6.2存儲器及I/O

讀寫控制信號的產(chǎn)生

W/RM/IOADSIORCIOWCMRDCMWTC2023/3/155.6.3位擴(kuò)展與字?jǐn)U展一、位擴(kuò)展是用多個存儲芯片組成一個整體，使數(shù)據(jù)位數(shù)增加，但單元個數(shù)不變。方法：(1)芯片的地址線全部并聯(lián)且與地址總線相應(yīng)的地址線連接。(2)片選信號線并聯(lián)，可以接控制總線中的存儲器選擇信號，也可以接地址線高位，或接地址譯碼器的輸出端。(3)讀寫信號并聯(lián)接到控制總線中的讀寫控制線上。(4)數(shù)據(jù)線分高低部分分別與數(shù)據(jù)總線相應(yīng)位連接。2023/3/15二、字?jǐn)U展字?jǐn)U展：存儲單元數(shù)的擴(kuò)展，由于存儲單元的個數(shù)取決于地址線，而與數(shù)據(jù)線無關(guān)，因此，字?jǐn)U展實際上就是地址線的擴(kuò)展，即增加地址線。方法：(1)各芯片的數(shù)據(jù)線并聯(lián)且接至數(shù)據(jù)總線的相應(yīng)數(shù)據(jù)線上。(2)芯片本身的地址線并聯(lián)到地址總線的地址線上（視地址分配情況定），地址總線高位接譯碼器，譯碼器輸出端接到各個芯片的片選信號。即存儲器芯片的片選信號分開，分別接到地址譯碼器不同的輸出端。(3)讀寫控制信號與控制總線中相應(yīng)的信號相連。

2023/3/155.6.4字位全擴(kuò)展字位全擴(kuò)展：將位擴(kuò)展和字?jǐn)U展結(jié)合起來組成一個存儲器模塊，即既增加單元數(shù)，又?jǐn)U大每個單元的數(shù)據(jù)位數(shù)。方法：（1）計算出組成存儲器模塊所需總的芯片數(shù)（2）進(jìn)行位擴(kuò)展（3）將位擴(kuò)展后的部分作為整體進(jìn)行字?jǐn)U展。

示例

2023/3/15例.字位全擴(kuò)展示例用1K×4位SRAM構(gòu)成4K×8位的SRAM存儲器模塊，存儲器空間為從08000H開始。解：根據(jù)容量知，可采用1K×4位的SRAM芯片8片用字位全擴(kuò)展方法擴(kuò)展存儲器，地址關(guān)系如下：由上表可知，對于擴(kuò)展的地址線應(yīng)按照表中的要求，即連接地址線時A19、A18、A17、A16、A14、A13和A12在選中該模塊時應(yīng)為0，而A15為1。為保證這一地址的限制，采用全譯碼方式，具體連接方法如下頁：擴(kuò)展方法：先兩兩進(jìn)行位擴(kuò)展，然后4組再字?jǐn)U展。

2023/3/15最終的存儲器組成CSA9-A01K╳4(0#)WED3~D0A10A11WED3~D01K╳4(4#)CSA9-A0D3-D0D7-D4CSA9-A01K╳4(3#)WED3~D0CSA9-A0WED3~D01K╳4(7#)CSA9-A01K╳4(2#)WED3~D0WED3~D01K╳4(6#)CSA9-A0CSA9-A01K╳4(1#)WED3~D0WED3~D01K╳4(5#)CSA9-A0D7-D0WRA9-A0(I)(IV)(III)(II)74LS30Y3Y2Y1Y0譯碼器2-4ABGA19A16A14A12A15M/IO2023/3/15字位全擴(kuò)展示例地址2023/3/155.6.5存儲器組織2.基于8086和80286

16位存儲系統(tǒng)3.基于80386和80486

32位存儲系統(tǒng)4.基于PentiumX~CoreX的64位存儲系統(tǒng)

存儲器組織1.基于8088的8位存儲系統(tǒng)2023/3/15一、8位存儲器組織

基于80882023/3/15二、16位存儲器組織

基于8086/802862023/3/15三、32存儲器組織

80386/804862023/3/15四、64位存儲器組織

PentiumX~Core2Xi+1為一個８位存儲體的地址線條數(shù)2023/3/15擴(kuò)展示例【例5.4】【例5.4】設(shè)計一個32位存儲器系統(tǒng)，使用SRAM，地址范圍為00000000H～0003FFFFH；使用EPROM。地址范圍：FFFC0000H～FFFFFFFFH。解：SRAM:00000000H～0003FFFFH，因此SRAM容量為40000H＝256KB；選用4片62512（64K×8）來位擴(kuò)展；

EPROM：FFFC0000H～FFFFFFFFH，容量也是256KB；選用4片27C512（64K×8）來位擴(kuò)展。SRAM：00000000H～0003FFFFH知：A31～A18全0；A17～A0從全0到全1的變化（其中A1～A0隱含在BE0～BE3中）。ERPOM：FFFC0000H～FFFFFFFFH知：A31～A18全1；A17～A0從全0到全1的變化。不變地址必須通過邏輯電路在選中存儲器時一直保持不變，可變地址接相關(guān)存儲器芯片。滿足要求的存儲系統(tǒng)與處理器總線的連接如圖5.27所示。2023/3/15例圖2023/3/155.7存儲器層次結(jié)構(gòu)5.7.1概述

CPUCache

Cache控制器磁盤控制器DRAM控制器磁盤DRAM2023/3/155.7.2存儲器模塊簡介采用條式模塊的內(nèi)存稱為內(nèi)存模塊，俗稱內(nèi)存條（286以前還有雙列直插式內(nèi)存芯片）。常用存儲器模塊30線SIMM SIMM:單邊接觸式存儲器模塊72線SIMM168線DIMM DIMM:雙邊接觸式存儲器模塊。 PentiumX~Core2X主板采用(64位數(shù)據(jù)寬度)）184線的RIMM（RDRAM和DDR）RIMM專指RDRAM和DDRSDRAM提供的雙邊接觸式存儲器模塊，PentiumIII之后高檔采用。FBDIMM（全緩沖雙邊接觸式存儲器模塊）2023/3/15存儲器模塊命令方法-11.SDRAM內(nèi)存模塊

PC

X

m–ab

c–dd

e–fgX為時鐘頻率（MHz）；m為模塊類型，U表示Unbuffered，R表示Registered，S表SODIMM；a為tCL（CAS反應(yīng)時間）；b為最小tRCD（從RAS到CAS的延時時間）；c為最小tRP（預(yù)充電所需的時間）；dd為tRC（最小行周期）；e/ee為JEDECSPD（電子元件工業(yè)聯(lián)合會，內(nèi)存標(biāo)準(zhǔn)的制定者）的版本；f為所參考的RawCard類型；g為模塊版本號。如:PC133R-333-542-B22023/3/15存儲器模塊命令方法-22.DDR內(nèi)存模塊

PCWWWW

m–aabc

d-efWWWW為帶寬（MB/S）；m為模塊類型，U表示Unbuffered，R表示Registered，S表SODIMM；aa為tCL（CAS反應(yīng)時間）；b為最小tRCD（從RAS到CAS的延時時間）；c為最小tRP（預(yù)充電所需的時間）；d為JEDECSPD版本；e為所參考的RawCard類型；f為模塊版本號。2023/3/15存儲器模塊命令方法-33.DDR2內(nèi)存模塊

PC2-WWWW

m–ab

c-dd-efWWWW為帶寬（MB/S）；m為模塊類型，U表示Unbuffered，R表示Registered，S表SODIMM；a為tCL（CAS反應(yīng)時間）；b為最小tRCD（從RAS到CAS的延時時間）；c為最小tRP（預(yù)充電所需的時間）；dd為JEDECSPD版本；e為所參考的RawCard類型；f為模塊版本號。如PC2–4300S–444-12-C1該DDR2帶寬4300MB/S,SODIMM型,CL=tRP=tRCD=4,1.2JEDECSPD版本,RawCardC版本12023/3/155.7.4高速緩沖存儲器CacheCache一般由兩部分組成：一部分存放由主存儲器來的數(shù)據(jù)，另一部分存放該數(shù)據(jù)所在主存儲器的地址，因此又把這一部分稱作目標(biāo)地址標(biāo)記存儲器，簡稱TAG存儲器。1．?dāng)?shù)據(jù)讀取方法Cache的數(shù)據(jù)讀取有三種方法：直接映射法（Directmapped）、N路集合相關(guān)法（N-waysetassociative）和完全相關(guān)法（Fullyassociative）。2．?dāng)?shù)據(jù)寫入方法通寫：寫時更改Cache內(nèi)容，且更改對應(yīng)地址主存中的內(nèi)容?；貙懀簩憰r僅更改Cache中的數(shù)據(jù)，速度快。

CPUCache

Cache控制器磁盤控制器DRAM控制器磁盤DRAM2023/3/15直接映射法含義：內(nèi)存中多個數(shù)據(jù)塊對應(yīng)于一個Cache塊，但一個數(shù)據(jù)塊只能放到Cache中一個固定的區(qū)域,也就是說,內(nèi)存中任何一塊，除非不把它放入Cache，否則就必須放在Cache中指定的塊內(nèi)。一旦放入一個內(nèi)存塊數(shù)據(jù),即使Cache塊有足夠的空間，也不能存放其它內(nèi)存塊的數(shù)據(jù)。優(yōu)點：當(dāng)硬件需要知道某一個內(nèi)存塊是否存在于Cache中時，只要檢查它映射的Cache塊即可，因此比較節(jié)省硬件成本。缺點：降低了Cache的使用率，也降低了整個內(nèi)存系統(tǒng)的性能。應(yīng)用范圍：由于成本低而廣泛應(yīng)用于外部Cache（主板上的二級Cache）。2023/3/15N路集合法（N路相關(guān)法）含義：把Cache分成N個部分，每一部分的大小可以放進(jìn)數(shù)個內(nèi)存塊，而內(nèi)存中每一塊都指定放在Cache中N個部分塊的其中一塊內(nèi)，只要這個內(nèi)存塊所映射Cache部分尚有剩余空間，就可以存放對應(yīng)內(nèi)存塊的數(shù)據(jù)，當(dāng)Cache的剩余空間都屬于不是要存取的內(nèi)存塊映射部分時，才無法直接將其放入Cache。優(yōu)點：Cache的使用率以及整個內(nèi)存系統(tǒng)的性能比直接映射法要好，一般來說，N越大，性能越佳。應(yīng)用范圍：多用于處理器內(nèi)部Cache。例如：80486：8K的內(nèi)部Cache采用2路集合相關(guān)法Pentium、PentiumPro：2路集合相關(guān)8K指令Cache和4路集合相關(guān)8K數(shù)據(jù)Cache。PentiumII和PentiumIII：采用2路集合相關(guān)16K指令Cache和4路集合相關(guān)16K數(shù)據(jù)Cache,二級Cache8路相關(guān)。P4

L1Cache4路相關(guān)，L2Cache8路相關(guān)2023/3/15完全相關(guān)法含義：任何一個內(nèi)存塊都可放到Cache中任何一個塊里。因此，只要Cache中有剩余空間，內(nèi)存塊即可存入Cache。優(yōu)點：采用完全相關(guān)法利用率最高。缺點：當(dāng)硬件需要知道某一個內(nèi)存塊是否存在于Cache時，就必須檢查所有的Cache塊，大大增加了硬件成本，因此這是最昂貴的一種方法。應(yīng)用范圍：一般應(yīng)用于更高性能微處理器內(nèi)部Cache(一級Cache)中。目前還沒有使用。2023/3/15虛擬存儲器（VirtualMemory）簡稱虛擬內(nèi)存，是在內(nèi)存不足的情況下，用硬盤的一部分空間模擬內(nèi)存的一種虛設(shè)內(nèi)存，并不是真正的內(nèi)存。但軟件可以將其當(dāng)成一般內(nèi)存使用，從使用角度看，除了速度比內(nèi)存慢外，其它與內(nèi)存沒有什么區(qū)別。5.7.4虛擬內(nèi)存2023/3/155.8CMOS/ROMBIOS/SHADOWRAM5.8.1CMOS

時鐘＋RAM1.本義：CMOSRAM（簡稱CMOS）是一種非揮發(fā)性隨機(jī)讀寫存儲器（NVRAM—NonvolatileRAM），又稱為互補(bǔ)金屬氧化物半導(dǎo)體（CMOS）存儲器。2.功能：存放系統(tǒng)的各種配置和設(shè)置信息。主要信息：系統(tǒng)日期和時間、系統(tǒng)安全特性、能源管理設(shè)置、存儲設(shè)備、鍵盤和鼠標(biāo)、I/O地址分配、視頻設(shè)置及其它可選特性等。2023/3/15對CMOSRAM操作詳見CMOS內(nèi)部地址分配CMOS在系統(tǒng)中占用兩個I/O地址70H：CMOS地址端口地址71H：CMOS數(shù)據(jù)端口地址CMOS讀寫兩步驟1.向70H寫CMOS地址2.對71H讀或?qū)憯?shù)據(jù)2023/3/15CMOS內(nèi)部地址2023/3/15CMOS讀寫實例根據(jù)讀寫步驟可用兩種方法操作1.用匯編語言寫小程序段(可嵌入其它程序中):需要定義段等,較麻繁。2.用DEBUG命令(DEBUG中十六進(jìn)制數(shù)不能加H)1)用DEBUG的匯編命令A(yù)（需運行） A命令