第二章單片機(jī)接口技術(shù)ppt

第二章單片機(jī)接口技術(shù)ppt第一頁，共四十九頁，2022年，8月28日1.教學(xué)內(nèi)容:MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)及其特性(片內(nèi)結(jié)構(gòu)、引腳功能及片外總線結(jié)構(gòu)、存儲(chǔ)器組織及擴(kuò)展、I/O結(jié)構(gòu)、中斷、時(shí)鐘和復(fù)位電路。2.教學(xué)重難點(diǎn)MCS-51單片機(jī)的引腳功能、存儲(chǔ)器組織及擴(kuò)展、I/O結(jié)構(gòu)、中斷3.課時(shí)84.作業(yè)習(xí)題2,3,4,7第二頁，共四十九頁，2022年，8月28日2.1MCS-51單片機(jī)主要性能特點(diǎn)MCS-51為8位高檔單片機(jī)系列,采用HMOS工藝,提高芯片集成度,性能有很好改善。特點(diǎn)：1）擴(kuò)大了ROM和RAM的容量2）具有布爾代數(shù)運(yùn)算能力3）具有32個(gè)雙向可被獨(dú)立尋址的I/O口4）具有5-6個(gè)中斷源，可分為兩個(gè)中斷優(yōu)先級(jí)5）具有豐富的指令系統(tǒng)6）具有全雙工傳輸信號(hào)UART的能力7）片內(nèi)具有時(shí)鐘振蕩電路8）可采用一次性燒寫的內(nèi)含ROM或可重復(fù)燒寫的EPROM

第三頁，共四十九頁，2022年，8月28日2.2MCS-51單片機(jī)內(nèi)部結(jié)構(gòu)表1.1第四頁，共四十九頁，2022年，8月28日2.2.1MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)時(shí)鐘電路CPUSFR和RAM并行端口ROM串行端口定時(shí)器/計(jì)數(shù)器中斷系統(tǒng)系統(tǒng)總線時(shí)鐘源P0P1P2P3TXDRXDT0T18051內(nèi)部結(jié)構(gòu)圖計(jì)數(shù)脈沖輸入第五頁，共四十九頁，2022年，8月28日2.2.2MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)介紹1.CPU(中央處理器)完成單片機(jī)的運(yùn)算和控制能力

運(yùn)算器控制器ALU、布爾處理器、ACC、寄存器B、暫存器TMP1，TMP2、PSW寄存器、十進(jìn)制調(diào)整電路定時(shí)控制邏輯、指令寄存器、譯碼器、信息傳輸控制部件第六頁，共四十九頁，2022年，8月28日2.2.2MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)介紹2.內(nèi)部存儲(chǔ)器程序存儲(chǔ)器ROM數(shù)據(jù)存儲(chǔ)器RAM

存放程序指令,常數(shù)和數(shù)據(jù)表格(只讀)存放數(shù)據(jù),分為內(nèi)部和外部數(shù)據(jù)存儲(chǔ)器(隨機(jī))單片機(jī)內(nèi)有256個(gè)RAM單元,作為寄存器被用戶使用的只有前128個(gè)單元,后128個(gè)被專用寄存器占用內(nèi)部RAM指的是前128單元第七頁，共四十九頁，2022年，8月28日2.2.2MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)介紹3.定時(shí)與中斷系統(tǒng)MCS-51單片機(jī)內(nèi)有兩個(gè)16位的定時(shí)器/計(jì)數(shù)器：實(shí)現(xiàn)定時(shí)和計(jì)數(shù)，并將其結(jié)果作為查詢和中斷的控制憑據(jù)；MCS-51單片機(jī)內(nèi)有5個(gè)中斷源(2個(gè)中斷優(yōu)先級(jí))2個(gè)外部中斷源2個(gè)定時(shí)器/計(jì)數(shù)器中斷源1個(gè)串行口中斷源

第八頁，共四十九頁，2022年，8月28日2.2.2MCS-51單片機(jī)的內(nèi)部結(jié)構(gòu)介紹4.并行I/O口4個(gè)8位的并行I/O口(P0P1P2P3)實(shí)現(xiàn)數(shù)據(jù)并行輸入輸出5.串行I/O口一個(gè)全雙工的串行口實(shí)現(xiàn)與外部的串行數(shù)據(jù)傳送6.時(shí)鐘電路為單片機(jī)產(chǎn)生時(shí)鐘脈沖序列,協(xié)調(diào)和控制單片機(jī)的工作.MCS-51單片機(jī)內(nèi)部有時(shí)鐘電路(但是需外接石英晶體振蕩器和微調(diào)電容)最高時(shí)鐘頻率為12MHZ第九頁，共四十九頁，2022年，8月28日2.3MCS-51單片機(jī)的引腳定義及功能1.單片機(jī)的引腳圖第十頁，共四十九頁，2022年，8月28日2.3MCS-51單片機(jī)的引腳定義及功能2.引腳說明：(1)P0口(32腳--39腳)有三種使用方法1)作為與外部傳送數(shù)據(jù)的8位數(shù)據(jù)總線(D0—D7)2)作為擴(kuò)展外部存儲(chǔ)器時(shí)的低8位地址總線(A0---A7)3)作為一般I/O口,需外接上拉電阻第十一頁，共四十九頁，2022年，8月28日2.3MCS-51單片機(jī)的引腳定義及功能(2)P1口(1腳--8腳)有兩種使用方法P1口是用戶專用8位準(zhǔn)雙向I/O口,具有通用輸入/輸出功能,每一位都能獨(dú)立地設(shè)定為輸入或輸出。80C52的P1.0和P1.1有特殊功能1引腳P1.0/T2定時(shí)器/計(jì)數(shù)器T2計(jì)數(shù)端輸入2引腳P1.1/T2T2的捕捉/重新加載的觸發(fā)輸入第十二頁，共四十九頁，2022年，8月28日2.3MCS-51單片機(jī)的引腳定義及功能(3)P2口(21腳--28腳)有兩種使用方法1)作為一般I/O口,不需外接上拉電阻2)作為擴(kuò)展外部存儲(chǔ)器時(shí)的高8位地址總線(A8---A15)(4)P3口(10腳--17腳)有兩種使用方法

1)作為一般I/O口,不需外接上拉電阻2)具有特殊功能見表1-1第十三頁，共四十九頁，2022年，8月28日2.3MCS-51單片機(jī)的引腳定義及功能表1.2第十四頁，共四十九頁，2022年，8月28日2.3MCS-51單片機(jī)的引腳定義及功能(5)Vcc（40腳）接+5V電源(6)Vss接地(7)XTAL1(19腳)XTAL2(18腳)接外部石英晶振的引腳,也可引入外部時(shí)鐘HMOS型XTAL1接地XTAL2接外部時(shí)鐘輸入端CHMOS型XTAL1接時(shí)鐘輸入端XTAL2懸空機(jī)器周期=12/石英晶振頻率(8)RST/VPD(9腳)復(fù)位信號(hào)引腳該引腳出現(xiàn)2個(gè)機(jī)器周期的高電平才可靠第十五頁，共四十九頁，2022年，8月28日2.3MCS-51單片機(jī)的引腳定義及功能(9)ALE/PROG（30腳）地址鎖存允許信號(hào)1）外接存儲(chǔ)器時(shí)，ALE的輸出用于鎖存地址的低8位，一般接鎖存器的EN端2）沒有外接存儲(chǔ)器時(shí)，ALE端可輸出脈沖信號(hào)，頻率為石英振蕩頻率的1/6，可為外部芯片提供輸出的時(shí)鐘，或用于定時(shí)3）燒寫EPROM時(shí)，作燒寫時(shí)鐘的輸入端（10）（29腳）外部程序存儲(chǔ)器的讀選通信號(hào)讀外部ROM時(shí)，低電平有效，每個(gè)機(jī)器周期動(dòng)作兩次，與外部ROM的OE腳相連讀外部RAM時(shí)，無輸出第十六頁，共四十九頁，2022年，8月28日2.3MCS-51單片機(jī)的引腳定義及功能（11）(31腳）訪問程序存儲(chǔ)器的控制信號(hào)接低電平時(shí)，對(duì)ROM的讀操作限定在外部程序存儲(chǔ)器接高電平時(shí)，對(duì)ROM的讀操作從內(nèi)部開始8751單片機(jī)燒寫內(nèi)部EPROM時(shí)，該腳輸入21V的燒寫電壓第十七頁，共四十九頁，2022年，8月28日2.4存儲(chǔ)器配置MCS-51單片機(jī)把程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器分開，具有各自的尋址系統(tǒng)和控制信號(hào)。1.內(nèi)部程序存儲(chǔ)器(ROM)存放程序和表格常數(shù)8051為4KB8052為8KB2.內(nèi)部數(shù)據(jù)存儲(chǔ)器(RAM)存放運(yùn)算過程中的數(shù)據(jù)8051/8031為128B8052/8032為256B3.外部程序存儲(chǔ)器(ROM)存放程序最大可擴(kuò)展為64KB(包括內(nèi)部ROM)4.外部數(shù)據(jù)存儲(chǔ)器(RAM)存放大量數(shù)據(jù)最大可擴(kuò)展為64KB(不包括內(nèi)部RAM)第十八頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器1.內(nèi)部數(shù)據(jù)存儲(chǔ)器片內(nèi)RAM為256字節(jié),地址范圍為00H~FFH,分為兩大部分:低128字節(jié)（00H~7FH）為真正的RAM區(qū);高128字節(jié)（80H~FFH）為特殊功能寄存器區(qū)SFR。間接尋址可直接尋址(SFR)00H80H7FHFFH80HFFH可直接(間接)尋址內(nèi)部數(shù)據(jù)存儲(chǔ)器空間分配第十九頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器在低128字節(jié)RAM中,00H~1FH共32單元是4個(gè)通用工作寄存器區(qū)。每一區(qū)有8個(gè)通用寄存器R0~R7。用戶RAM區(qū)00H07H20H1FH2FH30H7FHR7R6R5R4R3R2R1R0寄存器0組寄存器0,1,2,3組位尋址區(qū)內(nèi)部數(shù)據(jù)存儲(chǔ)器的結(jié)構(gòu)第二十頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器(1)用戶RAM區(qū)內(nèi)部數(shù)據(jù)存儲(chǔ)器的30H-7FH可在編程時(shí)暫存數(shù)據(jù),不作規(guī)定.(堆棧區(qū)也設(shè)在該區(qū))例:MOV30H,A;將累加器A中的內(nèi)容送入30H(2)位尋址區(qū)內(nèi)部數(shù)據(jù)存儲(chǔ)器的20H-2FH16個(gè)單元,128位,每位都有相應(yīng)位地址,位地址為00H-7FH不作位尋址時(shí),可作為一般RAM單元字節(jié)尋址位地址和字節(jié)地址都為00H-7FH注意區(qū)分位與字節(jié)地址

第二十一頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器表1.4第二十二頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器(3)寄存器組

內(nèi)部數(shù)據(jù)存儲(chǔ)器的00H-1FH(32單元)4個(gè)通用工作寄存器組,每組有8個(gè)寄存器R0—R7存放操作數(shù)和中間結(jié)果(由PSW中的RS1和RS2位來控制使用哪一組)RS1RS0當(dāng)前寄存器組R0-R7的地址00000H-07H01108H-0FH10210H-17H11318H-1FH表1.5第二十三頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器寄存器與RAM地址對(duì)照表第二十四頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器2.專用寄存器(特殊功能寄存器)80H-FFH

用來設(shè)置片內(nèi)電路的運(yùn)行方式,記錄電路的運(yùn)行狀態(tài),并表明有關(guān)標(biāo)志51系列有21個(gè)52系列有26個(gè),只占了空間的一小部分但是其他空間還是不能進(jìn)行讀,寫操作.其中有11個(gè)不僅可進(jìn)行字節(jié)尋址,還能進(jìn)行位尋址(字節(jié)地址末位為0或8)第二十五頁，共四十九頁，2022年，8月28日表1.7第二十六頁，共四十九頁，2022年，8月28日寄存器符號(hào)字節(jié)地址BF0H位地址F0F1F2F3F4F5F6F7B7B6B5B4B3B2B1B0AE0HE7E6E5E4E3E2E1E0A7A6A5A4A3A2A1A0PSWD7D6D5D4D3D2D1D0CYACF0RS1RS0OVPD0H第二十七頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器第二十八頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器第二十九頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器第三十頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器(1)B寄存器,常用于乘除法運(yùn)算乘法時(shí):B是乘數(shù),結(jié)果高8位存在B中除法時(shí):B放除數(shù),結(jié)果的余數(shù)放在B中(2)累加器ACC,可以按位尋址,可存放運(yùn)算結(jié)果和操作數(shù)(3)程序狀態(tài)字PSW存放程序運(yùn)行的狀態(tài)信息,可按位尋址,其中PSW.1為保留位位76543210PSWCYACF0RS1RS0OVP第三十一頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器(4)定時(shí)器2寄存器(5)IP寄存器(6)IE寄存器(7)SCON寄存器(8)SBUF寄存器(9)定時(shí)器0和定時(shí)器1寄存器(10)P0-P3端口寄存器(11)堆棧指針寄存器(12)數(shù)據(jù)指針(DPTR)寄存器第三十二頁，共四十九頁，2022年，8月28日2.4.1內(nèi)部數(shù)據(jù)存儲(chǔ)器及專用寄存器3.程序計(jì)數(shù)器(PC)

PC中存儲(chǔ)的是將要執(zhí)行的指令地址,是一個(gè)16位計(jì)數(shù)器,可尋址范圍是0000H~0FFFFH共64KBPC沒有地址,是不能尋址的,程序中的每條指令存放在ROM區(qū)的某一單元,并都有自己的存放地址。CPU要執(zhí)行哪條指令時(shí),就把該條指令所在的單元的地址送上地址總線。在順序執(zhí)行程序中,當(dāng)PC的內(nèi)容被送到地址總線后,會(huì)自動(dòng)加1,即(PC)←(PC)+1,又指向CPU下一條要執(zhí)行的指令地址在轉(zhuǎn)移,調(diào)用和返回的指令中,PC的值會(huì)改變PC是一個(gè)特殊的寄存器,不占內(nèi)部RAM單元,在物理上是獨(dú)立的.

第三十三頁，共四十九頁，2022年，8月28日2.4.1外部數(shù)據(jù)存儲(chǔ)器

外部數(shù)據(jù)存儲(chǔ)器一般由靜態(tài)RAM構(gòu)成，其容量大小由用戶根據(jù)需要而定,最大可擴(kuò)展到64KBRAM,地址是0000H~0FFFFH。外部RAM和擴(kuò)展的I/O接口是統(tǒng)一編址的,所有的外擴(kuò)I/O口都要占用64KB中的地址單元。1)CPU通過MOVX指令訪問外部數(shù)據(jù)存儲(chǔ)器,用間接尋址方式,R0、R1和DPTR都可作間接寄存器,當(dāng)用RO或R1作寄存器間接尋址時(shí)，由P2端口提供高8位地址，R0或R1提供低8位地址。2)單片機(jī)擴(kuò)展外部數(shù)據(jù)存儲(chǔ)器時(shí),利用 P0口加鎖存器作為低8位地址線,P2口作為高8位地址線(0---64KB)(見圖)第三十四頁，共四十九頁，2022年，8月28日2.4.1外部數(shù)據(jù)存儲(chǔ)器例1:MOVXA,@DPTR;讀外部RAM中的數(shù)據(jù)例2：MOVP2，#20H；立即數(shù)20HMOVR0，#30H；立即數(shù)30HP2R0MOVX@R0,A;A外部數(shù)據(jù)RAM中2030H單元第三十五頁，共四十九頁，2022年，8月28日第三十六頁，共四十九頁，2022年，8月28日2.4.2程序存儲(chǔ)器

對(duì)于8051來說,程序存儲(chǔ)器（ROM）的內(nèi)部地址為0000H~0FFFH,共4KB;外部地址為1000H~FFFFH,共60KB。當(dāng)程序計(jì)數(shù)器由內(nèi)部0FFFH執(zhí)行到外部1000H時(shí),會(huì)自動(dòng)跳轉(zhuǎn)。對(duì)于8751來說,內(nèi)部有4KB的EPROM,將它作為內(nèi)部程序存儲(chǔ)器8031內(nèi)部無程序存儲(chǔ)器,必須外接程序存儲(chǔ)器

=1時(shí),單片機(jī)讀內(nèi)部ROM,若超出范圍,CPU自動(dòng)讀外部ROM=0時(shí),CPU完全讀取外部ROM當(dāng)讀取外部ROM時(shí),變?yōu)榈碗娖疆?dāng)讀取內(nèi)部ROM時(shí),保持為高電平第三十七頁，共四十九頁，2022年，8月28日2.5單片機(jī)的復(fù)位電路與時(shí)鐘電路2.5.1單片機(jī)的復(fù)位電路單片機(jī)工作時(shí),上電前要復(fù)位,發(fā)生故障后要復(fù)位復(fù)位必須要準(zhǔn)確可靠1.復(fù)位條件時(shí)鐘電路開始工作后,必須在單片機(jī)的RESET端(9腳)至少維持兩個(gè)機(jī)器周期以上的高電平(PC=0000H,程序從0000H開始執(zhí)行)若RESET端持續(xù)為高電平,單片機(jī)處于循環(huán)復(fù)位狀態(tài)例:若時(shí)鐘周期為12MHZ,機(jī)器周期為12/12MHZ=1單片機(jī)的RESET端需維持2以上的時(shí)間的高電平就能進(jìn)入復(fù)位狀態(tài)第三十八頁，共四十九頁，2022年，8月28日2.5單片機(jī)的復(fù)位電路與時(shí)鐘電路2.復(fù)位后的狀態(tài)復(fù)位使單片機(jī)進(jìn)入初始化狀態(tài),片內(nèi)低128B的內(nèi)容不變,SFR的值被初始化.見表1.3注意:1)復(fù)位期間,ALE

和為高電平(不取址)2)SP的值在初始化中,要重新設(shè)定,一般置為用戶RAM區(qū)的地址3)P0-P3的值為0FFH,將這些端口作為輸入端口做準(zhǔn)備4)其余各寄存器在使用時(shí)要先賦值第三十九頁，共四十九頁，2022年，8月28日2.5單片機(jī)的復(fù)位電路與時(shí)鐘電路3.復(fù)位電路有兩種:上電復(fù)位電路和手動(dòng)復(fù)位電路上電復(fù)位電路:通過接通電源的一瞬間所產(chǎn)生的一個(gè)脈沖來提供復(fù)位所需的高電平手動(dòng)復(fù)位電路：按RESET鍵時(shí)，電路接通，復(fù)位端產(chǎn)生一個(gè)高電平第四十頁，共四十九頁，2022年，8月28日寄存器寄存器復(fù)位后內(nèi)容ACC00000000B00000000SP00000111PSW00000000IP×××00000IE0××00000TMOD00000000TCON00000000P0/P1/P2/P311111111第四十一頁，共四十九頁，2022年，8月28日2.5.2單片機(jī)的時(shí)鐘電路單片機(jī)的各項(xiàng)工作都是在時(shí)鐘信號(hào)的控制下協(xié)調(diào)進(jìn)行的時(shí)鐘電路為單片機(jī)提供一個(gè)時(shí)鐘信號(hào),有內(nèi)部時(shí)鐘方式和外部時(shí)鐘方式1)工作于內(nèi)部時(shí)鐘方式時(shí),XTAL1和XTAL2之間跨接晶振和兩個(gè)微調(diào)電容,與內(nèi)部振蕩電路構(gòu)成穩(wěn)定的自激振蕩器,XTAL2引腳上輸出一個(gè)3V左右的正弦波2)工作于外部時(shí)鐘方式時(shí),注意引腳的接法振蕩信號(hào)進(jìn)入內(nèi)部時(shí)鐘電路后,要對(duì)其進(jìn)行二分頻,并向CPU提供兩個(gè)時(shí)鐘信號(hào)P1和P2第四十二頁，共四十九頁，2022年，8月28日2.5.3單片機(jī)的CPU時(shí)序所謂時(shí)序就是CPU總線信號(hào)在時(shí)間上的順序關(guān)系。CPU控制器實(shí)際上是復(fù)雜的同步時(shí)序電路，所有的工作都是在時(shí)鐘信號(hào)的控制下進(jìn)行的。每執(zhí)行一條指令，CPU控制器都要發(fā)出一系列特定的控制信號(hào)，這些控制信號(hào)在時(shí)間上的相互關(guān)系就是CPU的時(shí)序。一個(gè)單片機(jī)系統(tǒng)要想正常工作，除了要做到電平匹配、功率匹配外，還要做到時(shí)序匹配.第四十三頁，共四十九頁，2022年，8月28日2.5.3單片機(jī)的CPU時(shí)序1.振蕩周期:也稱節(jié)拍P,是指為單片機(jī)提供時(shí)鐘脈沖信號(hào)的振蕩源的周期。2.時(shí)鐘周期:也稱狀態(tài)周期S,每個(gè)狀態(tài)周期為振蕩周期的2倍,是振蕩周期經(jīng)二分頻后得到的。前半個(gè)周期為P1,用于完成算術(shù)和邏輯運(yùn)算;后半個(gè)周期為P2,完成傳送指令3.機(jī)器周期:一個(gè)機(jī)器周期包含6個(gè)狀態(tài)周期S1~S6,也就是12個(gè)振蕩周期。在一個(gè)機(jī)器周期內(nèi),CPU可以完成一個(gè)獨(dú)立的操作。4.指令周期:它是指CPU完成一條操作所需的全部時(shí)間。每條指令執(zhí)行時(shí)間都是有一個(gè)或幾個(gè)機(jī)器周期組成。MCS-51系統(tǒng)中,有單周期指令、雙周期指令和四周期指令,如下圖第四十四頁，共四十九頁，2022年，8月28日第四十五頁，共四十九頁，2022年，8月28日2.6并行I/O口MCS-51共有32條并行雙向I/O口線，分成4個(gè)I/O端口：P0P1P2P3每個(gè)端口都由數(shù)據(jù)輸入緩沖器、數(shù)據(jù)輸出驅(qū)動(dòng)和鎖存器組成