數(shù)字電路組合邏輯電路

言宜慢,心宜善1.1數(shù)字電路及分類根據(jù)邏輯學(xué)有關(guān)知識(shí),確定組合邏輯電路概念。1）回憶:《第1章邏輯學(xué)》主要講述了邏輯問(wèn)題（5分）,邏輯數(shù)據(jù)表示（10分）,邏輯代數(shù)三部分內(nèi)容（20分）,而邏輯代數(shù)主要研究輸入變量（邏輯條件）與輸出變量（邏輯結(jié)果）之間地邏輯關(guān)系—函數(shù),學(xué)習(xí)了其表示方法,定律,規(guī)則及化簡(jiǎn)方法。在邏輯函數(shù)地表示方法,邏輯圖表示法是最極其重要地表示方法?！兜?章》講述了電路地邏輯實(shí)現(xiàn),電路是以元件為單位設(shè)計(jì)出來(lái)地,邏輯圖是以邏輯符號(hào)為單元繪制而成,元件可以用邏輯符號(hào)表示,從而電路可以表示為邏輯圖,反之,可以把電路問(wèn)題轉(zhuǎn)化為邏輯問(wèn)題,求出邏輯函數(shù),繪制邏輯圖,再把邏輯圖轉(zhuǎn)化為電路（10分）,如下圖。2）數(shù)字電路與數(shù)字系統(tǒng)根據(jù)前面所述,提出數(shù)字電路地概念。數(shù)字電路是指以邏輯門為核心元件,以分立元件為輔助元件,根據(jù)設(shè)計(jì)電路所得元件引腳地連接關(guān)系組合而成地電路。邏輯門地輸入輸出引腳承載地物理量是穩(wěn)定地電壓,只有高,低兩種電平,在邏輯上認(rèn)為實(shí)現(xiàn)了1,0數(shù)字地傳遞。核心電路組合后,我們主要針對(duì)電路（函數(shù)）輸入引腳與輸出引腳進(jìn)行研究,研究其數(shù)據(jù)傳遞地邏輯規(guī)律,從而將電路研究與邏輯研究相聯(lián)系,構(gòu)建研究電路地體系。除了數(shù)字電路外,主要以分立元件設(shè)計(jì)地電路稱為模擬電路。模擬電路傳遞地信號(hào)為模擬信號(hào),是隨著元件邏輯符號(hào)實(shí)際電路邏輯圖連接關(guān)系1.1數(shù)字電路提出及分類時(shí)間連續(xù)變化地信號(hào),例如速度,壓力,溫度,聲音等,其采用時(shí)間函數(shù)表示幅值。模擬電路無(wú)法可控地表示電路地?cái)?shù)據(jù),由電路本身特性引發(fā),無(wú)直觀表示性,也容易受到外界環(huán)境干擾。而數(shù)字電路正好克服了這個(gè)缺點(diǎn)。能夠?qū)崿F(xiàn)特定功能與控制過(guò)程地?cái)?shù)字電路稱為數(shù)字系統(tǒng)。對(duì)于一個(gè)數(shù)字系統(tǒng),應(yīng)該具有電源電路,輸入設(shè)備,輸出設(shè)備,被控制設(shè)備,數(shù)字核心電路等。最典型地?cái)?shù)字系統(tǒng)是計(jì)算機(jī)系統(tǒng),以及計(jì)算可以控制地電路系統(tǒng)。（3）數(shù)字電路分類邏輯門元件按照其工作原理不同可分為組合邏輯元件與時(shí)序邏輯元件,組合邏輯元件實(shí)現(xiàn)了某一具體地邏輯功能,如與門;而時(shí)序邏輯元件具有保存,反饋,傳遞數(shù)據(jù)地作用,因而具有一定地時(shí)間概念。這種元件在時(shí)鐘脈沖（暫時(shí)不了解,下一章講解）地作用下,可以實(shí)現(xiàn)數(shù)據(jù)地保存,更替,傳遞,這種元件稱為觸發(fā)器,如JK觸發(fā)器74HC73。數(shù)字電路按照組成邏輯門元件地不同,可分為組合邏輯電路與時(shí)序邏輯電路。組合邏輯電路是由邏輯門組成地?zé)o反饋地單方向性電路,是根據(jù)具有二值條件地輸入與邏輯關(guān)系,分析設(shè)計(jì)實(shí)現(xiàn)地具有一定功能地輸出電路。電路僅僅實(shí)現(xiàn)某種功能,沒(méi)有保存記憶地功能。而時(shí)序電路是以脈沖高低電平地重復(fù)變化為前提,在某個(gè)變化實(shí)現(xiàn)某一邏輯功能,邏輯功能實(shí)現(xiàn)地結(jié)果可以保存,傳遞與反饋（下一脈沖）1.1數(shù)字電路提出及分類所以,時(shí)序邏輯電路是以記憶元件—觸發(fā)器與組合邏輯門一起組合設(shè)計(jì)而成,數(shù)據(jù)能夠?qū)崿F(xiàn)保存,反饋與傳輸?shù)仉娐?。（詳?xì)講解參看第4,5章）（4）組合邏輯電路地邏輯表示（圖）根據(jù)數(shù)字電路地定義,設(shè)n個(gè)具有二值條件地輸入為I0~In-1,m個(gè)輸出為Y0~Ym-1,每個(gè)輸出對(duì)應(yīng)地邏輯關(guān)系為f0~fm-1,其邏輯圖如圖所示。則組合邏輯電路地表達(dá)式為:輸出函數(shù)可以是一個(gè),也可以是多個(gè)。

1.2組合邏輯電路分析邏輯代數(shù)主要是針對(duì)組合邏輯電路地邏輯函數(shù)進(jìn)行表示與化簡(jiǎn),邏輯代數(shù)也具有定律與相應(yīng)地規(guī)則。對(duì)于已經(jīng)設(shè)計(jì)地電路,在不知電路地邏輯功能地前提下,可以將電路元件轉(zhuǎn)化為邏輯符號(hào),將電路轉(zhuǎn)換為邏輯圖,針對(duì)邏輯圖進(jìn)行電路功能地分析。并不是所有邏輯電路都能夠轉(zhuǎn)化為邏輯函數(shù),對(duì)于集成度高地電路,要根據(jù)設(shè)計(jì)要求與使用情況進(jìn)行電路功能地分析;而對(duì)于能夠轉(zhuǎn)化為邏輯函數(shù)地組合電路,我們可以將邏輯圖轉(zhuǎn)換為邏輯表達(dá)式,真值表,波形圖3種方法,從而找出電路所能實(shí)現(xiàn)地特定功能。本節(jié)講解地主要是能夠轉(zhuǎn)化為邏輯函數(shù)地組合邏輯電路功能分析。1）組合電路分析概念根據(jù)給出地組合邏輯電路,找出輸入輸出變量之間地邏輯關(guān)系表達(dá)式及輸入輸出數(shù)據(jù)變化情況,確定組合邏輯電路地實(shí)現(xiàn)地特定功能,這就是組合邏輯電路分析。邏輯電路功能分析包括邏輯功能分析與應(yīng)用性功能分析,邏輯功能分析是根據(jù)輸入變量地取值組合確定輸出變量是否成立,也就是說(shuō),輸入變量取什么組合地值,才能使輸出成立;而應(yīng)用性功能分析則是在邏輯功能分析地基礎(chǔ)上,與實(shí)際應(yīng)用過(guò)程相結(jié)合,分析生活實(shí)際意義地功能。2）功能分析方法（1）針對(duì)邏輯函數(shù)分析,通過(guò)觀察邏輯函數(shù)地輸入表達(dá)式,找出所有輸入變量符合何種取值原則時(shí),輸出變量結(jié)果。例,Y=AB,通過(guò)表達(dá)式我們知道實(shí)現(xiàn)了與運(yùn)算地邏輯功能,或者是認(rèn)為只有AB同時(shí)為11時(shí),輸出才成立。那么Y=AB+AC邏輯功能？1.2組合邏輯電路分析（2）針對(duì)真值表分析真值表是把所有可能地輸入取值組合與對(duì)應(yīng)輸出一一進(jìn)行列舉地二維表格,數(shù)據(jù)采用列舉法,具有全面性地特點(diǎn),我們?cè)谡嬷当韺?duì)數(shù)據(jù)逐組進(jìn)行觀察,尋找所有輸入變量采用何種數(shù)值得有效輸出地變化規(guī)律,這就是要分析地邏輯功能。觀察右側(cè)地表格,我們發(fā)現(xiàn),以只有Y=1成立地有效取值組合進(jìn)行分析,A,B同時(shí)取值為零時(shí),輸出為1,這就是電路地邏輯功能,但說(shuō)法不是很明確?？梢园堰@些取值組合地每一項(xiàng)可以看做一個(gè)與項(xiàng),每項(xiàng)之間為或地關(guān)系,這里有效取值組合只有AB=00一項(xiàng),則,根據(jù)摩根定律,,所以說(shuō)電路實(shí)現(xiàn)了或非功能,這種功能分析比較準(zhǔn)確。另一種分析方法是反函數(shù)分析法,把真值表無(wú)效地最小項(xiàng)作為有效項(xiàng)進(jìn)行分析,然后反向闡述邏輯功能,即為真值表所表示地電路地功能。針對(duì)上述真值表,反函數(shù)地功能是:A,B至少有一個(gè)條件滿足,結(jié)果才成立。這句話正好是或運(yùn)算地定義,則或運(yùn)算地反函數(shù)是或非運(yùn)算。逆向分析法地結(jié)果是相當(dāng)?shù)?。?）針對(duì)波形圖分析（時(shí)序電路）波形圖是指將真值表地每一組取值以等寬1,0取值地圖形模式,其采用地是自左而右地?cái)?shù)據(jù)圖形排列方法。上述真值表轉(zhuǎn)化地波形圖如右所示。采用這種方法進(jìn)行組合電路分析與真值表形式相同,可以用其進(jìn)行電路結(jié)果仿真,在實(shí)驗(yàn)與理論相比較,確定實(shí)驗(yàn)結(jié)果地準(zhǔn)確性。在時(shí)序電路,根據(jù)波形圖體現(xiàn)地隨時(shí)間數(shù)據(jù)變化地規(guī)律,就能找到時(shí)序電路地邏輯功能,但在組合電路里,轉(zhuǎn)化為真值表方法分析電路功能會(huì)更好。ABY0010101001101.2組合邏輯電路分析3）組合電路分析步驟要分析邏輯電路功能,就要得到電路地邏輯圖,轉(zhuǎn)變?yōu)楹瘮?shù),真值表或波形圖,然后按照前面所述去分析其功能。（1）根據(jù)邏輯門組成地電路,確定輸入輸出變量,從輸入端開始,逐級(jí)寫出每個(gè)邏輯門地邏輯表達(dá)式,直到寫出所有輸出表達(dá)式為止。然后利用化簡(jiǎn)邏輯函數(shù)地方法對(duì)函數(shù)進(jìn)行化簡(jiǎn),得到最簡(jiǎn)化地表達(dá)式。（2）根據(jù)邏輯表達(dá)式列出真值表,根據(jù)真值表分析邏輯功能（3）根據(jù)表達(dá)式與真值表分析電路地功能確定最后地電路功能,與實(shí)踐相聯(lián)系,確定應(yīng)用性功能。該電路實(shí)現(xiàn)了或非門地功能。（4）觀察圖形,分析電路可能存在地問(wèn)題實(shí)例1分析如圖所示電路,要求:（1）列出邏輯表達(dá)式（2）列真值表（3）分析邏輯功能（4）電路使用了幾個(gè)芯片,哪里不合理？說(shuō)明原因。1.2組合邏輯電路分析4）電路分析舉例,寫出詳細(xì)地分析步驟,符合邏輯性地實(shí)例2分析如圖所示邏輯電路功能（1）列邏輯表達(dá)式并化簡(jiǎn)（2）列真值表（3）分析邏輯功能2.1組合邏輯電路設(shè)計(jì)概念1）組合邏輯電路設(shè)計(jì)是邏輯代數(shù)表示地體現(xiàn)過(guò)程數(shù)字電路是以分立元件與邏輯門元件為單元,根據(jù)邏輯連接關(guān)系在元件引腳之間連接導(dǎo)線而成地電路。將元件表示為邏輯符號(hào),可以將電路轉(zhuǎn)化為邏輯圖,可以對(duì)電路進(jìn)行功能分析。反之,如果我們要把邏輯問(wèn)題轉(zhuǎn)化為電路,則只要能將邏輯問(wèn)題轉(zhuǎn)化為邏輯圖,即可用邏輯元件代替邏輯符號(hào),從而轉(zhuǎn)化為實(shí)物電路板。而要得到邏輯圖,就要利用邏輯代數(shù)地表示方法,將邏輯問(wèn)題表示出來(lái),然后利用定律或卡諾圖化簡(jiǎn),得到最簡(jiǎn)邏輯表達(dá)式,最后繪制出邏輯圖。所以說(shuō),數(shù)字電路設(shè)計(jì)地過(guò)程是邏輯問(wèn)題邏輯圖實(shí)現(xiàn)地過(guò)程,是邏輯代數(shù)多種表示方法綜合表示與設(shè)計(jì)地過(guò)程。2）數(shù)字電路地設(shè)計(jì)地實(shí)物實(shí)現(xiàn)對(duì)于真正地?cái)?shù)字電路,是以電路元件通過(guò)導(dǎo)線連接而成。我們可以以手工方式在元件引腳之間進(jìn)行導(dǎo)線地連接。這在第2章我們已經(jīng)研究過(guò)。但是,這種方式僅僅能用來(lái)研究電路地連接關(guān)系與連接方式,對(duì)于一個(gè)數(shù)字系統(tǒng)地開發(fā)而言,我們需要解決許多問(wèn)題？（1）需要為元件制作一定地載體,便于將元件進(jìn)行位置固定;（2）需要在元件引腳間連接金屬導(dǎo)線,而且元件地引腳需要與導(dǎo)線形成能夠?qū)щ娀芈?。為了解決上述問(wèn)題,我們選擇解決地問(wèn)題是:（1）選擇什么樣地載體,便于固定元件且導(dǎo)線導(dǎo)電互不干擾（它需要便于固定元件與導(dǎo)線之間進(jìn)行絕緣）（2）使用什么樣地導(dǎo)線？因?yàn)樗芰习迨墙^緣地,我們只要把導(dǎo)線覆蓋于塑料板上即可,采用了覆銅技術(shù)。2.1組合邏輯電路設(shè)計(jì)概念2）數(shù)字電路地設(shè)計(jì)地實(shí)物實(shí)現(xiàn)（3）其它問(wèn)題:在覆銅時(shí),沒(méi)有導(dǎo)線地塑料板區(qū)域如何處理？（4）如何固定每個(gè)引腳時(shí)？設(shè)計(jì)焊盤,在工藝上使用鋼網(wǎng)實(shí)現(xiàn)（了解即可）那么焊盤如何設(shè)計(jì)？元件按照引腳形狀分為插針引腳與貼片引腳。每個(gè)元件都有一定數(shù)量地引腳,引腳有引腳直徑,引腳間距,所有引腳最適合范圍3個(gè)參數(shù)。插針元件引腳可以看做是圓柱形地金屬導(dǎo)體,因而它有一定地低面直徑,我們通過(guò)挖一個(gè)過(guò)孔（比直徑略大,標(biāo)準(zhǔn)元件大0.1~0.3mm）,然后在塑料板上下孔架設(shè)"工"字型金屬圓形通道,可以用焊錫將引腳進(jìn)行固定,工字型上下版面部分都為圓形金屬環(huán),標(biāo)準(zhǔn)元件圓環(huán)直徑比過(guò)孔大0.6~1mm,這個(gè)工字型圓筒就稱為焊盤,而貼片元件引腳地焊盤則是在塑料板上固定一塊與引腳銅片相同大小地金屬片即可。一個(gè)元件地所有引腳地焊盤位置要根據(jù)它們之間地間距確定。除了焊盤設(shè)計(jì)外,還要為元件設(shè)計(jì)一定范圍,這個(gè)范圍盡量不要超過(guò)元件自身地范圍大小,可以稍微大一些,但不能過(guò)大。這樣,一個(gè)元件地所有焊盤與范圍可以用繪圖方式獲得,該圖形稱為一個(gè)封裝,這樣將塑料板上地實(shí)物轉(zhuǎn)化為等價(jià)地圖形,可以將實(shí)物設(shè)計(jì)轉(zhuǎn)化為電路板設(shè)計(jì)。3）組合邏輯電路設(shè)計(jì)概念組合邏輯電路地設(shè)計(jì),就是根據(jù)給定地邏輯問(wèn)題或邏輯電路地設(shè)計(jì)要求,使用邏輯代數(shù)地使表示方法,設(shè)計(jì)出最佳（或最簡(jiǎn)）地組合電路。以邏輯門作為電路設(shè)計(jì)地基本單元,其最佳地意義是,所用門地?cái)?shù)目要最少,而且各門輸入端地?cái)?shù)目與電路地級(jí)數(shù)也要最少,性價(jià)比最高。2.2組合邏輯電路設(shè)計(jì)步驟（1）組合邏輯電路設(shè)計(jì)如何設(shè)計(jì)呢？數(shù)字電路設(shè)計(jì)地目地是為了根據(jù)邏輯問(wèn)題得到邏輯圖,邏輯圖實(shí)根據(jù)最簡(jiǎn)表達(dá)式繪制出來(lái)地,邏輯表達(dá)式可以通過(guò)卡諾圖化簡(jiǎn)獲得,卡諾圖地填充地來(lái)源是?主要是真值表。（2）數(shù)字電路地設(shè)計(jì)地步驟（1）首先對(duì)實(shí)際問(wèn)題進(jìn)行分析,定義輸入輸出變量,確定輸入輸出變量之間地邏輯關(guān)系。在分析過(guò)程,我們可以采用文字描述,流程圖描述確定輸入變量,輸出變量與它們之間地邏輯關(guān)系。而邏輯關(guān)系就是由輸入變量地取值作為條件得到輸出變量地取值,在輸入輸出變量之間建立地聯(lián)系。（2）根據(jù)（1）分析出地邏輯關(guān)系,列出真值表。（3）利用卡諾圖或公式法化簡(jiǎn),求出最簡(jiǎn)表達(dá)式或級(jí)數(shù)最少表達(dá)式。（4）繪制邏輯圖。（5）將邏輯圖轉(zhuǎn)換為PCB圖。（實(shí)驗(yàn)課實(shí)現(xiàn)）（6）廠家印制電路板,然后將元件進(jìn)行焊接。（工藝流程）2.3組合邏輯電路設(shè)計(jì)實(shí)例實(shí)例1某建筑走廊有三個(gè)出入口,分別位于走廊地兩頭與間,每個(gè)出入口都有一個(gè)開關(guān)控制走廊照明燈。設(shè)計(jì)一邏輯電路實(shí)現(xiàn)對(duì)照明燈地控制。實(shí)例2用紅,黃,綠三個(gè)指示燈表示三臺(tái)設(shè)備地工作情況:綠燈亮表示全部正常;黃燈亮表示有一臺(tái)不正常;紅,黃燈亮表示有兩臺(tái)不正常;紅燈全亮表示三臺(tái)都不正常。設(shè)計(jì)控制電路實(shí)現(xiàn)該過(guò)程。實(shí)驗(yàn)3有兩臺(tái)抽水機(jī)L1與L2向水池內(nèi)加水,水池自上而下有三個(gè)點(diǎn)A,B,C,當(dāng)水位在C以下時(shí),L1,L2同時(shí)注水;在B與C之間時(shí),L1注水;在B與A之間時(shí),L2注水;達(dá)到A點(diǎn),停止注水。設(shè)計(jì)控制兩臺(tái)電機(jī)注水地電路。2.3組合邏輯電路設(shè)計(jì)實(shí)例實(shí)例4類有A,B,AB,O四種血型。設(shè)計(jì)血型配比器,判斷輸血者與受血者地血型是否匹配。實(shí)例5設(shè)計(jì)代碼轉(zhuǎn)換器電路,將4位自然順序碼轉(zhuǎn)換為4位格雷碼。實(shí)驗(yàn)6將與,或,非表示地邏輯函數(shù)轉(zhuǎn)換為僅用與非門表示地邏輯表達(dá)式。實(shí)驗(yàn)7設(shè)計(jì)一個(gè)比較兩個(gè)兩位二進(jìn)制數(shù)是否大于地電路。實(shí)驗(yàn)8有如下四種邏輯運(yùn)算,用控制方式設(shè)計(jì)實(shí)現(xiàn)四種邏輯運(yùn)算地電路。2.3組合邏輯電路設(shè)計(jì)實(shí)例實(shí)例9已知輸入信號(hào)A,B,C,D地波形如圖所示,選擇適當(dāng)?shù)丶蛇壿嬮T電路,設(shè)計(jì)產(chǎn)生輸出F波形地組合電路（輸入無(wú)反變量）。3.0概念提出與舉例（1）競(jìng)爭(zhēng)與冒險(xiǎn)都得形成:考慮輸入不同時(shí)間到達(dá)元件地輸入端,可能造成毛刺地出現(xiàn),形成地現(xiàn)象稱為競(jìng)爭(zhēng)與冒險(xiǎn)。（2）簡(jiǎn)單地實(shí)例:圖1是一個(gè)兩級(jí)或非門組成地組合電路,我們通過(guò)它來(lái)分析毛刺產(chǎn)生地過(guò)程。電路表達(dá)式為:,設(shè)B=0,理想情況下,無(wú)論A怎么變化,F=0;實(shí)際情況下:輸入信號(hào)每通過(guò)一級(jí)門電路都需要一定地延遲時(shí)間tpd。當(dāng)A由1→0,考慮G1門延遲時(shí)間,在G2門地2個(gè)輸入端出現(xiàn)了均為0地短暫時(shí)刻,使G2門輸出產(chǎn)生了不應(yīng)有地窄脈沖,這個(gè)窄脈沖稱為毛刺,其輸入輸出變化如圖2所示。圖1圖23.1冒險(xiǎn)分類與產(chǎn)生原因1．分類從電路波形圖來(lái)看,冒險(xiǎn)可以分為靜態(tài)冒險(xiǎn)與動(dòng)態(tài)冒險(xiǎn)。（1）靜態(tài)冒險(xiǎn)產(chǎn)生輸入信號(hào)變化前,后,輸出地穩(wěn)態(tài)值是一樣地,只有輸入信號(hào)發(fā)生變化時(shí),輸出才產(chǎn)生毛刺。（2）動(dòng)態(tài)冒險(xiǎn)產(chǎn)生輸入信號(hào)變化前,后,輸出地穩(wěn)態(tài)值是不一樣地,并在邊沿處產(chǎn)生毛刺。動(dòng)態(tài)冒險(xiǎn)往往是由靜態(tài)冒險(xiǎn)造成地。2．引起冒險(xiǎn)地原因:函數(shù)冒險(xiǎn)與功能冒險(xiǎn)（1）函數(shù)冒險(xiǎn)觀察F=A+B地或門電路兩種狀態(tài)地轉(zhuǎn)換。狀態(tài)1:當(dāng)A=0,B=1時(shí),F=1;狀態(tài)2:當(dāng)A=1,B=0時(shí),F=1。在動(dòng)態(tài)條件下,A由1→0,早于B由0→1地變化,即A先到達(dá)或門輸入端并與變化前地B相加,經(jīng)或門傳輸延遲時(shí)間tpd后,到達(dá)F,使F=0。輸出出現(xiàn)偏1冒險(xiǎn),如圖1所示。這種冒險(xiǎn)通過(guò)改變電路結(jié)構(gòu)是不能消除地,避免冒險(xiǎn)地方法是,同一時(shí)刻只允許單個(gè)輸入變量變化。3.1冒險(xiǎn)分類與產(chǎn)生原因（2）功能冒險(xiǎn)分析如圖1所示地電路地競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象。電路表達(dá)式為:,其卡諾圖如圖2所示。當(dāng)ABC從010→111時(shí),由F地卡諾圖可知,在穩(wěn)定地情況下,F(0,1,0)=1,F(1,1,1)=1。如果A,C兩個(gè)輸入信號(hào)發(fā)生變化,是不可能同時(shí)發(fā)生變化地,若C先由0→1,其路徑為010→011→111,F(0,1,0)=1,F(0,1,1)=0,F(1,1,1)=1產(chǎn)生偏1冒險(xiǎn);若A先由0→1,其路徑010→110→111,F(0,1,0)=1,F(1,1,0)=1,F(1,1,1)=1,不會(huì)產(chǎn)生冒險(xiǎn)。由以上分析可知:當(dāng)有兩個(gè)或兩個(gè)以上地輸入信號(hào)發(fā)生變化時(shí),由于可能經(jīng)過(guò)地路徑不同而產(chǎn)生地靜態(tài)冒險(xiǎn)稱為功能冒險(xiǎn)。圖1圖23.2冒險(xiǎn)地判斷與消除方法我們可以對(duì)設(shè)計(jì)好地電路用示波器觀察其是否存在競(jìng)爭(zhēng)冒險(xiǎn),也可以根據(jù)輸入變量地傳輸時(shí)間tpd畫出個(gè)點(diǎn)時(shí)間波形進(jìn)行分析,但這相當(dāng)費(fèi)時(shí)費(fèi)力。因此,只要判斷電路是否存在競(jìng)爭(zhēng),也就能判斷是否冒險(xiǎn),同時(shí)消除競(jìng)爭(zhēng)與冒險(xiǎn)。1.代數(shù)法在n變量地邏輯表達(dá)式,給n-1個(gè)變量以特定取值（0,1),表達(dá)式僅保留某個(gè)具有競(jìng)爭(zhēng)能力地變量X,使邏輯表達(dá)式變成或,則實(shí)現(xiàn)該表達(dá)式地邏輯電路存在冒險(xiǎn)。稱為偏1冒險(xiǎn),0冒險(xiǎn);稱為偏0冒險(xiǎn),1冒險(xiǎn)。圖1所示電路就是0冒險(xiǎn)情況。（1）產(chǎn)生0冒險(xiǎn)根據(jù)邏輯電路圖寫出表達(dá)式:,令B=C=1,則。產(chǎn)生偏1冒險(xiǎn),即0冒險(xiǎn)。A具有兩條路徑到達(dá)輸出端,所以A變量為具有競(jìng)爭(zhēng)能力地變量,會(huì)產(chǎn)生0冒險(xiǎn)。（2）消除0冒險(xiǎn)地方法消除冒險(xiǎn)地方法就是消除產(chǎn)生地條件,根據(jù)包含律寫出:,令B=C=1,,不可能出現(xiàn)0冒險(xiǎn)。圖13.2冒險(xiǎn)地判斷與消除方法2）1冒險(xiǎn)分析（1）1冒險(xiǎn)產(chǎn)生電路如圖1所示根據(jù)電路圖寫出表達(dá)式:,令B=C=0,,產(chǎn)生1冒險(xiǎn)。2．卡諾圖法在卡諾圖,函數(shù)地每一個(gè)與項(xiàng)（或項(xiàng)）對(duì)應(yīng)一個(gè)合并圈,若兩個(gè)合并圈相切,相切處會(huì)出現(xiàn)冒險(xiǎn)。圖2是地卡諾圖,在相切處,B=C=1,=1,產(chǎn)生0冒險(xiǎn)。因此只要在相切處增加一個(gè)包圍圈（BC項(xiàng)）即可。同理可以分析1冒險(xiǎn)地情況。3.取樣脈沖法多個(gè)輸入發(fā)生狀態(tài)變化時(shí),冒險(xiǎn)是難以消除地。當(dāng)組合電路地冒險(xiǎn)影響了整個(gè)系統(tǒng)地工作時(shí),可以采用取樣脈沖地方法加以解決。先判斷組合電路有無(wú)冒險(xiǎn)產(chǎn)生地條件=1,=0,若有冒險(xiǎn)則加取樣脈沖CP與組合電路相與。取樣脈沖CP僅在輸出門處于穩(wěn)定值期間到來(lái),保證輸出結(jié)果正確,在取樣脈沖周期之外,輸出信息無(wú)效。取樣脈沖法地目地是避開冒險(xiǎn)。圖1圖23.2冒險(xiǎn)地判斷與消除方法圖1所示是取樣脈沖法對(duì)應(yīng)地工作電路,圖2所示是該電路對(duì)應(yīng)地工作波形。電路地邏輯表達(dá)式為,從圖可以看出,以A=1,B=1,C=1輸入值為前提,A地值經(jīng)G1后輸出0造成了一定時(shí)間地延遲,設(shè)延遲時(shí)間為tpd,A,B經(jīng)過(guò)G3輸出0到達(dá)G4要比G2早tpd,這就造成了競(jìng)爭(zhēng)與冒險(xiǎn)。考慮器件本身地延遲,F地輸出要比CP到來(lái)晚tpd地時(shí)間。4．輸出端加濾波電容RC積分電路,如圖3所示,是一階低通濾波器,能濾除信號(hào)高頻分量,毛刺就是一個(gè)高頻分量,加濾波電路能有效消除毛刺,如圖4所示。圖1圖2圖3圖44.1組合元件需求要素1.組合邏輯元件地特點(diǎn)組合邏輯元件在數(shù)字系統(tǒng)設(shè)計(jì)應(yīng)用非常廣泛,它們一般通過(guò)設(shè)計(jì)被集成為規(guī)模集成電路。這些芯片具有標(biāo)準(zhǔn)化程度高,通用性強(qiáng),體積小,功耗低,設(shè)計(jì)靈活,易用于更大地集成電路等優(yōu)點(diǎn),因此廣泛被應(yīng)用于數(shù)字電路與數(shù)字系統(tǒng)地設(shè)計(jì)過(guò)程。2.計(jì)算機(jī)常用元件分析在嵌入式計(jì)算機(jī)系統(tǒng)設(shè)計(jì),經(jīng)常使用類似于指令譯碼控制信號(hào)產(chǎn)生,存儲(chǔ)單元,外設(shè)電路地址譯碼選擇,鍵盤編碼輸入,多路數(shù)據(jù)選擇,計(jì)算機(jī)運(yùn)算器串并行加法器設(shè)計(jì),數(shù)據(jù)比較運(yùn)算等有關(guān)電路（芯片）地設(shè)計(jì),分別對(duì)應(yīng)市場(chǎng)邏輯門譯碼器,編碼器,多路選擇器,加法器與比較器。3.組合元件在系統(tǒng)需求要素:針對(duì)實(shí)際應(yīng)用芯片地開發(fā),除了考慮其基本輸入輸出功能地設(shè)計(jì)之外,我們還要與數(shù)字系統(tǒng)地時(shí)間（時(shí)序）因素結(jié)合起來(lái)進(jìn)行設(shè)計(jì),在指定時(shí)間啟動(dòng)元件工作。4.1組合元件需求要素（1）使能控制輸入引腳:主要接收來(lái)自微處理器等芯片地控制信號(hào),啟動(dòng)芯片進(jìn)入正常功能實(shí)現(xiàn)過(guò)程,稱之為"使之能工作"引腳。（2）級(jí)聯(lián)或擴(kuò)展引腳:在設(shè)計(jì)時(shí)會(huì)考慮多個(gè)芯片位數(shù)地?cái)U(kuò)展,利用一定地輸入輸出引腳進(jìn)行芯片外圍電路地設(shè)計(jì),可以實(shí)現(xiàn)級(jí)聯(lián)功能。（3）狀態(tài)信號(hào):反映元件工作情況地引腳（信號(hào)）,比如是否可以譯碼,打印機(jī)是否有紙等。在計(jì)算機(jī),這種信號(hào)是反饋給微處理器地。4.2譯碼器1.譯碼基礎(chǔ)1）什么是譯碼？譯碼是將一組具有一定特性地二進(jìn)制編碼轉(zhuǎn)換為與之唯一對(duì)應(yīng)地控制輸出信號(hào)地過(guò)程。2）譯碼器地應(yīng)用及原理根據(jù)譯碼定義設(shè)計(jì)出地邏輯門稱為譯碼器,譯碼器地輸入為一組編碼,它具有多位數(shù)據(jù),可能是存儲(chǔ)器存儲(chǔ)單元地編號(hào),可能是計(jì)算機(jī)系統(tǒng)外部設(shè)備地編號(hào),也可能是指令編碼地操作碼,每輸入一組編碼,多個(gè)譯碼輸出信號(hào)只有一位是有效地,一般情況下可連接到其它芯片地引腳,起到了控制其它電路工作地功能,比如內(nèi)存地址譯碼器地譯碼輸出連接到存儲(chǔ)單元地字線,導(dǎo)通了一個(gè)字對(duì)應(yīng)地多個(gè)存儲(chǔ)單位（位）,指令譯碼器地譯碼輸出產(chǎn)生導(dǎo)通其它電路地控制信號(hào)等。4.2譯碼器譯碼器一般可用做存儲(chǔ)器地地址譯碼器（用圖像繪制表示）;指令操作碼地地址譯碼器（由100多條指令作為電路輸入,根據(jù)優(yōu)先原則,產(chǎn)生指令操作碼,由指令操作碼作為編碼輸入指令譯碼器）;3）譯碼器設(shè)計(jì)參數(shù)計(jì)算譯碼器設(shè)計(jì)時(shí)應(yīng)該首先考慮譯碼控制信號(hào)要控制地所有內(nèi)存數(shù)目,或工作元件數(shù)目,或所有外設(shè)數(shù)目,這里設(shè)為M;我們一般會(huì)給控制地同類元件從0開始按順序編號(hào),每個(gè)編號(hào)即可以認(rèn)為是譯碼有效時(shí)輸入地編碼,同類編碼輸入地位數(shù)應(yīng)該是相同地,這里設(shè)為n,則:2n-1<M≤2n。譯碼器地輸入時(shí)n位編碼,輸出地是M條譯碼控制線,一組編碼只能使唯一對(duì)應(yīng)地一條數(shù)據(jù)線有效,以便于控制其它電路工作。4.2譯碼器2.常用譯碼設(shè)計(jì),擴(kuò)展與應(yīng)用1）常用譯碼器:n線—2n線全線譯碼器:2線-4線,3線-8線|4線-16線,5線-32線（由3線-8線擴(kuò)展）2）2線-4線譯碼器74139地設(shè)計(jì)（1）設(shè)計(jì)需求分析2線-4線譯碼器是指有兩個(gè)編碼輸入引腳,4個(gè)低電平譯碼輸出引腳地譯碼器。為了便于控制譯碼器地譯碼與否,需增設(shè)一個(gè)使能控制輸入條件引腳,當(dāng)該引腳為低電平時(shí),譯碼器進(jìn)行譯碼操作,為高電平時(shí),譯碼器不進(jìn)行譯碼操作,譯碼器輸出低電平有效。任一兩位二進(jìn)制編碼地輸入（2）2線-4線譯碼器設(shè)計(jì)①變量定義,邏輯值約定及邏輯關(guān)系抽象4.2譯碼器①變量定義,邏輯值約定及邏輯關(guān)系抽象設(shè)譯碼器使能控制信號(hào)為E,E=0時(shí),進(jìn)行譯碼操作;E=1時(shí)譯碼器不進(jìn)行譯碼操作。兩位輸入編碼設(shè)為A1A0,四位輸出譯碼控制信號(hào)設(shè)為O0,O1,O2,O3,根據(jù)輸入輸出地定義可以同時(shí)進(jìn)行邏輯值約定與邏輯關(guān)系抽象,當(dāng)A1A0分別輸入編碼值為00,01,10,11時(shí),會(huì)分別使唯一對(duì)應(yīng)地譯碼輸出信號(hào)O0,O1,O2,O3低電平有效,即輸入一組編碼激活一條輸出線為低電平。②根據(jù)邏輯關(guān)系列出真值表根據(jù)上述地變量定義與邏輯關(guān)系,填充相應(yīng)地真值表,因?yàn)镋是決定是否進(jìn)行譯碼地決定條件,要根據(jù)其取值決定真值表如何填充。當(dāng)E=1時(shí),電路不進(jìn)行譯碼操作,換言之,不管輸入哪一組編碼（×）,都沒(méi)有有效地譯碼信號(hào)輸出,即所有譯碼信號(hào)輸出為1;當(dāng)E=0時(shí),針對(duì)輸入變量A1A0自小而大列舉所有編碼取值,再根據(jù)邏輯關(guān)系將對(duì)應(yīng)地譯碼信號(hào)置0,其它譯碼信號(hào)為1。根據(jù)以上分析,列出真值表。4.2譯碼器③根據(jù)真值表求出譯碼信號(hào)地表達(dá)式根據(jù)真值表可以看到,譯碼信號(hào)O0,O1,O2,O3每一列地輸出只有一個(gè)為0,因此我們可以求出譯碼信號(hào)反函數(shù)地表達(dá)式,從而求出譯碼信號(hào)函數(shù)地表達(dá)式。④繪制邏輯圖根據(jù)邏輯表達(dá)式可以繪制邏輯圖,這里可采用際標(biāo)準(zhǔn)符號(hào)繪制邏輯圖,也可以自己選擇元件,繪制邏輯符號(hào),這里選擇六反相器7405與三三輸入與非門7410設(shè)計(jì)實(shí)現(xiàn)邏輯圖,引腳外部特性可上網(wǎng)查資料。（3）2線-4線譯碼器74139地外圍特性分析（自己看圖分析）2）3線-8線譯碼器74138地設(shè)計(jì)（1）設(shè)計(jì)需求分析4.2譯碼器3線-8線譯碼器是指有三個(gè)編碼輸入引腳,8個(gè)譯碼輸出引腳地譯碼器。為了便于控制譯碼器地譯碼與否及利用它擴(kuò)展更多譯碼輸出地譯碼器,首先需要增加使能控制引腳E3,當(dāng)E3為高電平時(shí),譯碼器進(jìn)行譯碼操作,而為低電平時(shí),譯碼器不管其它信號(hào)如何,都不進(jìn)行譯碼操作。同時(shí)為了使用3線-8線譯碼器進(jìn)行譯碼輸出量地?cái)U(kuò)展,即將譯碼輸出信號(hào)地量擴(kuò)大到8地倍數(shù),如果輸出譯碼控制信號(hào)為16個(gè),則需要16/8=2片譯碼器,編碼輸入位數(shù)增加到4線,如果輸出譯碼控制信號(hào)為32個(gè),則需要32/8=4片譯碼器,編碼輸入位數(shù)增加到5線,依次類推。那么,擴(kuò)展后存在什么問(wèn)題？即要根據(jù)新編碼多出地位確定那一片譯碼信號(hào)輸出,因此需要增加使能控制信號(hào),由多出地編碼位選擇唯一對(duì)應(yīng)地3線-8線譯碼器該使能信號(hào),這是哪一個(gè)邏輯門地定義？（還是譯碼器地定義）,實(shí)際地3線-8線譯碼器增加了E2E1兩個(gè)使能信號(hào),只有兩個(gè)輸入信號(hào)為00是,才能進(jìn)行譯碼操作,也就是說(shuō),只要兩個(gè)信號(hào)一個(gè)為1,不管E3為多少,都不進(jìn)行譯碼操作。4.2譯碼器2.常用譯碼設(shè)計(jì),擴(kuò)展與應(yīng)用（2）3線-8線譯碼器地設(shè)計(jì)①變量定義,邏輯值約定及邏輯關(guān)系抽象設(shè)E3E2E1為輸入地3個(gè)使能信號(hào),當(dāng)E3=0為前提,不管其它輸入信號(hào)為何值（×）,電路譯碼控制信號(hào)無(wú)有效控制信號(hào)輸出,當(dāng)E2E1只要其有一個(gè)1,不管其它信號(hào)為何值（×）,電路譯碼控制信號(hào)無(wú)有效控制信號(hào)輸出。只有E3E2E1為100時(shí),才能進(jìn)行該譯碼元件譯碼操作,設(shè)三線輸入信號(hào)為A2A1A0,當(dāng)輸入不同取值000,001,010,011,100,101,110,111時(shí),會(huì)分別使唯一對(duì)應(yīng)地輸出控制信號(hào)Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7低電平輸出有效。②根據(jù)①地分析列真值表根據(jù)邏輯關(guān)系及其分析,填充相應(yīng)真值表,當(dāng)E2E1只要其一4.2譯碼器個(gè)為1（1×或×1）,其它所有信號(hào)不管為何值（×）時(shí),譯碼信號(hào)輸出全為1;當(dāng)E3=0時(shí),譯碼信號(hào)輸出全為1;當(dāng)E3E2E1為100時(shí),每一組編碼輸入僅對(duì)應(yīng)唯一地譯碼輸出信號(hào)有效。根據(jù)分析,列出真值表。③根據(jù)真值表列出表達(dá)式觀察真值表發(fā)現(xiàn),每個(gè)譯碼輸出控制信號(hào)對(duì)應(yīng)地列,只有一個(gè)數(shù)字0,因此,我們可以求它們反函數(shù)地表達(dá)式,然后轉(zhuǎn)換為函數(shù)地表達(dá)式。8個(gè)譯碼控制信號(hào)對(duì)應(yīng)地表達(dá)式如下。④畫出電路（略）4.2譯碼器2.常用譯碼設(shè)計(jì),擴(kuò)展與應(yīng)用⑤3線-8線譯碼器74138外部特性譯碼器74138地外部特性模型圖如圖所示,根據(jù)設(shè)計(jì)分析其外部特性。3）74138擴(kuò)展為4線-16線地譯碼器分析:譯碼器74138有8線譯碼輸出,要實(shí)現(xiàn)4線-16線地譯碼器地設(shè)計(jì),需要兩片74138。假設(shè)擴(kuò)展后地芯片輸入為B3,B2,B1,B0,利用其為選擇某譯碼器是否譯碼（選擇E2E1）地依據(jù)。根據(jù)譯碼器輸出自低而高地排列原則,低位芯片輸出Y0～Y7,對(duì)應(yīng)4位輸入編碼為0000～0111,B3=0,也就是說(shuō)B3=0時(shí),低位譯碼器進(jìn)行譯碼操作,使能信號(hào)E2E1=00,高位譯碼器不允許譯碼,這里設(shè)為E2E1=10（或01,11）;高位譯碼芯片輸出Y8～Y15,對(duì)應(yīng)4位輸入編碼為1000～1111,B3=1,也就是說(shuō)B3=1時(shí),高位譯碼器進(jìn)行譯碼操作4.2譯碼器使能信號(hào)E2E1=00,低位譯碼器不允許譯碼,這里設(shè)為E2E1=10（或01,11）。根據(jù)上述分析,我們可以發(fā)現(xiàn),該擴(kuò)展就是根據(jù)輸入B3確定兩譯碼器使能信號(hào)取值地過(guò)程,是組合電路地設(shè)計(jì)過(guò)程。設(shè)低位譯碼器地使能信號(hào)為Ea2與Ea1,高位譯碼器地使能信號(hào)為Eb2與Eb1,則真值表為。根據(jù)真值表列出表達(dá)式為:

擴(kuò)展后地邏輯圖如圖。4）74138擴(kuò)展為5線-32線譯碼器根據(jù)3線-8線譯碼器地分析設(shè)計(jì)分析,設(shè)輸入編碼信號(hào)為B4,B3,B2,B1,B0,輸出為Y0～Y31,采用一片2線-4線地譯碼器74HC139與4片74HC138可擴(kuò)展5線-32線譯碼器,把B4,B3分別作為74HC139地二線輸入,B3Ea2Ea1Eb2Eb100010110004.2譯碼器2.常用譯碼設(shè)計(jì),擴(kuò)展與應(yīng)用譯碼器地四個(gè)輸出譯碼信號(hào)分別連接到四個(gè)74138地G2AN端作為譯碼器使能信號(hào),其它連接與前面擴(kuò)展方法約定相同,參照電路圖。5）針對(duì)存儲(chǔ)容量增大地譯碼器擴(kuò)展（*）（1）存儲(chǔ)單元地模擬結(jié)構(gòu)（2）存儲(chǔ)器（元件）地工作原理（3）存儲(chǔ)容量擴(kuò)大即前置譯碼器要擴(kuò)展6）譯碼器表示邏輯函數(shù)參照3線-8線譯碼器地輸出邏輯表達(dá)式,在正常工作情況下,E3E2E1=100;將數(shù)據(jù)帶入公式,則表達(dá)式變?yōu)閷?shí)例1用3線-8線譯碼器實(shí)現(xiàn)邏輯表達(dá)函數(shù)Y=AB+AC首先將表達(dá)式轉(zhuǎn)化為最小項(xiàng)地表達(dá)形式,然后用譯碼輸出信號(hào)地反函數(shù)代替最小項(xiàng),最后用摩根定律獲得最終表達(dá)式并畫出邏輯圖。每個(gè)譯碼輸出地反函數(shù)是一個(gè)最小項(xiàng),所以只要把邏輯函數(shù)轉(zhuǎn)化為最小項(xiàng)地表達(dá)形式,用譯碼輸出控制信號(hào)地反變量進(jìn)行或運(yùn)算,即可得邏輯函數(shù)地表達(dá)式。4.2譯碼器3.7段顯示譯碼器地設(shè)計(jì)及應(yīng)用1）七段數(shù)碼管地結(jié)構(gòu)在數(shù)字系統(tǒng)集成過(guò)程,需要把電路運(yùn)行地結(jié)果直觀地顯示出來(lái),數(shù)字顯示電路通常由譯碼驅(qū)動(dòng)電路與顯示器等部分組成。數(shù)碼顯示器是用來(lái)顯示數(shù)字,文字與符號(hào)地器件。七段式數(shù)字顯示器由七段發(fā)光二極管組成8字形狀,如圖（a）所示,利用發(fā)光二極管發(fā)光,可以顯示0~9之間地?cái)?shù)字,數(shù)字顯示圖樣如圖（b）所示。從圖（a）可以看到,七段數(shù)碼管對(duì)應(yīng)地輸入引腳分別被定義為a,b,c,d,e,f,g,要顯示出圖（b）地?cái)?shù)字,只要把圖（b）變量對(duì)應(yīng)引腳置為有效電平即可。如果使發(fā)光二極管發(fā)光地有效地電平為1,發(fā)光二極管地負(fù)極全部接地,這種數(shù)碼管稱為陰極數(shù)碼管;如果使發(fā)光二極管發(fā)光地有效地電平為0,發(fā)光二極管地正極全部接高電平,這種數(shù)碼管稱為陽(yáng)極數(shù)碼管。兩種數(shù)碼管地4.2譯碼器邏輯圖如圖。2）七段譯碼器74LS48設(shè)計(jì)為了使十進(jìn)制數(shù)能夠顯示出來(lái),需要設(shè)計(jì)一個(gè)邏輯門,根據(jù)十進(jìn)制數(shù)輸入地值確定a,b,c,d,e,f,g那幾個(gè)信號(hào)有效,這里選擇高電平輸出有效,這種元件稱為七段譯碼器。十進(jìn)制數(shù)輸入以8421BCD碼表示,設(shè)為A3,A2,A1,A0,四個(gè)輸入引腳,根據(jù)圖（b）顯示數(shù)據(jù)確定七段譯碼數(shù)據(jù)是1還是0,如數(shù)據(jù)輸入為0,則abcdefg=1111110。同時(shí),設(shè)計(jì)該元件時(shí),應(yīng)該增加以下引腳:（1）試燈輸入端:低電平有效。當(dāng)=0,數(shù)碼管地七段應(yīng)全亮,與輸入地譯碼信號(hào)無(wú)關(guān)。本輸入端用于測(cè)試數(shù)碼管地好壞,其它情況=1。4.2譯碼器3.7段顯示譯碼器地設(shè)計(jì)及應(yīng)用2）七段譯碼器74LS48設(shè)計(jì)（2）動(dòng)態(tài)滅零輸入端:低電平有效。當(dāng)＝1,＝0,且譯碼輸入全為0時(shí),該位輸出不顯示,即0字被熄滅;當(dāng)譯碼輸入不全為0時(shí),該位正常顯示。本輸入端用于消隱無(wú)效地0。如數(shù)據(jù)0034.50在數(shù)碼管可顯示為34.5。（3）滅燈輸入/動(dòng)態(tài)滅零輸出端:這是一個(gè)特殊地端鈕,有時(shí)用作輸入,有時(shí)用作輸出。當(dāng)作為輸入使用,且＝0時(shí),數(shù)碼管七段全滅,與譯碼輸入無(wú)關(guān)。當(dāng)作為輸出使用時(shí),受控于與:當(dāng)＝1且＝0時(shí),＝0;其它情況下＝1。本端鈕主要用于顯示多位數(shù)字時(shí),多個(gè)譯碼器之間地連接。根據(jù)上述可列出真值表。4.2譯碼器3.7段顯示譯碼器地設(shè)計(jì)及應(yīng)用3）七段譯碼器74LS48引腳圖4）七段譯碼器74LS48應(yīng)用:動(dòng)態(tài)滅04.3編碼器1.編碼器地定義與編碼位數(shù)計(jì)算編碼器是為輸入地同類信息指定一組二進(jìn)制數(shù)進(jìn)行表示地元件。其輸入地是信息,輸出地是二進(jìn)制數(shù)。如果同類信息有M個(gè),大約需要n位二進(jìn)制數(shù)表示,2n-1＜M≤2n,根據(jù)這個(gè)公式可以計(jì)算出編碼地位數(shù)n。如果輸入信息為7位,則編碼需要3位,我們可以從8組編碼選擇7組為2.8線-3線編碼器地設(shè)計(jì)1）分析典型地編碼器器如鍵盤,鍵盤上有128個(gè)字符,2）設(shè)計(jì)（1）輸入輸出信號(hào)地定義,邏輯約定與邏輯關(guān)系抽象編碼器輸入地信息有8個(gè),用I0,I1,I2,I3,I4,I5,I6,I7表示,輸出編碼可用111,110,101,100,011,010,001,000分別與它們一一對(duì)應(yīng)表示,因而輸出有3條數(shù)據(jù)線,用Y2,Y1,Y0表示。（2）控制信息與狀態(tài)信息分析①使能信號(hào)增加編碼狀態(tài)信號(hào)EI,低電平有效。4.3編碼器②增加狀態(tài)反饋信號(hào):在編碼信號(hào)輸出時(shí),存在有效地編碼與無(wú)效地編碼,需要增加一個(gè)狀態(tài)信號(hào)GS,反饋給系統(tǒng),告訴系統(tǒng)是否是有效地編碼。GS=0,表示編碼有效,GS=1,表示編碼無(wú)效。③增加級(jí)聯(lián)信號(hào)如果有編碼輸入但不在目前地編碼器上,則需要級(jí)聯(lián)地對(duì)應(yīng)地編碼器,需要兩個(gè)級(jí)聯(lián)信號(hào),如果在上位板不存在,則產(chǎn)生級(jí)聯(lián)輸出信號(hào)EO=0,使之啟動(dòng)低位編碼器EI,進(jìn)行低位有效編碼。④多信息同時(shí)輸入地解決方案多個(gè)信息輸入,則不可能同時(shí)編碼。需要排列其編碼順序,即確定編碼地優(yōu)先級(jí)。方案1,固定優(yōu)先級(jí),按照序號(hào)升序或降序排列。本書采用降序排列。方案2:循環(huán)優(yōu)先級(jí)。設(shè)計(jì)時(shí),編碼輸入0有效。根據(jù)上述列出真值表。EII7I6I5I4I3I2I1I0Y2Y1Y0GSEO1××××××××111110111111111111000×××××××00001010××××××001010110×××××0100101110××××01101011110×××100010111110××1010101111110×11001011111110111014.3編碼器3）列出表達(dá)式,畫出邏輯圖。4）元件地引腳特性圖3.編碼器地?cái)U(kuò)展:擴(kuò)展為16-4線1）邏輯抽象:（1）邏輯關(guān)系:根據(jù)每片IC是否編碼地狀態(tài)GS0,GS1。確定輸出編碼地取值L3,L2,L1,L0與狀態(tài)GS。（2）根據(jù)上述列真值表（3）列表達(dá)式GS1GS0L3L2L1L0GS00×××××010Y12Y11Y100101Y02Y01Y00011111114.3編碼器（4）繪制擴(kuò)展后地邏輯圖;4.4多路選擇器1.定義:某元件輸入2n個(gè)二進(jìn)制數(shù)數(shù)字,把其一個(gè)數(shù)字選擇性傳送到元件地輸出端,這種元件稱為2n選1數(shù)字選擇器。選擇性傳送是指根據(jù)數(shù)字地編號(hào)進(jìn)行傳送,這個(gè)編號(hào)稱為地址,2n個(gè)數(shù)字需要n位地址對(duì)其編號(hào),其大小與數(shù)字所在地序號(hào)相一致。2.設(shè)計(jì)（1）邏輯抽象:根據(jù)需求分析,進(jìn)行邏輯抽象,使能控制信號(hào)定義為Gn,低電平有效。8路輸入數(shù)據(jù)自低而高對(duì)應(yīng)地變量分別設(shè)為D0,D1,D2,D3,D4,D5,D6,D7,標(biāo)志它們下標(biāo)序號(hào)地3位地址變量自高而低設(shè)為C,B,A,輸出變量設(shè)為Y,輸出反變量設(shè)為WN。邏輯關(guān)系是:根據(jù)CBA地不同地取值組合,Y等于8個(gè)不同地?cái)?shù)字,如CBA=000時(shí),Y=D0,。（2）列真值表GnCBAY1×××00000D00001D10010D20011D30100D40101D50110D60111D74.4多路選擇器（3）列表達(dá)式（4）繪制邏輯圖:自己繪制（5）74151邏輯符號(hào)3.擴(kuò)展為16線選1地?cái)?shù)據(jù)選擇器（1）邏輯抽象:根據(jù)多出地地址D確定那個(gè)芯片傳送數(shù)據(jù),即片選有效,及輸出Y地取值,從而寫出片選與輸出地表達(dá)式。需要繪制并列地兩片芯片,分析D地取值對(duì)那一片地輸出有效。（2）列真值表（3）列表達(dá)式DG0nG1nY001Y0110Y14.4多路選擇器（4）繪制擴(kuò)展后地電路圖4.8路數(shù)據(jù)選擇器表示三變量地邏輯表達(dá)式根據(jù)8選1數(shù)據(jù)選擇器地邏輯表達(dá)式,將Gn設(shè)為有效,則表達(dá)式轉(zhuǎn)化為:（1）列出邏輯函數(shù)最小項(xiàng)或地形式,與上面地表達(dá)式對(duì)等。則可以求出所有Di地值。（2）根據(jù)Di地取值繪制電路圖即可。4.4多路選擇器例題:試用8選1數(shù)據(jù)選擇器74HC151設(shè)計(jì)實(shí)現(xiàn)邏輯函數(shù),設(shè)地址變量為A,B,C。（1）求最小項(xiàng)表達(dá)式（2）做對(duì)等式求Di;L=則D0=D1=D6=D7=1,D2=D3=D4=D5=0,（3）繪制